與三態(tài)門第六講

1、1第二章 基本運(yùn)算電路 2.1 基本邏輯門電路 2.1.1 基本邏輯運(yùn)算 2.1.2 二極管與門及或門電路 2.1.3 非門電路 2.1.4 DTL與非門 2.2 TTL邏輯門電路 2.3 CMOS邏輯門電路 2.4 集成運(yùn)算運(yùn)放電路 2 電壓傳輸特性測(cè)試電路&+5Vuiu03. TTL與非門的傳輸特性3u0(V)ui(V)123UOH(3.6V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平4UOHUOLUNLUSLUOFFUNHUONUSH5標(biāo)準(zhǔn)高電平USH：輸出高電平的下限值(2.4V)標(biāo)準(zhǔn)低電平

2、USL：輸出低電平的上限值(0.4V) 關(guān)門電平UOFF ：保證輸出為標(biāo)準(zhǔn)高電平USH的條件下所允許的最大輸入低電平(0.8V) 開門電平UON ：保證輸出為標(biāo)準(zhǔn)低電平USL的條件下所允許的最小輸入高電平(1.8)高電平噪聲容限UNH： UNH = USH - UON (0.6V)低電平噪聲容限UNL： UNL = UOFF - USL (0.4V)TTL典型值 UOH=3.6V UOL 0.3V64. TTL與非門的改進(jìn)有源泄放TTL與非門電路 如右圖所示，由三極管VT6及電阻R3、R6組成。作用是加快了VT5的導(dǎo)通和截止的過程，提高了與非門的開關(guān)速度。74. TTL與非門的改進(jìn)抗飽和TTL

3、與非門電路 如右圖所示，三極管VT1 、VT2 和VT5換成了肖特基管（用肖特基三極管鉗位）。 84. TTL與非門的改進(jìn)抗飽和TTL與非門電路 抗飽和電路的出發(fā)點(diǎn)是為了消除三極管進(jìn)入深飽和區(qū)時(shí)存儲(chǔ)電荷的影響，采取必要的措施，使三極管不工作在深飽和區(qū)，減少由存儲(chǔ)電荷的消散所需時(shí)間，從而提高與非門的工作速度。 改進(jìn)主要圍繞提高工作速度、降低功耗、增強(qiáng)抗干擾能力以及提高集成度方面。9(1) 輸出高電平UOH5. TTL與非門的主要參數(shù) 輸入一個(gè)（或幾個(gè)）為低時(shí)，門電路的輸出電平。典型值為3.6V。 UOH USH =2.4V （ USH標(biāo)準(zhǔn)高電平）(2) 輸出低電平UOL 額定負(fù)載下，輸入全為高時(shí)

4、，門電路的輸出電平。典型值為0.3V。UOL USL =0.4V （ USL標(biāo)準(zhǔn)低電平）10(3) 高電平輸入電流IIH 輸入漏電流，指某一輸入端為高電平，其它輸入端接地時(shí)，該高電平輸入端的電流值。一般IIH 50A (拉電流IOH)(4) 輸入低電平電流IIL 指與非門的某一輸入端接低電平，其它輸入端接高電平或懸空時(shí)，該低電平輸入端的電流值。一般IIL1.4mA (灌電流IOL)11&前后級(jí)之間電流的聯(lián)系12R1T1+5V前級(jí)輸出為 高電平時(shí)前級(jí)后級(jí)反偏前級(jí)流出電流IOH（拉電流），后級(jí)流入電流IIH(50A )+5VR4R2R5T3T413前級(jí)輸出為 低電平時(shí)R1T1+5V前級(jí)后級(jí)流入前級(jí)

5、的電流IOL 約 1.4mA (灌電流)，輸入低電平電流IIL。 +5VR2R13kT2R3T1T5b1c13K14灌電流的計(jì)算飽和15關(guān)于電流的技術(shù)參數(shù)16(5) 扇出系數(shù)NO與非門電路輸出驅(qū)動(dòng)同類門的個(gè)數(shù)+5VR4R2R5T3T4T1前級(jí)T1T1IiH1IiH3IiH2IOH前級(jí)輸出為 高電平時(shí)例如：17+5VR2R13kT2R3T1T5b1c1前級(jí)IOLIIL1IIL2IIL3前級(jí)輸出為 低電平時(shí)18輸出低電平時(shí)，后級(jí)流入的電流（灌電流）：輸出高電平時(shí)，流出前級(jí)的電流（拉電流）：一般與非門的扇出系數(shù)為810。 由于IOL、IOH的限制，每個(gè)門電路輸出端所帶門電路的個(gè)數(shù)，稱為扇出系數(shù)。19

6、 輸入端通過電阻R接地的情況Rui輸入端“1”,“0”？+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC20R較小時(shí)R較小時(shí)，uiUOFF 相當(dāng)輸入低電平，所以輸出為高電平。Rui+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC21R增大RuiuiUON時(shí)，輸入變高，輸出變低電平。R臨界=2.16KRui+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC22 懸空的輸入端相當(dāng)于接高電平。為了防止干擾，可將懸空的輸入端接高電平。(6) 開門電平UON ：額定負(fù)載下，保證輸出為標(biāo)準(zhǔn)低電平時(shí)的最小輸入電壓值。產(chǎn)品規(guī)范值為1.8V (7) 關(guān)門電平U

7、OFF ：保證輸出為標(biāo)準(zhǔn)高電平時(shí)對(duì)應(yīng)的最大輸入電壓值。產(chǎn)品規(guī)范值為0.8V 23(8) 平均傳輸時(shí)間平均傳輸時(shí)間用來表示電路開關(guān)速度的參數(shù)242.2.2 其它形式的TTL門電路1. 集電極開路門（OC門-Open Collector）&符號(hào)！ 它與基本的TTL與非門電路相比，少了T3和T4兩個(gè)晶體管，并將輸出管T5的集電極開路。工作時(shí)，T5的集電極(即輸出端)通過外接電源和電阻RL作為OC門的有源負(fù)載。 解決了一般TTL門電路輸出不能直接相接的問題。2526集電極懸空無T3,T4+5VLR2R13kT2R3T1T5b1c1ABCT3T427應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC+5VLR

8、2R13kT2R3T1T5b1c1ABC28 OC門可以實(shí)現(xiàn)“線與”功能&UCCL1L2L3LL=L1L2L3RL輸出級(jí)UCCRLT5T5T5L29L=L1L2L3?任一導(dǎo)通L=0UCCRLL1L2L3L30全部截止L=1L=L1L2L3?所以： L=L1L2L3UCCRLL1L2L3F313233負(fù)載電阻RL和電源 UCC可以根據(jù)情況選擇&J+12V220VJ如RL用繼電器線圈（J）替代，可以實(shí)現(xiàn)對(duì)其它電路的控制。342 三態(tài)門(Tristate Logic , TSL) 三態(tài)“與非”門的輸出除了具有與前述“與非”門相同的高低電平外，還具有高輸出電阻的第三種狀態(tài)，稱為高阻狀態(tài)。 TTL三態(tài)輸出“與非”門電路與一般TTL“與非”門電路相比，只是多出了一個(gè)二極管D，其中A和B是輸入端，E是控制端或稱使能端(通常接另一“與非”門的輸出端)。 35E-控制端+5VLR4R2R1T2R5R3T3T4T1T5ABDE3601截止+5VLR4R2R1T2R5R3T3T4T1T5ABDE3710導(dǎo)通截止截止高阻態(tài)+5VLR4R2R1T2R5R3T3T4T1T5ABDE38&ABL符號(hào)功能表低電平起作用39&ABF