電子設計過程中的EMC設計和解決對策相關軟件

1、.：.； 電子設計過程中的EMC設計和處理對策隨著電子設備尤其是消費類電子設備的小型化，同時，數(shù)據(jù)傳輸以及相關IC芯片上升沿速度的日益提高，電磁干擾的影響越來越嚴重，處理對策也越來越困難。因此，怎樣在電路設計過程中進展電磁干擾的評價和電磁兼容對策的有效實施，變得日益重要。隨著電子設備任務頻率的提高，對應頻域上的諧波更加豐富，尤其是在傳輸線路阻抗不匹配的情況下，過充，反射，振鈴，串繞等景象嚴重惡化，既降低了系統(tǒng)任務的可靠性，又大大添加了電磁兼容處理的難度和本錢，因此，要求電路設計工程師和EDA工程師在設計過程中必需對線路進展優(yōu)化設計，同時，在線路優(yōu)化難以處理固有干擾的情況下，采用一些電磁兼容元器

2、件這方面目前國內(nèi)工程師對EMC器件了解和運用閱歷還比較欠缺處理。在線路設計中，關于傳輸線包括微帶線，帶狀線，同軸線，波導等的設計實際和設計公式曾經(jīng)在各種書籍中都有引見。工程師在線路設計時必需求求具有豐富的傳輸線和微波實際知識，本文主要討論怎樣利用相關軟件在設計前期對系統(tǒng)進展PCB阻抗計算和波形分析，EMC頻譜分析，進展EMC預設計，防止由于電磁兼容導致設計返工和開發(fā)周期的延伸。整個步驟分一下幾步：1首先，針對詳細高速電路的輸出阻抗決議傳輸線的輸出阻抗，利用軟件計算出傳輸線的詳細尺寸。例如，可以利用阻抗計算軟件CIT25,選擇詳細的傳輸線構造，經(jīng)過軟件決議傳輸線的詳細尺寸。詳細如以下圖：圖12確

3、定驅(qū)動電路的任務頻率和占空比以及上升和下降時間等波形參數(shù)，傳輸線的長度，驅(qū)動芯片是TTL類型還是CMOS類型的輸出阻抗，接納芯片的輸入阻抗等參數(shù)，利用相關軟件仿真出波形的失真情況，再選取相關的EMC元件進展仿真，舉例如下： 圖2從圖2可以看出，傳輸線阻抗為50歐姆，長度為100mm而驅(qū)動芯片的輸出阻抗為12歐姆，阻抗不匹配，仿真后的結果如下： 圖3從上圖可以看出，波形振鈴非常嚴重，假設將傳輸線阻抗改為12歐姆，即源阻抗匹配，結果波形如下： 圖4從圖上可以看出，波形非常理想。由于不匹配的傳輸線長度越長，波形失真越嚴重，因此，假設，工程設計上很難完全匹配，那么也必需保證傳輸線盡量短，圖3中阻抗不匹

4、配的傳輸線為100mm，假設將線長改為20mm，仿真波形如以下圖： 圖5從圖5可以看出，將傳輸線長度從100mm改為20mm以后，波形質(zhì)量明顯改善，僅僅有很小的過充尖峰。假設在長度和匹配方面都有很大的設計難度，那么可以經(jīng)過磁珠和三端EMI濾波器處理，如以下圖： 圖6從圖6可以看出，由于傳輸線不匹配以及線長過長導致的波形振蕩經(jīng)過在輸出端串聯(lián)一個120歐姆的磁珠以后波形大為改善黑色曲線為加磁珠前的曲線，藍色為加了120歐姆的磁珠以后的波形。同時，該軟件還可以仿真所運用器件的Q曲線特性，S散射參數(shù)，史密斯圓圖，極坐標曲線等，方便工程師進展選用，確保整個電路設計的優(yōu)化。對于EMC電磁兼容方面的評價可以經(jīng)過HyperLynx Simulation Software進展仿真，如以下圖：圖7從圖上可以看出，假設IC模型為快速上升的高速IC,從示波器上反響出波形曾經(jīng)嚴重失真，電磁兼容程度限制線包括FCC聯(lián)邦通訊委員會，CISPR(國際無線電抗干擾委員會)以及日本規(guī)范VCCI等，頻譜圖上可以看出，電磁干擾嚴重超標，假設選取速度較低的IC模型，可以看出，波形失真較小，噪聲程度明顯降低，到達了電磁兼容的測試要求，如以下圖所示： 圖8以上討論了電路設計過程中怎樣利用軟件工具進展匹配電路的設計和電