山大數(shù)字電子技術(shù)基礎(chǔ)課件第4章組合邏輯電路第1節(jié) 概述_第1頁
山大數(shù)字電子技術(shù)基礎(chǔ)課件第4章組合邏輯電路第1節(jié) 概述_第2頁
山大數(shù)字電子技術(shù)基礎(chǔ)課件第4章組合邏輯電路第1節(jié) 概述_第3頁
山大數(shù)字電子技術(shù)基礎(chǔ)課件第4章組合邏輯電路第1節(jié) 概述_第4頁
山大數(shù)字電子技術(shù)基礎(chǔ)課件第4章組合邏輯電路第1節(jié) 概述_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

第四章 組合邏輯電路第二節(jié) 組合邏輯電路的分析和設(shè)計(jì)方法第三節(jié) 若干常用的組合邏輯電路第四節(jié) 組合邏輯電路中的競爭-冒險(xiǎn)第一節(jié) 概述上 頁下 頁返 回2第一節(jié) 概述 組合邏輯電路的特點(diǎn) 邏輯功能的描述下頁總目錄推出3下頁返回一、組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)： 在任何時(shí)刻， 輸出狀態(tài)只決定于當(dāng)前時(shí)刻的輸入狀態(tài)， 而與電路在該時(shí)刻之前的狀態(tài)無關(guān)。數(shù)字系統(tǒng)中常用的各種數(shù)字器件，就其結(jié)構(gòu)和工作原理而言可分為兩大類：一類叫組合邏輯電路，另一類叫時(shí)序邏輯電路。 上頁4下頁返回上頁任何時(shí)刻，S、CO的取值只與A、B和CI取值有關(guān)，與電路過去的工作狀態(tài)無關(guān)。 輸入變量輸出變量舉例組合邏輯電路舉例5下頁返回上頁二、邏輯功能的描述表示邏輯函數(shù)的幾種方法：真值表、卡諾圖、邏輯表達(dá)式及時(shí)序圖等，都可以表示組合電路的邏輯功能。 幾種方法之間可相互轉(zhuǎn)換。例如將下圖邏輯功能寫成邏輯函數(shù)的形式：6下頁返回上頁對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路，都可以用下面框圖表示。 輸出與輸入之間的邏輯關(guān)系可表示為:或?qū)懗上蛄康男问?輸入變量輸出變量組合邏輯 電路組合邏輯電路的框圖7上頁返回組合邏輯電路結(jié)構(gòu)特點(diǎn)：1輸

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論