電子工程學(xué)系及電子研究所

1、電子工程學(xué)系及電子研究所本文由【 HYPERLINK 中文word文檔庫】 HYPERLINK 搜集整理。 HYPERLINK 中文word文檔庫免費提供海量教學(xué)資料、行業(yè)資料、范文模板、應(yīng)用文書、考試學(xué)習(xí)和社會經(jīng)濟(jì)等word文檔計畫名稱：子計畫四：訊源與通道共同編碼之設(shè)計與實作(1/3) 研究者：張錫嘉經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：訊源編碼；通道編碼；可調(diào)性視訊編碼；前餽式錯誤更正機(jī)制；WiMAX；WLAN隨著通訊與訊號處理技術(shù)的進(jìn)展，為滿足不斷被提升的資料或影音的傳輸品質(zhì)，許多訊源（source）或通道（channel）編碼或天線系統(tǒng)設(shè)計的新方法，都陸續(xù)被納入近幾年所制定的無線通訊

2、標(biāo)準(zhǔn)當(dāng)中。據(jù)此，本計畫將針對WLAN IEEE802.11n 以及WiMAX IEEE 802.16e 所規(guī)範(fàn)的通道編碼，包括主要的64-state Viterbi Decoder、Turbo Decoder、以及選作的LDPC Decoder、BTC Decoder 等提出低功率晶片設(shè)計方案，並將試著實現(xiàn)在總計畫所建構(gòu)具節(jié)能運算概念的多系統(tǒng)融合平臺，eH-II。此外，在多媒體的應(yīng)用中，可調(diào)性視訊編碼標(biāo)準(zhǔn)（Scalable Video Coding）壓縮技術(shù)近來受到相當(dāng)廣泛的重視與討論。MPEG-SVC 藉由同時考慮時間可調(diào)性（temporal scalability）、空間可調(diào)性（spati

3、al scalability）與訊雜比可調(diào)性（SNR scalability）等功能，除了在效能上與H.264 的壓縮標(biāo)準(zhǔn)相當(dāng)，在有限通道頻寬的利用方面，有著更高的彈性及效率，非常適合無線通訊與網(wǎng)路傳輸這種變動頻寬的應(yīng)用。因此我們針對WLAN 與WiMAX 等寬頻長距離的無線網(wǎng)路技術(shù)規(guī)範(fàn)中，一方面運用反覆解碼（iterative decoding）的概念，將source 解碼器所得知資料彼此間的相關(guān)性，提供給channel 解碼器，當(dāng)作輸入資料的likelihood ratio，共同設(shè)計source/channel 的編/解編碼器來提升系統(tǒng)整體效能；另方面嘗試地加入錯誤更正機(jī)制（Forword

4、 Error Correction，F(xiàn)EC），希望能夠在固定的頻寬條件下，達(dá)到穩(wěn)定且不受干擾的影像品質(zhì)，也就是在MPEG-SVC 相關(guān)應(yīng)用上提出更具效益的錯誤更正碼（如Block erasure code、Fountain code 等），在bit-rate 與PSNR 上作最佳化之取捨。NSC96-2220-E-009-030 (96N476)-計畫名稱：建構(gòu)有未知值測試回應(yīng)壓密之最佳化空間壓縮器研究者：趙家佐經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：測試回應(yīng)壓密；掃描式測試；可測試度設(shè)計在輸入圖樣壓縮（input-stimulus compression）被廣泛研究之後，測試回應(yīng)壓密（test

5、-response compaction）技術(shù)逐漸變成掃描測試中，測試資料縮減的瓶頸。測試回應(yīng)壓密中最主要的障礙，是在於處理模擬結(jié)果中的未知值。在本計畫中，我們提出了一個混合式、可容忍未知值的壓密系統(tǒng)，此系統(tǒng)中包含了一個空間壓密器，以及一個阻擋未知值的多重輸入位移暫存器（MISR: Multiple-Input-Signature-Register）。首先，此混合壓密系統(tǒng)是獨立於自動測試圖樣產(chǎn)生器（ATPG）之外的，任合自動測試圖樣產(chǎn)生器所產(chǎn)生之測試集合都可以當(dāng)做此混合壓密系統(tǒng)之輸入。其次，此混合壓密系統(tǒng)可以保證，其目標(biāo)錯誤模型的覆蓋範(fàn)圍會跟沒有壓密之前一樣。再者，此混合壓密系統(tǒng)可以由使用者任

6、意調(diào)整其測試回應(yīng)所被觀察到之比率，進(jìn)而使得未被模型化錯誤之覆蓋範(fàn)圍可以受到控制。為了要決定多少比率之測試回應(yīng)該被觀察到，本計畫亦將研發(fā)一個具體量化的方法，來求出應(yīng)被觀察比率之最低門檻，並保證未被模型化錯誤之覆蓋範(fàn)圍在一可接受之值以上。最後，一個依據(jù)此混合壓密系統(tǒng)所設(shè)計之偵錯辦法將會被提出。本計畫亦會實做一系列之實驗，來證明此混合壓密系統(tǒng)之有效性，不論在壓縮比率、額外面積負(fù)擔(dān)、各類模型化錯誤之覆蓋範(fàn)圍、以及偵錯之解析度，都會和只用空間壓密器或只用阻擋未知值的多重輸入位移暫存器做比較。NSC96-2218-E-009-005 (96N024)-計畫名稱：混合式測試回應(yīng)壓密-結(jié)合空間壓密器與未知值阻

7、擋多重輸入位移儲存研究者：趙家佐經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：測試回應(yīng)壓密；掃描式測試；可測試度設(shè)計在輸入圖樣壓縮（input-stimulus compression）被廣泛研究之後，測試回應(yīng)壓密（test-response compaction）技術(shù)逐漸變成掃描測試中，測試資料縮減的瓶頸。測試回應(yīng)壓密中最主要的障礙，是在於處理模擬結(jié)果中的未知值。在本計畫中，我們提出了一個混合式、可容忍未知值的壓密系統(tǒng)，此系統(tǒng)中包含了一個空間壓密器，以及一個阻擋未知值的多重輸入位移暫存器（MISR: Multiple-Input-Signature-Register）。首先，此混合壓密系統(tǒng)是獨立於自

8、動測試圖樣產(chǎn)生器（ATPG）之外的，任合自動測試圖樣產(chǎn)生器所產(chǎn)生之測試集合都可以當(dāng)做此混合壓密系統(tǒng)之輸入。其次，此混合壓密系統(tǒng)可以保證，其目標(biāo)錯誤模型的覆蓋範(fàn)圍會跟沒有壓密之前一樣。再者，此混合壓密系統(tǒng)可以由使用者任意調(diào)整其測試回應(yīng)所被觀察到之比率，進(jìn)而使得未被模型化錯誤之覆蓋範(fàn)圍可以受到控制。為了要決定多少比率之測試回應(yīng)該被觀察到，本計畫亦將研發(fā)一個具體量化的方法，來求出應(yīng)被觀察比率之最低門檻，並保證未被模型化錯誤之覆蓋範(fàn)圍在一可接受之值以上。最後，一個依據(jù)此混合壓密系統(tǒng)所設(shè)計之偵錯辦法將會被提出。本計畫亦會實做一系列之實驗，來證明此混合壓密系統(tǒng)之有效性，不論在壓縮比率、額外面積負(fù)擔(dān)、各類模

9、型化錯誤之覆蓋範(fàn)圍、以及偵錯之解析度，都會和只用空間壓密器或只用阻擋未知值的多重輸入位移暫存器做比較。NSC96-2221-E-009-233 (96N518)-計畫名稱：金屬閘極及高介電係數(shù)介電質(zhì)材料在奈米電子元件的應(yīng)用(1/3)研究者：荊鳳德經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：金屬閘極；高介電係數(shù)；互補(bǔ)式金氧半缺乏適當(dāng)?shù)慕饘俟瘮?shù)當(dāng)作閘極電極（Metal gate）和費米能階拴鎖效應(yīng)（Fermi-level pinning）是金屬與高介電係數(shù)介電質(zhì)材料應(yīng)用在矽奈米-互補(bǔ)式金氧半場效電晶體元件上兩個最主要的問題。尤其，製作p 型金屬閘極/高介電係數(shù)介電質(zhì)金氧半場效電晶體更是特別的困難。其原

10、因為在所有元素週期表中，只有銥金屬（Ir：功函數(shù)為5.27eV）和鉑（Pt：功函數(shù)為5.65eV）之功函數(shù)值是高於被要求的5.2eV。雖然飛思卡爾公司（Freescale Semiconductor）已經(jīng)發(fā)表了使用碳化鉭材料當(dāng)作金屬閘極電極並獲得良好的n 型金氧半場效電晶體特性，但是開發(fā)其他具低功函數(shù)的金屬或金屬氮化物（MN）材料仍然是需要的。這是因為金屬與氮（M-N）的鍵結(jié)能普遍比金屬碳化物中金屬和碳（M-C）的鍵結(jié)能高而具有較穩(wěn)定的特性。本計畫主持人-荊鳳德教授近年來在雙功函數(shù)金屬閘極互補(bǔ)式金氧半電晶體之研究（發(fā)表於2003 年IEDM）與高功函數(shù)氧化銥閘極在互補(bǔ)式金氧半電晶體之研究(分別

11、發(fā)表於2004 年IEDM 及2005 年VLSI)已有相當(dāng)?shù)某晒?。因此，我們希望能開發(fā)出適用的金屬閘極材料並獲得適合應(yīng)用於n 型金屬閘極/高介電係數(shù)介電質(zhì)金氧半電晶體場效上的有效功函數(shù)：4.2 eV 以及適合應(yīng)用於p型金屬閘極/高介電係數(shù)介電質(zhì)金氧半場效電晶體上的有效功函數(shù)：4.9eV5.1eV。NSC95-2221-E-009-298-MY3 (95R650-1)-計畫名稱：-族薄膜和晶格無缺陷技術(shù)在高頻、光電元件的應(yīng)用及3D矽積體電路的整合(3/3)研究者：荊鳳德經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：-族化合物半導(dǎo)體元件；GOI；發(fā)光二極體近幾年來，行動通信系統(tǒng)及網(wǎng)路的快速發(fā)展，高頻元件

12、的應(yīng)用已成為通信高速化最主要的目標(biāo)，目前應(yīng)用最廣的高速元件即Si CMOSFET及-族化合物半導(dǎo)體元件。化合物半導(dǎo)體優(yōu)於矽半導(dǎo)體的主要性質(zhì)為1. 較矽半導(dǎo)體快10X的電子遷移率（Electron Mobility），因此適用於高頻傳輸2.化合物半導(dǎo)體具備有直接能帶及高效率的光電轉(zhuǎn)換特性。然而矽半導(dǎo)體CMOSFET卻有價格最便宜及高VLSI integration之優(yōu)點。因此，英特爾公司目前已經(jīng)提出在下一個世代的的矽超大型積體電路的應(yīng)用將使用III-V FET 在矽基板上。由於本實驗室過去幾年與加拿大國家研究中心在高頻元件方面的努力已有相當(dāng)?shù)难芯砍晒ㄒ寻l(fā)表數(shù)十篇論文在各國際知名期刊和會議），所

13、以，在此研究計畫中，我們將繼續(xù)與加拿大國家研究中心合作，並應(yīng)用我們過去研發(fā)的晶格無缺陷黏合技術(shù)，將-族化合物半導(dǎo)體整合於矽基板上並更進(jìn)一步的發(fā)展具有3-D空間的矽積體電路。因此我們將開發(fā)出更新一代的高速元件，此應(yīng)用類似我們已成功發(fā)展的3-D GOI高性能電晶體整合技術(shù)。此外，在此計畫中，我們也將和柏克萊大學(xué)（Univ. of Berkeley, world ranking #2 university）S. J. King教授進(jìn)行高介電係數(shù)材料和3-D技術(shù)的元件模擬與分析合作，這不僅可以得到一個更有力的支援，且增進(jìn)兩國在科技學(xué)術(shù)的交流。（附件一）而且我們也將與Prof. Hiroshi Iwai

14、 (President of IEEE Electron Device Society) 一起合作（附件2）。Iwai教授日前有一個Plenary Section Talk在International Electron Devices Meeting (IEDM)，同時他也是一個擁有IEEE Ebers獎的得主，他在high-k及記憶體方面的研究屬於全世界數(shù)一數(shù)二的學(xué)者。最後，此計畫也將由國立交通大學(xué)張俊彥校長及電資學(xué)院吳重雨院長所共同協(xié)助指導(dǎo)與背書，因為與國際知名大學(xué)的合作一直以為臺灣所追求的目標(biāo)。 其次，我們也將延續(xù)之前矽基板發(fā)光元件的研究，使用晶格無缺陷黏合技術(shù)將具有直接能帶特性的-族化

15、合物半導(dǎo)體整合於矽基板上以製作發(fā)光元件，此研究不僅可以降低元件的製作成本（具商業(yè)價值）且可相容於目前的矽積體電路製程技術(shù)。美國IBM日前已成功的開發(fā)在LSI之間實現(xiàn)以光信號進(jìn)行數(shù)據(jù)傳輸?shù)母泄庠?。感光元件的製程採用了與傳統(tǒng)CMOS技術(shù)相容性較高的邏輯LSI製程技術(shù)-GOI (Germanium On Insulator)技術(shù)。因此，該元件可整合到微處理器等的輸出/入介面電路中。開發(fā)此項技術(shù)的目的是解決電腦系統(tǒng)中日益明顯的瓶頸問題:隨著微處理器性能的日益提高，晶片之間如果繼續(xù)採用電路進(jìn)行數(shù)據(jù)傳輸?shù)脑?，其速度將難以提升，這一點已成為系統(tǒng)性能提高的主要障礙。IBM此次發(fā)表的GOI技術(shù)，可將基於Ge元

16、素的感光元件整合在LSI上。其工作電壓為1V，響應(yīng)頻率約30GHz。近距離光通信用850nm頻帶光信號的變換效率高達(dá)Si感光元件的70倍。從理論上講，可實現(xiàn)的數(shù)據(jù)傳輸速度可達(dá)50Gbit/秒。這也證明了本研究計畫所具有的發(fā)展性。NSC96-2221-E-009-184（96N493）-計畫名稱：新穎非揮發(fā)性奈米點記憶體在薄膜電晶體上的製作與研究(3/3)研究者：張俊彥經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：奈米點；薄膜電晶體；非揮發(fā)性記憶體近年來，薄膜電晶體(TFT)與奈米點(nanocrystal)的應(yīng)用技術(shù)發(fā)展受到相當(dāng)大的矚目，薄膜電晶體目前廣為液晶顯示器(LCD)產(chǎn)業(yè)所大量使用，而奈米點則

17、是可以運用於在非揮發(fā)性儲存記憶體上，因其可以解決傳統(tǒng)上利用複晶矽浮停閘(floating gate)做為載子儲存單元的非揮發(fā)性記憶體(例如，快閃記憶體)之元件微縮問題，而本計畫將兩者結(jié)合起來，並開發(fā)新穎結(jié)構(gòu)的非揮發(fā)性奈米點記憶體在薄膜電晶體上，其功能可以運用在堆疊式(stacked)的積體電路晶片、軟性電子與省電的攜帶式產(chǎn)品上，對於SOC(System on Chip)的開發(fā)與研究提供一個新的元件結(jié)構(gòu)。複晶矽薄膜電晶體可以在低溫下成長，對於後段製程的熱預(yù)算(thermal budget)可以有效的降低，而與奈米點結(jié)合，則可以成為新結(jié)構(gòu)的記憶體元件，本計畫即利用先前的薄膜電晶體與奈米點的製作成果

18、技術(shù)相互結(jié)合來研究此元件的特性，第一年著重於大尺寸的新穎非揮發(fā)性奈米點記憶體在薄膜電晶體上的製作與基本電性驗證，利用先前的薄膜電晶體技術(shù)與各種不同的奈米點結(jié)合(Si、Ge、NiSi、W)，並探討半導(dǎo)體與金屬這些不同材料特性會對非揮發(fā)性記憶體有何影響，第二年則進(jìn)而會改變元件結(jié)構(gòu)，利用多重通道與多重閘極，來研究新穎奈米點記憶體的寫入與抹除效應(yīng)是否會提升其元件速度，且當(dāng)元件通道結(jié)構(gòu)微縮至奈米尺度時，邊角效應(yīng)(corner effect)與奈米點的量子效應(yīng)則會如何主導(dǎo)我們的薄膜電晶體的開關(guān)特性，是本計畫要釐清的重點之一。第三年則是著重於已製備完成的元件記憶體特性量測，本實驗團(tuán)隊將進(jìn)行記憶體的可靠度分析

19、，不僅進(jìn)行DC與AC的加壓量測複晶矽薄膜電晶體元件，並改變環(huán)境溫度探討儲存載子的活化能影響及儲存效率，對於容忍度(endurance)與保存能力(retention)也將深入測試，藉此製作一個高效能的非揮發(fā)性奈米點結(jié)合薄膜電晶體的記憶體元件，以確保有機(jī)會可以運用在SOC開發(fā)上與其他省電的產(chǎn)品上。NSC96-2221-E-009-202-MY3 (96N412)-計畫名稱：利用Cat-MBE 技術(shù)研究III族氮化物材料之成長及元件製作(3/3)研究者：張俊彥經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：熱燈絲催化分子束磊晶；氮化鎵；氮化銦；氮化鎵銦目前人們對於氮化鎵單晶材料的成長主要依賴於MOCVD和M

20、BE技術(shù)。對於MBE技術(shù)，由於缺乏合適的源，目前人們只能利用RF或ECR電漿技術(shù)激發(fā)N2或NH3氣產(chǎn)生游離的N離子，實現(xiàn)MBE在低溫、低壓條件下的GaN成長。但是，RF或ECR電漿所產(chǎn)生的高能離子流會對薄膜產(chǎn)生損傷，影響氮化鎵磊晶層的品質(zhì)。針對此缺點，本計畫首次提出將“熱燈絲催化NH3氣技術(shù)”用於氮化鎵MBE，首此提出cat-MBE的概念，因為熱燈絲催化NH3氣或N2氣生成的活性N*、NH*、NH2*離子不具備高能量，因此以此種技術(shù)提供氮源不會對氮化鎵磊晶薄膜造成損傷而造成更多額外的缺陷，這對提高元件的性能有很大益處。本計畫的主要任務(wù)是，利用自主開發(fā)出的全球首臺Cat-MBE設(shè)備，研究高品質(zhì)G

21、aN磊晶薄膜的成長，探討Cat-MBE的GaN成長機(jī)制，找出最佳成長條件，並以此為基楚上進(jìn)一步製作出具有實用價值的氮化鎵LEDs和HEMTs元件。我們還將針對InGaN及InN材料成長、III族氮化物量子點結(jié)構(gòu)以及GaN/AlGaN超晶格結(jié)構(gòu)等具有潛在應(yīng)用價值的領(lǐng)域進(jìn)行一些有意義的研究，目前在這些領(lǐng)域仍有許多關(guān)鍵技術(shù)未得到解決。本計劃的最終目標(biāo)將此項成長技術(shù)及所開發(fā)設(shè)備推向產(chǎn)業(yè)界。NSC96-2221-E-009-236（96N521）-計畫名稱：適用於無線視訊娛樂之新世代可調(diào)式視訊技術(shù)研究 研究者：張?zhí)頍@經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：多媒體；SVC；視訊編碼 最新可階式視訊編碼(Sc

22、alable Video Coding)標(biāo)準(zhǔn)的製定，為下一代視訊編碼帶廣泛的應(yīng)用。在可階式視訊編碼中它提供三種的可階性:空間可階性 (Spatial scalability)、時間可階性 (Temporal scalability) 以及品質(zhì)的可階性 (SNR/Quality scalability)。此三種可階性的搭配，可讓視訊應(yīng)用達(dá)到電源、複雜以及位元的適應(yīng)性變化。而在SVC 當(dāng)中其基本的編碼核心為H.264，H.264 的採用可使得SVC 達(dá)到高的壓縮效能。在SVC 中，除原本H.264 編碼複雜之外，還額外包含階層之間的預(yù)測(Inter-layer prediction)。SVC 提供

23、三種階層之間的預(yù)測分別為：階層間殘值預(yù)測 (Inter-layer residual prediction)、階層間紋預(yù)測(Inter-layer texture prediction) 以及階層間位移資訊的預(yù)測 (Inter-layer motion prediction)。由此可SVC 的編碼複雜會比單層的H.264 得高很多。因此低SVC 的編碼複雜進(jìn)而加快其編碼速，最後實現(xiàn)SVC 的編解碼器是本計劃所執(zhí)的目標(biāo)。 本計畫的目的是為開發(fā)一個的可調(diào)視訊編解碼 (scalable video codec) IP，包含baseline profile 和high profile。目標(biāo)應(yīng)用為在無線

24、傳輸在手持裝置進(jìn)視訊會議或娛(baseline profile)，以低功耗、適用於無線網(wǎng)為主要考，或是位家庭HDTV/DTV 的影音娛服務(wù)(high profile)，以低硬體代價、應(yīng)付HDTV 需求為主要考。 在第一的計劃中我們預(yù)計完成 SVC 編解碼器systemC 模型的發(fā)展。本計劃目前已經(jīng)完成SVC 規(guī)格研究，並且訂定出最後實現(xiàn)出的SVC 編解碼器所須支援的編碼功能。此外除完成SVC 規(guī)格研究之外，此計劃也已經(jīng)完成SVC 編碼器C 模型開發(fā)工作。實驗結(jié)果顯示本計劃所完成之C 模型可以正確無誤的編解碼視訊資。NSC 96-2220-E-009-031-(96N477)-計畫名稱：先進(jìn)製程

25、技術(shù)之設(shè)計與可靠度提昇研究(2/3)研究者：陳宏明、李鎮(zhèn)宜經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：先進(jìn)製程技術(shù)；可靠度；變異度；奈米級設(shè)計在過去數(shù)十年間，半導(dǎo)體技術(shù)尺度快速縮小使積體電路設(shè)計發(fā)展得非常成功，這也使數(shù)以百萬計的電晶體可被整合到單一晶片中。然而在尺度技術(shù)不斷縮小下，深次微米，甚至奈米級下精確控制晶片製造的技術(shù)更加困難，昂貴。半導(dǎo)體製程像石版印刷術(shù)、化學(xué)機(jī)械磨平在尺度繼續(xù)縮小下同樣遭遇嚴(yán)重的變異問題。連線電容貢獻(xiàn)超過百分之五十以上的電路延遲；訊號完整性和可靠度問題在深次微米設(shè)計下貢獻(xiàn)超過百分之二十五以上的電路失敗。另外，運作環(huán)境下的變動雜訊在晶片工作頻率和功率消耗快速成長的狀況下也同樣

26、增加。因此電路效能呈現(xiàn)更大的變異，造成後繼的技術(shù)世代在產(chǎn)能上不斷下降。電路可靠度下滑已成為先進(jìn)積體電路設(shè)計的障礙，這需要製程整合上的努力和設(shè)計工程師，加上EDA輔助工具品質(zhì)提升來克服這樣的衝擊。在這個計畫裡，我們將從傑出的學(xué)術(shù)設(shè)計團(tuán)隊所設(shè)計的先進(jìn)製程晶片為驗證前提，提議五個研究主題來強(qiáng)化先進(jìn)製程的可靠度，包括：(1)考慮串?dāng)_效應(yīng)與光學(xué)臨近更正的可靠性連線最佳化(2)考慮製程變異的導(dǎo)線模型、時序分析以及最佳化(3)在後佈局與測試設(shè)計所使用之良率改善技術(shù)研究(4)奈米級製程的電熱模擬與動態(tài)溫度模型建立(5)考慮製程變異的射頻積體電路階層化電磁模擬這個計畫提案已提供在先進(jìn)技術(shù)變異來源的分析與模型建立

27、之突破，並且增加先進(jìn)製程設(shè)計製造的可靠度。本計畫已累計發(fā)表5篇國際期刊論文及37篇研討會論文，並執(zhí)行一件國際合作計畫。NSC 96-2220-E-009-013- (96N335)-計畫名稱：先進(jìn)製程技術(shù)之設(shè)計與可靠度提昇研究 子計畫三：在後佈局與測試設(shè)計所使用之良率改善技術(shù)研究研究者：陳宏明經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：化學(xué)機(jī)械磨平；空樣品填充；變異度；時脈樹；低測試功率；良率改善在奈米技術(shù)下，變異性迅速成為晶片故障和耽誤時程的主要原因。矽製程如石版印刷術(shù)，氧化，離子佈植，和化學(xué)機(jī)械磨平在不斷的尺度縮小下造成這些製程的變化性加劇。為了改進(jìn)先進(jìn)生產(chǎn)技術(shù)的良率，我們須要將各種變異問題列入

28、考慮，特別是後佈局階段和測試設(shè)計所使用之良率改善技術(shù)。 由於超大型積體電路技術(shù)進(jìn)入次微米區(qū)域，後化學(xué)機(jī)械磨平的變動成為許多良率和電路效能相關(guān)問題的主要原因。由於化學(xué)機(jī)械磨平與密度有高度的相關(guān)性，利用空的樣品填充使其密度一致可用來改善後化學(xué)機(jī)械磨平後的品質(zhì)。第一年，我們計畫發(fā)展一套方法論來插入空的樣品以改善密度一致性，並且降低對時脈要求的衝擊。設(shè)計變異的最大挑戰(zhàn)之一是時脈樹的合成，製程變異會增加時脈的扭曲，這是高速時脈線上最重要的問題。在第二年我們計劃將這些影響的變異參數(shù)及未來時脈網(wǎng)路設(shè)計相關(guān)的影響加以量化。更確切的說就是緩衝存儲器和內(nèi)部連線的變異參數(shù)，因基本變異作用和不完美的製程增加時脈扭曲，

29、而局限了效能和良率。NSC96-2220-E-009-016- (96N338)-計畫名稱：非揮發(fā)性記憶體奈米尺寸陷阱物理暨相關(guān)可靠性物理之嶄新研究(2/3)研究者：陳明哲經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：非揮發(fā)性記憶體；快閃式記憶體；場效電晶體；奈米；陷阱；可靠性；量子點；量子晶體本計劃為期三年，進(jìn)行非揮發(fā)性記憶體奈米尺寸陷阱物理暨相關(guān)可靠性物理之嶄新研究。第一年 以我們的2005年P(guān)hysical Review-B奈米尺寸陷阱物理論文為基礎(chǔ)，實驗決定0.15 um製程快閃式記憶體tunnel 氧化層中中奈米尺寸陷阱的能量系統(tǒng)圖，此快閃式記憶體由學(xué)術(shù)界合作對象以及記憶體知名大廠等提供。

30、同時進(jìn)行電性量測快閃式記憶體元件的特性以及長時間加速劣化實驗 (作法可參考我們的2005年IEEE TED快閃式記憶體論文) ，以進(jìn)行可靠性物理研究。 此可靠性物理即是整合我們的歷年來於氧化層陷阱物理機(jī)制以及快閃式記憶體相關(guān)議題發(fā)表的論文並予以應(yīng)用，自然也包括我們的Physical Review-B奈米尺寸陷阱物理論文之應(yīng)用。 也要積極針對我們的奈米尺寸陷阱物理論文所建立的基礎(chǔ)，理論上作一個更為深入的研究建立一牽涉波函數(shù)的量子力學(xué)數(shù)值模式， 得以在同一能量系統(tǒng)下整合奈米尺寸陷阱和氧化層中量子點或量子晶體物理。第二年繼續(xù)電性量測快閃式記憶體元件的特性以及長時間加速劣化實驗，進(jìn)行可靠性物理深入研究

31、。 此第二年的快閃式記憶體元件應(yīng)為 0.13 um製程者。繼續(xù)從學(xué)術(shù)界合作對象取得更多快閃式記憶體測試元件。 也進(jìn)行Hall效應(yīng)量測，提供較深入的實驗數(shù)據(jù)。延續(xù)氧化層奈米尺寸陷阱物理研究，進(jìn)一步應(yīng)用於快閃記憶體，即針對氧化層中量子點或量子晶體，利用波函數(shù)及能量系統(tǒng)分布的角度來處理，相互比較並將之關(guān)聯(lián)。第三年 繼續(xù)電性量測0.11 um 或 90 nm製程快閃式記憶體元件的特性以及長時間加速劣化實驗，進(jìn)行可靠性物理深入研究。前兩年理論應(yīng)用結(jié)果送至學(xué)術(shù)界合作對象以及國際知名大廠等參考以為實際研發(fā)較具實用的次世代快閃記憶體。也繼續(xù)Hall效應(yīng)量測以及次臨界級雜訊量測，再度深一層驗證理論。最後一年裡，

32、積極應(yīng)用嚴(yán)謹(jǐn)?shù)臓可娌ê瘮?shù)的量子力學(xué)數(shù)值模式 (可以在同一能量系統(tǒng)下整合奈米尺寸陷阱和氧化層中量子點或量子晶體物理): 藉由自我量測數(shù)據(jù)及論文數(shù)據(jù)比較，對於不同尺寸元件結(jié)構(gòu)進(jìn)行比較分析，並對下世代元件走向及應(yīng)用潛力作一預(yù)估，且要探討量子點在氧化層中位置分布對於整體系統(tǒng)的特性影響，更考慮在高溫操作下，資料保存的正確無誤，以此作為設(shè)計電路的基礎(chǔ)經(jīng)驗，並嘗試提出設(shè)計的最佳化以供次世代快閃記憶體電路設(shè)計之用。NSC 95-2221-E-009-295- MY3 (95R648-1)-計畫名稱：奈米CMOS通道背向散射實驗及其潛在性應(yīng)用之研究(3/3)研究者：陳明哲經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：奈

33、米場效電晶體；通道背向散射；介觀物理；矽變形奈米場效電晶體； 雙倍式閘極奈米場效電晶體；鍺通道奈米場效電晶體；雜訊本計劃為期三年，進(jìn)行通道背向散射實驗並找到在奈米場效電晶體上的應(yīng)用。第一年建立通道背向散射實驗之核心： (1) 一維解薛丁格-浦以松方程式量子力學(xué)模擬器以從電容電壓數(shù)據(jù)粹取製程參數(shù)， 藉由此得到在開始的KBT 層中的平均熱入射速度, 等效閘電容和近似於平衡臨界電壓; (2) 次臨界 DIBL量測以有效計入二維效應(yīng)的影響; (3) 利用比例與位移方法估計源極/集極的串聯(lián)電阻和通道或閘極的長度; (4) 利用近似於平衡的遷移率量測， 去量化橫跨KBT 層的背向散射自由平均路徑; (5)

34、 利用電流電壓擬似法決定KBT層的寬度; 最後， (6) 利用機(jī)率和統(tǒng)計知識、微觀傳輸物理、解浦以松方程式和蒙地卡羅模擬，有系統(tǒng)的去處理與證明所粹取出來的KBT層寬度和他們的物理意義及製程關(guān)鍵指引。 據(jù)此實驗核心， 我們進(jìn)行：(1) 通道背向散射實驗應(yīng)用於Bulk奈米場效電晶體測試晶片; (2) Bulk奈米場效電晶體雜訊實驗並與通道背向散射數(shù)據(jù)相關(guān)性探討; 以及(3) Bulk奈米場效電晶體介觀物理理解、特性分析（經(jīng)由機(jī)率和統(tǒng)計處理）、簡潔元件模型、元件製造關(guān)鍵和設(shè)計規(guī)範(fàn)之建立。 第二年繼續(xù)前一年的研究， 同時進(jìn)行的新增項目為：(1) 一維解薛丁格-浦以松方程式量子力學(xué)模擬器的矽變形場效電晶

35、體版本; (2) 通道背向散射實驗應(yīng)用於矽變形場效電晶體測試晶片; (3) 介觀物理理解、特性分析、簡潔元件模型、元件製造關(guān)鍵和設(shè)計規(guī)範(fàn) (考慮自我熱效應(yīng)的現(xiàn)象)之建立; 以及 (4) 矽變形場效電晶體通道背向散射實驗數(shù)據(jù)與雜訊實驗數(shù)據(jù)相關(guān)性探討。 第三年繼續(xù)前兩年的研究，同時進(jìn)行的新增項目為： (1) 雙倍式閘極場效電晶體通道背向散射實驗之二維非平衡Green函數(shù)模擬; (2) 一維解薛丁格-浦以松方程式量子力學(xué)模擬器鍺版本的撰寫; (3) 雙倍式閘極場效電晶體及鍺通道奈米場效電晶體的測試晶片通道背向散射實驗; (4) 雙倍式閘極場效電晶體及鍺通道奈米場效電晶體介觀物理理解、特性分析、簡潔元

36、件模型、元件製造關(guān)鍵和設(shè)計規(guī)範(fàn)之建立; 以及 (5) 雙倍式閘極場效電晶體及鍺通道奈米場效電晶體通道背向散射實驗數(shù)據(jù)與雜訊實驗數(shù)據(jù)相關(guān)性探討。NSC96-2221-E-009-187（96N496）-計畫名稱：使用分頻訊號處理之高速行動多媒體傳收器系統(tǒng)研究與設(shè)計-子計畫四:行動式寬頻多輸出入正交分頻調(diào)變無線網(wǎng)路(3/3)研究者：陳紹基經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞： MIMO；傳收機(jī)；位信號處器；OFDM；軟體無線電；干擾消除技術(shù)本計畫為之總計劃“使用分頻訊號處之高速動多媒體傳收器系統(tǒng)研究與設(shè)計”之第四子計劃，主要在探討用於動式、寬頻多輸出入(MIMO)之正交分頻調(diào)變內(nèi)傳收機(jī)之高效能位信

37、號處關(guān)鍵技術(shù)，並考慮軟體無線電之多標(biāo)準(zhǔn)多輸出入系統(tǒng)之整合設(shè)計。整合意指傳收機(jī)在位信號處器上之高效能可程式化、可重組之實現(xiàn)，而達(dá)成多模式、多標(biāo)準(zhǔn)之傳收方式以達(dá)成單一共享OFDM 核心架構(gòu)之最大使用。此外本計劃也將負(fù)責(zé)總計劃中之傳收子系統(tǒng)整合設(shè)計。針對如上之大前題本計畫擬探討如下研究議題：考慮在動中(Mobile)與多傳送及多接收天線(MIMO)之通訊環(huán)境下之基頻內(nèi)傳收機(jī)(Inner Transceiver)相關(guān)位訊號處技術(shù)開發(fā)含同步技術(shù)、通道估測與等化技術(shù)、時空碼(Space Time Coding)之設(shè)計、多使用者快速傅轉(zhuǎn)換演算法、干擾消除技術(shù)、相關(guān)之單載波(Single Carrier)系統(tǒng)

38、之訊號處技術(shù)。在探討一般相關(guān)於MIMO傳輸條件下之訊號處技術(shù)後，我們將針對實際系統(tǒng)作技術(shù)探討與設(shè)計，主要考慮制定中802.16e 標(biāo)準(zhǔn)系統(tǒng)，次要的並考慮相關(guān)於制定中802.20 標(biāo)準(zhǔn)及802.11n 標(biāo)準(zhǔn)內(nèi)傳收機(jī)訊號處技術(shù)之設(shè)計。最後並考慮軟體無線電之設(shè)計概以達(dá)成多模、多標(biāo)準(zhǔn)及多頻帶之整合802.16e、802.20 及802.11n 設(shè)計，這些標(biāo)準(zhǔn)有多技術(shù)上之共通點特別是它們用OFDM 傳輸方式並考慮多輸出入(MIMO)傳收因此可做低成本之整合及彈性設(shè)計，以達(dá)成無所在之整合無線區(qū)域及無線會網(wǎng)之設(shè)計。本子計畫最後將配合總計畫以位信號處器實現(xiàn)一傳收機(jī)展示系統(tǒng)。本計畫涵蓋三，第一計畫擬進(jìn)研究在高速

39、動環(huán)境下之相關(guān)於MIMOOFDM/OFDMA 之基頻傳收機(jī)之位訊號處技術(shù)，並開發(fā)相關(guān)之高效能同步技術(shù)、通道估測與等化技術(shù)、多使用者快速傅轉(zhuǎn)換演算法、時空碼(Space Time Coding)之設(shè)計、干擾消除技術(shù)、相關(guān)之單載波(Single Carrier)系統(tǒng)之訊號處技術(shù)，解及緊隨802.16e、802.20 及802.11n 標(biāo)準(zhǔn)技術(shù)及規(guī)格制定之發(fā)展，並開始進(jìn)此三標(biāo)準(zhǔn)之上述相關(guān)基頻訊號處技術(shù)之研究與開發(fā)。第二計畫除繼續(xù)及改進(jìn)第一之研究議題外，隨著前述三標(biāo)準(zhǔn)之制定完成，我們除將完成此三標(biāo)準(zhǔn)各自之相關(guān)高效能基頻號處技術(shù)之設(shè)計，並進(jìn)802.16e 內(nèi)傳收機(jī)之DSP 及/或 FPGA 實現(xiàn)驗證，接

40、著將著重於此三標(biāo)準(zhǔn)之整合內(nèi)傳收機(jī)軟體無線電演算法設(shè)計。在第三除繼續(xù)及改善第二之研究結(jié)果及 DSP、FPGA 實現(xiàn)設(shè)計外，將著重於與其他子計畫之整合完成802.16e整體傳收機(jī)系統(tǒng)之位訊號處器實現(xiàn)與展示。NSC96-2219-E-009-004-（96N100）-計畫名稱：無線都會網(wǎng)路基頻傳收機(jī)其低功率與高效能之矽智產(chǎn)設(shè)計(3/3)研究者：陳紹基經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：晶片系統(tǒng)；矽智產(chǎn)；基頻傳收機(jī)；無線行動通訊；多輸出入天線；無線都會網(wǎng)路；同步器IP；通道估測與等化器IP；時空碼解碼器IP；快速傅立葉轉(zhuǎn)換 IP本計畫為總計劃“應(yīng)用於行動無線都會網(wǎng)路基頻傳收機(jī)系統(tǒng)晶片之核心技術(shù)開發(fā)”

41、之第二子計劃，目的在探討用於行動式、寬頻多輸出入(MIMO)之正交分頻調(diào)變基頻傳收機(jī)中相關(guān)於內(nèi)傳收機(jī)(inner receiver)之高效能適用於SOC整合設(shè)計之特用(application specific)關(guān)鍵矽IP模組設(shè)計，高效能意指能達(dá)成低功率、高處理執(zhí)行效率及多功能之目的，擬設(shè)計之矽IP模組包含考慮在行動式(Mobile)與多傳送及多接收天線(MIMO)之通訊環(huán)境下之同步器矽IP設(shè)計(含符號元(symbol synchronization)同步矽IP設(shè)計、載波頻率(carrier synchronization)同步矽IP與時脈同步(clock and timing synchron

42、ization)IP矽同步)、多重接取(multiple access)情況下之IFFT/FFT矽IP模組設(shè)計、通道估測與等化器矽IP設(shè)計、時空碼(Space Time Coding)解碼器矽IP設(shè)計及前端之多工低通及重取樣濾波模組IP。這些關(guān)鍵矽IP設(shè)計將根據(jù)目前開發(fā)中之行動式、多輸出入天線之無線都會網(wǎng)路標(biāo)準(zhǔn)(WMAN) 802.16e與802.20為應(yīng)用載具以為設(shè)計標(biāo)的及規(guī)格之訂定，除了開發(fā)此兩標(biāo)準(zhǔn)之各自相關(guān)之矽IP外並考慮此兩標(biāo)準(zhǔn)之雙標(biāo)準(zhǔn)整合矽IP設(shè)計。此兩標(biāo)準(zhǔn)在技術(shù)上有諸多之共同處，802.16e預(yù)計將於明年五月完成標(biāo)準(zhǔn)訂定，雖然802.20將於2006年12 月才完成標(biāo)準(zhǔn)訂定，且其技

43、術(shù)內(nèi)容或?qū)⑴c802.16e有些不同，但主要將以MIMO及多載波為基本傳輸架構(gòu)，因此預(yù)期在關(guān)鍵矽IP之設(shè)計將有同質(zhì)與類似架構(gòu)性，整合矽 IP之設(shè)計將可達(dá)成低成本之整合無線區(qū)域及無線都會網(wǎng)路WMAN-WLAN SOC傳收機(jī)之設(shè)計。本計畫涵蓋三年，第一年計畫擬確定前述矽IP擬執(zhí)行功能及低複雜度、低功率演算法與完成規(guī)格之訂定，並完成Matlab、C模組設(shè)計及Matlab、C高階系統(tǒng)整合設(shè)計及驗證，同時開始進(jìn)行各個矽IP之架構(gòu)設(shè)計。第二年計畫除了繼續(xù)及改進(jìn)第一年之研究議題外，隨著前述兩標(biāo)準(zhǔn)之制定完成，我們除了將完成此兩標(biāo)準(zhǔn)各自之關(guān)鍵矽IP模組之低功率、低複雜度RTL設(shè)計與驗證，並開始進(jìn)行第一版之矽IP模

44、組晶片實現(xiàn)及驗證。在第三年除了改進(jìn)第二年之研究結(jié)果將進(jìn)行第二版之矽 IP晶片實現(xiàn)及驗證，並將開始與其他子計畫進(jìn)行整合設(shè)計、驗證以完成整合SOC傳收機(jī)之系統(tǒng)設(shè)計及展示。NSC96-2220-E-009-003（96N325）-計畫名稱：固定式及行動式數(shù)位電視基頻接收機(jī)之有限位元演算法開發(fā)研究者：陳紹基經(jīng)費來源：財團(tuán)法人工業(yè)技術(shù)研究院關(guān)鍵詞：數(shù)位電視；PAC數(shù)位訊號處理器；Matlab；C語言程式設(shè)計本提案研發(fā)重點在研究及設(shè)計適用於PAC數(shù)位訊號處理器之fixed-point Matlab/C DVB-T/H基頻接收機(jī)，以利後段PAC 接收機(jī)之實設(shè)計及展演，主要研究議題如下：DVB-T之技術(shù)研究及

45、現(xiàn)有設(shè)計之探討分析DVB-H之技術(shù)研究及現(xiàn)有設(shè)計之探討分析PAC架構(gòu)及指令集研究DVB-T Matlab基頻接收機(jī)設(shè)計及效能評估DVB-H Matlab解調(diào)演算法設(shè)計及效能評估Fixed-point C DVB-T 基頻接收機(jī)設(shè)計及其效能評估整合DVB-T/H Matlab解調(diào)演算法設(shè)計及效能評估96C102 (96.01.01-96.12.31)-計畫名稱：Baseband Demodulation在PAC DSP上的實作研究者：陳紹基經(jīng)費來源：財團(tuán)法人工業(yè)技術(shù)研究院關(guān)鍵詞：數(shù)位電視；基頻接收機(jī)；PAC數(shù)位訊號處理器；組合語言本提案研發(fā)重點在於將自行開發(fā)出fixed-point Matlab

46、/C DVB-T/H基頻接收機(jī)實現(xiàn)於工研院晶片中心所開發(fā)出之PAC數(shù)位訊號處理器之，並評估其效能。主要研究議題如下：DVB-T基頻接收機(jī)之PAC DSP實現(xiàn)設(shè)計及效能之探討分析DVB-H基頻接收機(jī)之PAC DSP實現(xiàn)設(shè)計及效能之探討分析PAC DSP基頻傳收機(jī)之優(yōu)化設(shè)計Reed-Solomon 解碼器之PAC DSP 優(yōu)化設(shè)計及效能分析Viterbi 解碼器之PAC DSP優(yōu)化設(shè)計及效能分析PAC DSP 架構(gòu)之改進(jìn)設(shè)計研究以利於無線通訊訊號處理96C140 (96.07.01-96.12.31)-計畫名稱：信使-遍佈式無線傳收機(jī)系統(tǒng)核心:多模MIMO-OFDM無線通訊系統(tǒng)之研發(fā)與晶片設(shè)計三年

47、計畫研究者：陳紹基經(jīng)費來源：經(jīng)濟(jì)部技術(shù)處關(guān)鍵詞：多輸入多輸出；正交分頻多工；無線都會網(wǎng)路；無線區(qū)域網(wǎng)路本計畫短期三年目標(biāo)為以臺灣心為核心架構(gòu)平臺做相關(guān)於802.11n/802.16e 之整合WLAN、WMAN傳收機(jī)設(shè)計，長期三至十年則於持續(xù)開發(fā)高性能之4G無線區(qū)域網(wǎng)路、無線都會會網(wǎng)路、及多標(biāo)準(zhǔn)之軟體無線電設(shè)計、建置交大SOC研究中心之SOC設(shè)計環(huán)境、建立Pervasive 異質(zhì)多核心之無線多媒體驗證平臺及應(yīng)用平臺之開發(fā)。本計畫共分成三個分項計畫，第一分項計畫為 “系統(tǒng)整合發(fā)展環(huán)境及設(shè)計整合”，第二分項計畫為 “多模MIMO OFDM基頻訊號處理關(guān)鍵技術(shù)開發(fā)”，第三分項計畫為 “前瞻MIMO O

48、FDM基頻訊號處理關(guān)鍵電路IP設(shè)計”?？傆嫯嫷谝荒陮⑼瓿?02.16e與802.11n關(guān)鍵IP之soft IP設(shè)計及Fixed-point Matlab/C基頻傳收機(jī)設(shè)計，第二年將視臺灣心軟硬體發(fā)展系統(tǒng)之開發(fā)進(jìn)度作計畫之配合，若此發(fā)展系統(tǒng)仍未臻成熟則本計畫將以發(fā)展以FPGA實現(xiàn)之原型雙標(biāo)準(zhǔn)可重組之802.16e/802.11n基頻傳收機(jī)及相關(guān)關(guān)鍵組件Hard IP設(shè)計及實現(xiàn)為主，若發(fā)展系統(tǒng)成熟則本計畫除了進(jìn)行前述最佳化hard IP設(shè)計外，也擬將所開發(fā)之前瞻性、關(guān)鍵無線通訊 IP 進(jìn)行以臺灣心為核心架構(gòu)之最佳編碼實現(xiàn)設(shè)計。第三年除了將改善第二年相關(guān)臺灣心IP設(shè)計或以FPGA實現(xiàn)之原型802.1

49、6e/802.11n基頻傳收機(jī)及相關(guān)關(guān)鍵組件Hard IP設(shè)計及實現(xiàn)之外，並將依電信國家型科技計畫辦公室及晶片系統(tǒng)國家型科技計畫辦公室之建議設(shè)計出相關(guān)前瞻性4G soft IPs。所開發(fā)之前瞻WMAN與WLAN技術(shù)成果將轉(zhuǎn)移至法人及業(yè)界，此技術(shù)若結(jié)合我國在IC產(chǎn)品上國際領(lǐng)先之整合設(shè)計製造產(chǎn)業(yè)結(jié)構(gòu)及技術(shù)，及我國目前WLAN產(chǎn)品在世界市場之優(yōu)勢及趨勢來看，本計畫之成果將可順勢幫助我國產(chǎn)業(yè)在未來高階WLAN市場及新的廣大WMAN市場獲得先機(jī)與佔有率，此外開發(fā)出之4G關(guān)鍵IP亦可配合國家4G之技術(shù)發(fā)展規(guī)劃，以增加我國在國際之4G競爭力及領(lǐng)先地位。96I515 (96.10.01-97.09.30)-計

50、畫名稱：毫米波CMOS射頻頻率合成器設(shè)計(2/3) 研究者：陳巍仁經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：無線區(qū)域網(wǎng)路；無線個人網(wǎng)路；無線廣域網(wǎng)路；頻率合成器隨著無線通訊系統(tǒng)應(yīng)用之蓬勃發(fā)展，各式行動通訊裝置如無線手機(jī)、衛(wèi)星定位系統(tǒng)、及無線區(qū)域網(wǎng)路等皆已普及應(yīng)用到人們?nèi)粘Ｉ町?dāng)中。不論是應(yīng)用在短距離的無線個人網(wǎng)路（WPAN）、中距離的無線區(qū)域網(wǎng)路（WLAN）或是長距離的無線廣域網(wǎng)路（WMAN），資料傳輸速率的需求皆日漸提高。無線系統(tǒng)規(guī)格如802.11a/b/g、802.15.1a等，已逐漸往更高及更寬的頻段發(fā)展，如操作在3.110.6GHz免費頻段之802.15.3a可在10公尺之內(nèi)傳輸每秒110

51、百萬位元以上的速率。相對的，應(yīng)用範(fàn)圍一樣的802.15.3c預(yù)計將操作在更高的5764GHz頻段，而資料傳輸?shù)乃俾矢哌_(dá)每秒20億位元以上。未來，為了因應(yīng)無線傳輸?shù)母弋嬞|(zhì)電視、家庭劇院或高速乙太網(wǎng)路等的趨勢，操作在30GHz及60GHz頻段的射頻或微波積體電路與系統(tǒng)，將是一個重要的研究主題，而射頻頻率合成器尤為其中關(guān)鍵性之零組件。本計畫預(yù)計將以130nm90nm之奈米CMOS技術(shù)來實現(xiàn)30GHz及60GHz頻段之射頻頻率合成器，並以數(shù)位電路技術(shù)來大幅強(qiáng)化電路之性能。本技術(shù)發(fā)展之主要原因有二，第一，目前操作在30GHz及60GHz頻段的高速積體電路，主要是以比一般矽製程更昂貴的元件技術(shù)來實現(xiàn)，如-

52、族半導(dǎo)體及SiGe等高速元件。因此，使用奈米CMOS技術(shù)將借重其操作頻率的進(jìn)步來降低硬體成本，使其更適合系統(tǒng)整合及應(yīng)用於日常生活的消費性電子產(chǎn)品。第二，為了使本子計畫的頻率合成器技術(shù)能隨著製程進(jìn)步能獲得更多好處，我們將開發(fā)新式之?dāng)?shù)位濾波器，其將結(jié)合數(shù)位邏輯運算技巧達(dá)到快速鎖定之目的，同時具備自我校準(zhǔn)，及性能最佳化功能。此系統(tǒng)具數(shù)位與類比電路之優(yōu)點，以期能使此技術(shù)能在低操作電壓下發(fā)揮最大的效能，隨著奈米技術(shù)的進(jìn)步而有更佳的表現(xiàn)。本架構(gòu)預(yù)計將有利於結(jié)合基頻之信號處理電路，完成數(shù)位式射頻收發(fā)機(jī)之目標(biāo)。就頻率合成器而言，其主要的設(shè)計考量包括通道頻距，頻率切換速度，及相位雜訊特性等。如何選擇適當(dāng)?shù)念l率合

53、成器架構(gòu)以滿足系統(tǒng)規(guī)格，為設(shè)計之初首需面對之問題。一般傳統(tǒng)架構(gòu)在奈米技術(shù)的製程下，將會面臨到低電壓操作帶來的種種問題，如高增益的電壓控制震盪器所造成的迴路不穩(wěn)定度及雜訊的敏感度提高等。另外，寬頻的輸出與跳頻速度也是設(shè)計重點之一。因此，本子計畫第一階段將採用C-程式及 MATLAB進(jìn)行系統(tǒng)之行為層級模擬，以有效設(shè)計並評估頻率合成器架構(gòu)之可行性，確實驗證電路架構(gòu)在相位雜訊、解析度、及跳頻速度等各方面之性能，並據(jù)此設(shè)計頻率合成器系統(tǒng)參數(shù)。第二階段，將針對第一階段所開發(fā)之系統(tǒng)架構(gòu)，使用HSPICE、ADS或Spectre RF做電晶體層級的模擬，將每個小區(qū)塊電路一一實現(xiàn)，再利用Cadence整套軟體進(jìn)

54、行佈局，最後下線製造並量測驗證。NSC 96 -2220-E-009-021 (96N342) -計畫名稱：高速操作及高資料保存特性SONOS型式快閃記憶體之研究(2/3)研究者：莊紹勳經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：氮化矽記憶體；穿隧氧化層；氧化層劣化；電荷流失；耐久性；資料保存性SONOS 結(jié)構(gòu)的快閃式記憶體，將會是未來一、二十年量產(chǎn)的主要結(jié)構(gòu)。然其瓶頸在：(1) tunnel oxide太薄，(2) 元件高電壓操作所造成的可靠性問題。本計劃著眼於此，規(guī)劃一個完整的研究計劃，探討低操作電壓及高可靠度的SONOS Flash cell的設(shè)計方式。對於SONOS來說，可靠度及操作速度是兩

55、個主要的議題。而在可靠度議題中，耐久性(endurance)及資料保存性(data retention)是兩個最主要的重點。這幾個議題都是本計劃要充分探討的。本計畫第一年成功的發(fā)展適合負(fù)邏輯操作的寫入方法，在本計畫第二年的研究中，我們發(fā)展一種新型的負(fù)邏輯抹除方法順向偏壓輔助電子注入(FBEI, Forward Bias assisted Electron Injection)，並來探討元件用此操作方法的電性及耐久性、資料保存性的表現(xiàn)。實驗結(jié)果證實這種低電壓的操作方式在操作速度、可靠性有優(yōu)異的表現(xiàn)。NSC95-2221-E-009-301-MY3 (95R651-1)-計畫名稱：混合基片奈米CM

56、OS元件技術(shù)中各種應(yīng)力效應(yīng)對傳輸特性及可靠性影響的研究(1/3)研究者：莊紹勳經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：金氧半元件；彈道傳輸；應(yīng)變工程；元件可靠性當(dāng)超大型積體電路元件進(jìn)入奈米世代之後(100nm)，元件通道長度將因為進(jìn)入奈米尺度，載子傳輸?shù)膹椀纻鬏斕匦詫⒃絹碓街匾?。在本計劃第一年中，吾人將研究?yīng)變矽工程(strain engineering)對於CMOS元件的導(dǎo)通電流與其彈道傳輸特性之關(guān)聯(lián)與影響。而這之中的關(guān)聯(lián)可以以通道載子向後散射率(channel backscattering rate)以及載子入射速度(injection velocity)，這兩個實驗參數(shù)來描述。我們探討了n

57、MOSFET與pMOSFET的通道載子彈道傳輸特性與不同元件基底方向之關(guān)聯(lián)，藉由選擇不同元件基底方向，可以達(dá)成減低通道載子向後散射率以及提高載子入射速度。本次計劃結(jié)果指出:(1)對於nMOSFETs而言，(100)的元件基底方向比其他元件基底方向有著較好的載子彈道傳輸特性。另一方面，(2)對於pMOSFETs而言(110)方向的元件其載子彈道傳輸特性相較於其他的方向有更好的載子彈道傳輸特性，又使用通道方向的元件其電流增強(qiáng)性非常顯著。最後針對本次計劃結(jié)果，一個關(guān)於如何設(shè)計一個高效能的CMOS元件的設(shè)計準(zhǔn)則被提出。將對通道長度為45nm及其以後的CMOS元件設(shè)計方向?qū)⒂酗@著貢獻(xiàn)。NSC96-262

58、8-E-009-168-MY3 (96N464)-計畫名稱：張力型矽鍺奈米CMOS元件通道工程及可靠性關(guān)鍵問題研究(3/3)研究者：莊紹勳經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：應(yīng)變矽鍺技術(shù)；元件可靠性；單軸（雙軸）應(yīng)變矽；金氧半元件在本年度計劃中，我們完成奈米應(yīng)變矽CMOS元件的可靠性完整分析並提出重要結(jié)論。本計劃成果主要分成兩個部分：(1) 針對單軸和雙軸之應(yīng)變矽N型電晶體和P型電晶體元件之熱載子效應(yīng)分析，(2) 針對單軸和雙軸之應(yīng)變矽PMOS元件之負(fù)偏壓不穩(wěn)定(NBTI)效應(yīng)進(jìn)行研究和探討。首先，我們觀察N型電晶體元件的熱電子效應(yīng)，結(jié)果單軸的應(yīng)變矽元件有著較好的熱載子效應(yīng)可靠度，但是雙軸的

59、矽鍺應(yīng)變矽元件的熱載子可靠度卻較差，這是因為其擁有嚴(yán)重的碰撞離子化效應(yīng)(impact ionization)。其次，我們觀察到對於P型電晶體元件而言無論是單軸或是雙軸應(yīng)變矽元件，彼此的熱載子導(dǎo)致的衰退並沒有太大的差異，但是單軸的SiGe S/D strained結(jié)構(gòu)的可靠度和性能表現(xiàn)均較雙軸的應(yīng)變矽元件理想。最後，我們探討P型電晶體元件的負(fù)偏壓不穩(wěn)定性，我們發(fā)現(xiàn)可藉由創(chuàng)新的embedded SiGe S/D結(jié)構(gòu)來抑制並改善SiGe S/D strained 元件的NBTI可靠度。本年度計劃中得到的結(jié)果對於如何設(shè)計一兼具可靠度和性能表現(xiàn)的奈米級CMOS元件甚有助益，並對目前45nm 元件以下的應(yīng)

60、變矽電晶體可靠度設(shè)計提供了設(shè)計準(zhǔn)則。NSC96-2221-E-009-185 (96N494)-計畫名稱：單晶片系統(tǒng)設(shè)計流程之實體驗證(3/3)研究者：江蕙如經(jīng)費來源：行政院國家科學(xué)委員會關(guān)鍵詞：系統(tǒng)晶片；驗證；實體設(shè)計；設(shè)計流程單晶片系統(tǒng)時代，面對急速增加的設(shè)計複雜度，驗證已成為整個設(shè)計流程重要的一環(huán)。在製程技術(shù)不斷演進(jìn)之下，除了系統(tǒng)層面與邏輯層面之外，實體設(shè)計的驗證也日益重要。單晶片系統(tǒng)設(shè)計是一顆由許多大小不同，功能迥異的模組組成一個完整的產(chǎn)品的晶片。為了貼近大眾的需求，符合快速便利及可攜性，除功能齊備之外並需具有低功率與高頻率的特性。在本子計劃中，我們將針對單晶片系統(tǒng)設(shè)計流程，提出實體驗