數(shù)字邏輯設(shè)計(jì)課件

1、2022/8/2213.1概述集成邏輯門(mén)電路主要有TTL門(mén)電路和COMS門(mén)電路。TTL門(mén)由雙極型晶體管組成，CMOS門(mén)電路由單極型MOS管組成。TTL門(mén)電路的工作速度高，但功耗也較大，集成度不高；CMOS門(mén)電路功耗小，集成度高，但工作速度較低。2022/8/222各種門(mén)電路的輸入和輸出，只有高電平和低電平兩種不同的狀態(tài)。高電平和低電平都有一定的范圍。高低電平示意圖標(biāo)準(zhǔn)高電平USH常取3.6V；低電平USL常取0.3V。2022/8/223關(guān)于正邏輯和負(fù)邏輯的概念 正邏輯體系：用1表示高電平，用0表示低電平。負(fù)邏輯體系：用1表示低電平，用0表示高電平。 1. 正負(fù)邏輯的規(guī)定 2. 正負(fù)邏輯的轉(zhuǎn)換

2、對(duì)于同一個(gè)門(mén)電路，可以采用正邏輯，也可以采用負(fù)邏輯。 本書(shū)若無(wú)特殊說(shuō)明，一律采用正邏輯體制。 同一個(gè)門(mén)電路，對(duì)正、負(fù)邏輯而言，其邏輯功能是不同的。2022/8/2243.2 半導(dǎo)體二極管和三極管的開(kāi)關(guān)特性3.2.1 二極管的開(kāi)關(guān)特性 數(shù)字電路中的晶體二極管、三極管和MOS管工作在開(kāi)關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開(kāi)關(guān)閉合截止?fàn)顟B(tài)：相當(dāng)于開(kāi)關(guān)斷開(kāi)。邏輯變量?jī)蔂顟B(tài)開(kāi)關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開(kāi)關(guān)有兩種狀態(tài)：閉合、斷開(kāi)。2022/8/225半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。 (1) 靜態(tài)特性： 斷開(kāi)時(shí)，開(kāi)關(guān)兩端的電壓不管多大，等效電阻ROFF = 無(wú)

3、窮，電流IOFF = 0。 閉合時(shí)，流過(guò)其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 理想開(kāi)關(guān)的開(kāi)關(guān)特性： 2022/8/226客觀世界中，沒(méi)有理想開(kāi)關(guān)。乒乓開(kāi)關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開(kāi)關(guān)，但動(dòng)態(tài)特性很差，無(wú)法滿足數(shù)字電路一秒鐘開(kāi)關(guān)幾百萬(wàn)次乃至數(shù)千萬(wàn)次的需要。半導(dǎo)體二極管、三極管和MOS管做為開(kāi)關(guān)使用時(shí)，其靜態(tài)特性不如機(jī)械開(kāi)關(guān)，但動(dòng)態(tài)特性很好。2022/8/2271. 靜態(tài)特性及開(kāi)關(guān)等效電路正向?qū)〞r(shí)UD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當(dāng)于開(kāi)關(guān)閉合 二極管的伏安特性曲線2022/8/228反向截止時(shí)反向飽和電流極小反向電阻很大（約幾百k

4、）相當(dāng)于開(kāi)關(guān)斷開(kāi)二極管的伏安特性曲線2022/8/2292. 動(dòng)態(tài)特性：二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間。通常后者所需的時(shí)間長(zhǎng)得多。一般為納秒數(shù)量級(jí)。2022/8/22103.2.2 三極管的開(kāi)關(guān)特性 1. 靜態(tài)特性及開(kāi)關(guān)等效電路在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和和截止兩種開(kāi)關(guān)狀態(tài)，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線2022/8/2211開(kāi)關(guān)等效電路(1) 截止條件 條件：發(fā)射結(jié)反偏特點(diǎn)：電流約為0 2022/8/2212(2)飽和條件條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點(diǎn)：UBES=0.7V，UCES=0.3V/硅202

5、2/8/2213三極管開(kāi)關(guān)等效電路飽和時(shí)三極管的飽和條件：2022/8/22142. 三極管的開(kāi)關(guān)時(shí)間（動(dòng)態(tài)特性）三極管的開(kāi)關(guān)時(shí)間 開(kāi)啟時(shí)間ton 上升時(shí)間tr延遲時(shí)間td關(guān)閉時(shí)間toff下降時(shí)間tf存儲(chǔ)時(shí)間ts2022/8/2215(1) 開(kāi)啟時(shí)間ton 三極管從截止到飽和所需的時(shí)間。ton = td +tr td ：延遲時(shí)間 tr ：上升時(shí)間(2) 關(guān)閉時(shí)間toff 三極管從飽和到截止所需的時(shí)間。toff = ts +tf ts ：存儲(chǔ)時(shí)間（幾個(gè)參數(shù)中最長(zhǎng)的；飽和越深越長(zhǎng)）tf ：下降時(shí)間toff ton 。開(kāi)關(guān)時(shí)間一般在納秒數(shù)量級(jí)。高頻應(yīng)用時(shí)需考慮。2022/8/22163.2.3 MO

6、S管的開(kāi)關(guān)特性一般采用增強(qiáng)型MOS組成開(kāi)關(guān)電路，并由柵源電壓uGS控制MOS管的截止或?qū)ā＝刂範(fàn)顟B(tài)導(dǎo)通狀態(tài)NMOS管電路圖2022/8/22173.2.4抗飽和三極管它是在三極管基極和集電極之間并接一個(gè)肖特基二極管（簡(jiǎn)稱(chēng)SBD）構(gòu)成的。肖特基二極管的正向壓降小，約為0.4V，容易導(dǎo)通，可分流三極管的一部分基極電流，使三極管工作在淺飽和狀態(tài)，從而大大縮短三極管的開(kāi)關(guān)時(shí)間，提高工作速度。在集成電路中肖特基二極管和三極管制作在一起。 2022/8/2218門(mén)電路的概念： 實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門(mén)電路。實(shí)現(xiàn)與運(yùn)算的叫與門(mén)，實(shí)現(xiàn)或運(yùn)算的叫或門(mén)，實(shí)現(xiàn)非運(yùn)算的叫非門(mén)，也叫做反相器，等等。

7、分立元件門(mén)電路和集成門(mén)電路: 分立元件門(mén)電路：用分立的元件和導(dǎo)線連接起來(lái)構(gòu)成的門(mén)電路。簡(jiǎn)單、經(jīng)濟(jì)、功耗低，負(fù)載差。 集成門(mén)電路：把構(gòu)成門(mén)電路的元器件和連線都制作在一塊半導(dǎo)體芯片上，再封裝起來(lái)，便構(gòu)成了集成門(mén)電路。現(xiàn)在使用最多的是CMOS和TTL集成門(mén)電路。3.3 分立元件門(mén)電路2022/8/22193.3.1二極管與門(mén)電路 1. 電路2. 工作原理A、B為輸入信號(hào) （+5V或0V）Y 為輸出信號(hào) VCC+5V電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V5V0V5V0V0V5V5V5V2022/8/2220用邏輯1表示高電平（此例為+3.6V）用邏輯0表示低電平（此例為0.3V）3. 邏輯賦值

8、并規(guī)定高低電平4. 真值表ABY000010100111二極管與門(mén)的真值表A、B全1，Y才為1?？梢?jiàn)實(shí)現(xiàn)了與邏輯ABY0V0V0V0V5V0V5V0V0V5V5V5V2022/8/22215. 邏輯符號(hào)6. 邏輯表達(dá)式Y(jié)A B&2022/8/22221. 電路2. 工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)、B為輸入信號(hào)（+5V或0V）Y為輸出信號(hào) ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V3.3.2二極管或門(mén)電路2022/8/22234. 真值表可見(jiàn)實(shí)現(xiàn)了或邏輯3. 邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為+3.6V）用邏輯0表示低電平（此例為0.3V）A、B有1，Y

9、就1。二極管或門(mén)的真值表ABY000011101111ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V2022/8/22245. 邏輯符號(hào)6. 邏輯表達(dá)式FA+ B12022/8/22251. 電路2. 工作原理A、為輸入信號(hào) （+3.6V或0.3V）Y為輸出信號(hào) 1AY0.3V+VCC3.6V0.3V3.3.3三極管非門(mén)電路（反相器）2022/8/22263. 邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為+3.6V）用邏輯0表示低電平（此例為0.3V）4. 真值表三極管非門(mén)的真值表可見(jiàn)實(shí)現(xiàn)了非邏輯AY0.3V+VCC3.6V0.3VAY0110A與Y相反2022/8/2

10、227 3.3.4 組合邏輯門(mén)電路 1.與非門(mén)電路&2022/8/2228二、或非門(mén)電路12022/8/22293.4.1概述3.4.2 TTL與非門(mén)3.4 TTL集成邏輯門(mén)電路3.4.6 TTL集成邏輯門(mén)電路的使用注意事項(xiàng)3.4.5 其它系列的TTL門(mén)電路 3.4.3 TTL與非門(mén)的主要性能指標(biāo)3.4.4 TTL與非門(mén)電路的改進(jìn)2022/8/22303.4.1 概述TTL集成邏輯門(mén)電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱(chēng)晶體管晶體管邏輯門(mén)電路，簡(jiǎn)稱(chēng)TTL電路。TTL電路的基本環(huán)節(jié)是反相器。簡(jiǎn)單了解TTL反相器的電路及工作原理，重點(diǎn)掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識(shí)）。2022/8/

11、2231輸入級(jí)中間級(jí)輸出級(jí)一、TTL與非門(mén)的工作原理1. 電路組成2022/8/2232(1) 輸入級(jí)當(dāng)輸入低電平時(shí)， uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?uB1=1.0V當(dāng)輸入高電平時(shí)， uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。 uB1由后級(jí)電路決定。2022/8/2233(2) 中間級(jí)反相器V2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電 壓時(shí)飽和輸入低電壓時(shí)截止2022/8/2234(3) 輸出級(jí)（推拉式輸出）V3、V4為復(fù)合管低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通2022/8/22352. 邏輯功能1.當(dāng)輸入A、B中有低電平UIL=0.3V時(shí)輸入級(jí)中間級(jí)輸出級(jí)1V2022/8/2236輸入級(jí)中間級(jí)輸出級(jí)1V5V輸出高電平與非門(mén)處于關(guān)閉狀態(tài)2022/8/2237輸入級(jí)中間級(jí)輸出級(jí)2.1V1.當(dāng)輸入A、B都