數(shù)字電子技術實驗講義(電)

1、 可修改 歡送下載 精品 Word 可修改 歡送下載 精品 Word 可修改 歡送下載 精品 Word數(shù)字(shz)電子技術實 驗 指 導 書楊延寧 編延安大學(yn n d xu)信息學院2021年5月前言(qin yn)數(shù)字電路是一門(y mn)理論性和技術性都較強的技術根底(gnd)課,實驗(shyn)是本課程的重要教學環(huán)節(jié),必須(bx)十分重視。本實驗講義是為通信工程專業(yè)學生作數(shù)字電路實驗而設計和編寫的。編寫時考慮了本專業(yè)的現(xiàn)行方案學時、所用教材內(nèi)容及后續(xù)課程內(nèi)容等。本講義編寫了八個實驗,每個實驗方案用時180分鐘。一、數(shù)字電路實驗目的1、驗證、穩(wěn)固和補充本課程的理論知識,通過理論聯(lián)系

2、實際,進一步提高分析和解決問題的能力。2、了解本課程常用儀器的根本原理、主要性能指標, 并能正確使用儀器及熟悉根本測量方法。3、具有正確處理實驗數(shù)據(jù)、分析實驗結(jié)果、撰寫實驗報告的能力,培養(yǎng)嚴謹、實事求是的工作作風。二、實驗準備要求實驗準備包括多方面,如實驗目的、要求、內(nèi)容以及與實驗內(nèi)容有關的理論知識都要做到心中有數(shù),并要寫好預習報告。預習報告可以簡明扼要地寫一些要點,而不需要按照什么格式,只要自己能看懂就行。內(nèi)容以邏輯圖與電路圖(連線圖)為主,附以文字說明或必要的記錄實驗結(jié)果圖表。在預習報告中要求將邏輯圖與連線圖同時畫出，這是因為，只有邏輯圖那么不利于連接線路，而只有連線圖那么反映不出電路邏輯

3、圖。在實驗過程中一旦出了問題,不便進行理論分析。特別當電路較復雜時還應將邏輯圖與連線圖結(jié)合起來。三、數(shù)字電路實驗中的常見故障及排除數(shù)字電路實驗(shyn)過程的第一步,一般(ybn)都是連接線路,當線路(xinl)連接好后,就可以(ky)加電進行試驗。假設(jish)加電后電路不能按預期的邏輯功能正常工作,就說明電路有故障,產(chǎn)生故障的原因大致有以下幾個方面:1、電路設計錯誤。2、布線錯誤。3、集成塊使用不當或功能不正常。4、接觸不良。5、電源電壓不符合要求。在我們的實際實驗過程中,故障最多的情況當屬接觸不良和布線錯誤。為了使實驗能順利進行,減少出現(xiàn)故障的可能性,實驗過程必須做到仔細、認真、有步

4、驟地進行。并注意以下幾點:1、插集成元件時,應注意校準其所有引腳,使其端、直、等距。然后慢慢插入實驗板,以免用力過猛而折斷或彎曲集成元件的引腳。并注意集成元件方向,以免倒插。雙列直插式集成元件一端具有半圓形定位標記,其下方為第1引腳,上方為最后一個引腳,引腳序號以逆時鐘方向遞增。2、在布線之前,最好先對實驗所用集成元件進行邏輯功能測試,這樣就可以防止在實驗中因元件功能不正常而產(chǎn)生電路工作不正常。實際上預先檢查元件的邏輯功能并不需花費多少時間。3、布線所用導線為單芯直徑約0.6nm的導線,布線時注意導線不要垮接在集成元件的上面,也不要使其交叉連接在空中搭成網(wǎng)狀,而應使導線貼近實驗板連接,沿水平和

5、垂直兩個正交方向走向。4、布線時應有順序地進行,以免漏接。連接時,首先連接固定電平的引腳,如電源正負極、門的多余輸入端、工作過程中保持高電平或低電平的置位、復位和選通端等。然后再按照信號流向順序依次布線。5、對于使用集成元件較多的大型實驗,應分塊連接，調(diào)試,最后總體連接。在實驗(shyn)電路設計正確的情況下,布好線又經(jīng)檢查(jinch)后,一般出問題的機率是不多的。并且數(shù)字電路中的故障一般比模擬(mn)電路中的故障較易檢查和排除。對于實驗中出現(xiàn)的故障進行排除時,要保持(boch)頭腦冷靜,有分析地逐步(zhb)進行,防止抱著僥幸心理亂碰,或在幾分鐘內(nèi)找不到故障所在,那么束手無策,甚至把連線全

6、部撥掉,從頭開始,這樣太浪費時間。下面推薦兩種排除故障的方法:、邏輯分析法。接通電源后,置電路于初始狀態(tài),并用單步工作方式給電路輸入信號,觀察電路工作情況,如有問題,那么不要急于檢查,而應繼續(xù)給電路以不同的輸入,記錄電路的輸出或狀態(tài)。由此可得電路的一張真值表或狀態(tài)轉(zhuǎn)換表。然后與正確的情況進行比擬分析,從而判斷故障的性質(zhì)、原因及所在位置。2、逐級追查法。逐級追查法即根據(jù)電路的邏輯圖順序檢查各級的輸入與輸出。其方向既可以由輸入至輸出逐級檢查,也可以由輸出到輸入逐級檢查。目錄(ml)實驗(shyn)一 組合(zh)邏輯電路設計(SSI) 實驗(shyn)二 編碼器與譯碼器實驗(shyn)三 全加器及

7、其應用實驗四 數(shù)據(jù)選擇器及應用實驗五 時序電路的測試與設計實驗六 集成計數(shù)器實驗七 節(jié)日彩燈設計實驗(shyn)八 六人搶答器設計(shj)附錄(fl)一 數(shù)字(shz)實驗箱簡介附錄(fl)二 半導體集成電路型號命名法附錄三 集成電路引腳圖實驗(shyn)一 組合邏輯電路(lu j din l)設計(SSI)一、實驗(shyn)目的1、掌握組合邏輯電路(lu j din l)的一般設計方法。2、了解多輸出組合(zh)邏輯電路設計技巧。二、實驗原理邏輯電路分為組合邏輯電路和時序邏輯電路兩種,組合邏輯電路設計那么是各種邏輯設計的根底。組合邏輯電路的設計步驟為：1、根據(jù)實際命題作數(shù)學抽象列出真值表

8、。2、由真值表列函數(shù)表達式。3、化簡邏輯函數(shù)并根據(jù)所用的器件變換邏輯函數(shù)形式。4、畫邏輯圖。在采用小規(guī)模集成電路SSI的情況下,電路設計的最正確標準為：1、使用的邏輯器件數(shù)要最少,這就要求邏輯函數(shù)中的項數(shù)最少。2、邏輯網(wǎng)絡中的連線數(shù)要最少,這就要求邏輯函數(shù)各個項的變量數(shù)要最少。在設計多輸出函數(shù)時,為了到達上述二標準,應使化簡后的函數(shù)中包含更多的公共項。三、實驗儀器及材料穩(wěn)壓電源一臺 74LS00 二塊74LS10 一塊74LS86 一塊 74LS04 一塊四、實驗內(nèi)容1、設計一個將8421BCD碼轉(zhuǎn)換為余3BCD碼的代碼轉(zhuǎn)換器,所用器件為一塊74LS04，兩塊74LS00，一塊74LSl0，寫

9、出設計過程，畫出邏輯圖、連線圖,測試其功能。2、用一塊74LS86設計一個四位二進制碼的原反碼轉(zhuǎn)換電路,輸入為A：A3A2A1Ao和控制端M,當M為0時,輸出為原碼A3A2A1Ao；當M為1時輸出為反碼畫出邏輯圖、連線圖，并測試其功能。8421BCD碼與余3碼轉(zhuǎn)換(zhunhun)真值表NA B C DE F G H01234567890 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0

10、1 11 1 0 0實驗(shyn)二 編碼器與譯碼器一、實驗(shyn)目的1.了解譯碼器、編碼器的工作原理及其邏輯(lu j)功能。2.掌握譯碼器、編碼器的擴展方法及在多輸出組合(zh)函數(shù)設計中的典型應用。二、實驗(shyn)儀器與器材1.數(shù)字邏輯實驗儀1臺2.數(shù)字萬用表1塊3.直流穩(wěn)壓電源1臺4.74LS8148兩塊，74LS00一塊，74S138兩塊，74S20一塊三、 預習要求1.復習編碼器、譯碼器的工作原理。2.熟悉編碼器與譯碼器的擴展方法及典型應用。3.熟悉74LS148、74LS138的外形及引腳排列。四、實驗原理1.編碼器原理數(shù)字電路處理、存儲及傳輸?shù)男畔⑹嵌M制碼，而人們

11、在自然界中遇到并習慣的那么為非二進制信息。因此就需要有一種將非二進制信息轉(zhuǎn)化為二進制信息的電路。給每個表示信息的符號按一定的規(guī)律賦于二進制碼的過程稱為編碼。如在計算機中將十進制數(shù)09、大小寫英文字母、各種運算符和各種控制符按一定規(guī)律編為二進制碼，稱為ASCII碼；在程控 中，將話音信號采樣、量化后編為二進制碼；在各種數(shù)字測量儀表中，將被測量信號轉(zhuǎn)化為二進制碼，等等。在數(shù)字系統(tǒng)中，編碼占有很重要的地位。編碼器12m20212n圖21實現(xiàn)編碼功能的電路即編碼器。編碼器的邏輯符號如圖2-1所示。圖的左邊為輸入線，每一條輸入線代表一個數(shù)符或字符，圖的右邊為輸出線，全部輸出線輸出的每種組合對應于一條輸入

12、線上數(shù)符或字符的二進制碼。在同一時刻，編碼器的m條輸入線只允許其中一條線上有信號。編碼器輸入端數(shù)m與輸出端數(shù)n之間的關系為m2n。由于編碼器不允許同時兩條輸入線上有信號，否那么會引起邏輯混亂。為此人們設計了優(yōu)先編碼器。如8線-3線優(yōu)先編碼器(74LS148)。10線-4線8421BCD碼優(yōu)先編碼器(74LS147)。下面(xi mian)具體介紹8線-3線優(yōu)先編碼器(74IS148)圖22圖2-2為74LS148的邏輯(lu j)符號，表2-1為它的邏輯功能表。其中為選通輸入(shr)端，為選通輸出(shch)端， 為擴展(kuzhn)端， 和用于擴展編碼功能，所有輸入端和輸出端都是低電有效。

13、為低電時，本集成塊選通，編碼器正常工作，否那么所有輸出端均被封鎖，輸出高電平。只有當本集成塊選通，且無輸入時，即=0， ，、全為高電平時， 有效，說明本片無輸入；當=0， 只有一個為零時， 0表示本片有輸入。根據(jù)表3-1可得輸出端函數(shù)表達式：譯碼器12m20212n圖23最后指出，優(yōu)先編碼器還被廣泛應用于各種優(yōu)先控制系統(tǒng)中。如計算機中的優(yōu)先中斷控制電路，核電站優(yōu)先報警系統(tǒng)等。2.譯碼器原理(yunl)譯碼是編碼(bin m)的逆過程，它是將二進制碼按它原意翻譯成相應的輸出信號。實現(xiàn)譯碼功能(gngnng)的電路稱為譯碼器，其邏輯符號如圖2-3所示。譯碼器輸入(shr)的是二進制碼，輸入線數(shù)n為

14、二進制碼的位數(shù)。輸出(shch)的每條線與一組二進制碼相對應，或者說每個輸出函數(shù)是n個輸入變量的一個最小項，故譯碼器有時被稱為最小項發(fā)生器。譯碼器輸入端數(shù)n與輸出端數(shù)m之間的關系為m2n。在中規(guī)模集成電路中，有3線-8線譯碼器，4線-16線譯碼器，它們屬于全譯碼，m=2n。還有4線-10線8421BCD十進制譯碼器，屬于局部譯碼。另外，還有另一類完全不同的數(shù)字顯示譯碼器，其MSI有BCD八段顯示譯碼器和BCD七段顯示譯碼器兩類。下面著重介紹3線-8線譯碼器74LS138，其邏輯圖如圖24所示，表2-2給出了74LS138的邏輯功能。譯碼器被廣泛應用于數(shù)據(jù)分配器、時鐘脈沖分配器、數(shù)碼顯示和存儲器

15、系統(tǒng)的地址譯碼器等方面。圖24五、實驗內(nèi)容1.用2塊8線-3線優(yōu)先編碼器74LS148實現(xiàn)16線-4線優(yōu)先編碼器。畫出邏輯圖，說明擴展后輸出為原變量還是反變量；畫出連線圖，并依此在實驗板上搭線；輸入用0-1開關，輸出用LED顯示。驗證電路的正確性，并做出記錄。2.用兩塊74LS138實現(xiàn)4線-16線全譯碼。畫出邏輯圖畫出連線圖，并依此在實驗板上搭線。輸入(shr)用0-1開關(kigun)，輸出用LED顯示。驗證電路(dinl)的正確性，并做出記錄。3. 用一塊(y kui)74LS138和一塊(y kui)74LS20設計二輸出組合邏輯函數(shù)，輸入為三位二進制碼A2A1A0，輸出分別為偶函數(shù)F

16、e和奇函數(shù)Fo，畫出邏輯圖、連線圖，搭線驗證。六、實驗報告要求： 1.畫出各實驗線路圖及連線圖，并說明其工作原理。2.畫出驗證電路正確性的數(shù)據(jù)表格，并填入實驗結(jié)果數(shù)據(jù)，分析各實驗結(jié)果數(shù)據(jù)，是否與理論相等。3.答復思考題1、2。七、思考題1.如何將74LS148擴展為32線-5線優(yōu)先編碼器。2.如何用一片74LS138實現(xiàn)5位地址的局部譯碼。實驗(shyn)三 全加器及其應用(yngyng)一、實驗(shyn)目的1.了解(lioji)用SSI器件實現(xiàn)(shxin)一位全加器的方法。2.掌握用MSI器件實現(xiàn)四位全加器的方法，并掌握全加器的應用。3.掌握MSI器件構(gòu)成譯碼與顯示的方法。二、實驗儀器

17、及材料1.數(shù)字邏輯實驗儀1臺2.數(shù)字萬用表1塊3.直流穩(wěn)壓電源1臺4.與非門74LS00二塊 、異或門74LS86一塊、四位超前進位加法器74LS283二塊。三、預習要求1.復習全加器的工作原理。2.熟悉加法器的典型應用。3.熟悉74LS86、74LS283的外形及引腳排列。四、實驗原理一全加器全加器的邏輯表達式為：全加和進位式中A和B分別為被加數(shù)和加數(shù)，C0為低位的進位。將S和C表達式稍加變換得：由此畫出用SSI器件實現(xiàn)的一位全加器如圖3-1所示。CoABCoAB圖31 用SSI構(gòu)成的一位全加器SSCC圖32由SSI器件構(gòu)成的全加器需較多的器件，連接線也較多，因而可靠性也較差，故目前(mqi

18、n)廣泛使用的是由MSI構(gòu)成的多位全加器。圖3-2是一種超前進位(jnwi)的四位全加器74LS283。圖中A4、A3、A2、A1，B4、B3、B2、B1為四位(s wi)二進制被加數(shù)和加數(shù)，C0為由最低位來的進位(jnwi)。S4、S3、S2、S1表示(biosh)各位全加器的和，C4為最高位相加后給出的進位。二全加器的應用1.由二進制全加器實現(xiàn)二進制減法運算在利用加法器完成減法運算時，最通常的做法是將減數(shù)的二進制數(shù)的每一位變反(O1，10)并且在最低位加1，其結(jié)果再同被減數(shù)相加。例如要實現(xiàn)S1=A1-B1，可作如下變換:用74LS283實現(xiàn)四位二進制加減法運算的邏輯圖如圖3-3所示。假設M

19、1，那么該圖可實現(xiàn)四位二進制加法運算；假設M0，那么該圖可實現(xiàn)四位二進制加法運算，請讀者自行驗證其正確性。圖332.碼制變換利用全加器實現(xiàn)碼制變換是很方便的。例2-1試采用四位加法器完成余3碼到8421碼的轉(zhuǎn)換。很明顯，對于同樣(tngyng)一個十進制數(shù)，余3碼比相應(xingyng)的8421碼多3。因此(ync)實現(xiàn)余3碼到8421碼的轉(zhuǎn)換(zhunhun)，只需從余3碼減去3碼(0011)即可。由于(yuy)0011各位變反后成1100，再加1即為1101，因此，減(0011)可以用加(1101)等效。所以在四位全加器的A4A1接上余3碼的四位代碼，B4、B3、B2、B1上接固定代碼1

20、101即可完成碼制轉(zhuǎn)換。同理，也可以用74LS283實現(xiàn)由8421碼到余3碼的轉(zhuǎn)換， 其轉(zhuǎn)換過程留給讀者自己完成。例3-2用四位二進制加法器完成一位8421BCD碼加法器。 兩個用BCD碼表示的數(shù)字相加，并以BCD碼給出其和的電路稱為BCD碼加法器。當兩個用8421BCD碼表示的一位十進制數(shù)相加時，每個數(shù)不會大于9(l001)，考慮到低位來的進位，即兩個一位十進制數(shù)進行全加時，最大的和為9+9+1=19，我們知道，當兩個一位BCD碼相加時，如果和數(shù)超過91001，或者有進位，都應該對這個和數(shù)進行加60110修正。用兩片74LS283和少量SSI門電路即可組成一位BCD碼加法器，其邏輯圖如圖3-

21、4所示。圖中片(I)加法器實現(xiàn)A+B，片()加法器實現(xiàn)加6修正，四個門電路產(chǎn)生進位C，這個信號也就是修正控制信號。當進位輸出C=1時進行加(0110)修正。產(chǎn)生十進制進位信號C=1的條件是:(l)當C4=1時(1619)；(2)當S4和S3同為1時(1215)；(3)S4和S2同為1時(1011)，如果寫成表達式，那么得到：C=C4+S4S3+S4S2圖35圖34(三)譯碼、顯示電路譯碼、顯示電路是組合邏輯電路重要的功能部件。本實驗采用的是BCD-7段字型譯碼驅(qū)動器74LS248。譯碼器的輸入是BCD碼(或8421碼)。譯碼器的輸出為七個電平信號ag，將這七個電平信號加到LED顯示器(BS20

22、1或BS202)，即可顯示出輸入的十進制數(shù)。譯碼、顯示電路的邏輯圖，如圖3-5所示。譯碼、顯示電路在實驗(shyn)中可作為通用的功能部件使用。五、實驗內(nèi)容(nirng)及方法1.用圖3-1所示的一位全加器進行實驗(shyn)，輸入用0-1開關(kigun)，輸出用LED顯示(xinsh)。列表驗證一位全加器真值表。利用該電路如何實現(xiàn)如下邏輯功能(a)(b)2.實驗箱上，圖3-5實驗線路已接好，加電測試其功能(隨意輸入12組BCD碼，觀察顯示結(jié)果是否正確。3.按圖3-2及圖3-5連接實驗線路，C4用發(fā)光二極管顯示，和用數(shù)碼管顯示，按表4-1的內(nèi)容進行加法實驗，將實驗顯示結(jié)果填入表中。表31A4

23、 A3 A2 A1B4 B3 B2 B1C4數(shù)碼顯示結(jié)果轉(zhuǎn)換成十進制數(shù)0 0 1 00 1 0 10 1 0 00 1 0 11 0 1 01 1 0 14.按圖3-3及圖3-5連接實驗線路，按表3-2內(nèi)容進行減法實驗，將實驗顯示結(jié)果填入表中。表32A4 A3 A2 A1B4 B3 B2 B1數(shù)碼顯示0 1 0 00 0 1 01 0 0 10 0 1 05.用四位(s wi)全加器實現(xiàn)自8421碼到余3碼的轉(zhuǎn)換，列表(li bio)驗證其真值表。6.(選做)按圖34及圖3-5完成(wn chng)一位8421 BCD碼加法器實驗(shyn)(和數(shù)S用數(shù)碼(shm)顯示器顯示，進位C用LED顯

24、示)，并按表3-3內(nèi)容進行加法實驗，將實驗顯示結(jié)果填入表中。表33A4 A3 A2 A1B4 B3 B2 B1進位C和S數(shù)碼顯示0 1 0 10 1 0 01 1 0 10 1 0 0六、實驗報告1.畫出各實驗步驟的實驗線路圖，并說明其工作原理。2.整理、分析各實驗結(jié)果數(shù)據(jù)，是否與理論相等。3.總結(jié)全加器在組合邏輯中的應用。七、思考題如何用2片74LS283實現(xiàn)8位二進制數(shù)的加減運算。實驗(shyn)四 數(shù)據(jù)(shj)選擇器及應用一、實驗(shyn)目的1.熟悉(shx)MSI數(shù)據(jù)(shj)選擇器的工作原理與邏輯功能。2.了解數(shù)據(jù)選擇器的應用。二、實驗設備與器件1.脈沖信號發(fā)生器2. 雙四選一

25、數(shù)據(jù)選擇器74LS1533.數(shù)字邏輯實驗儀1臺三、預習要求1.了解中規(guī)模數(shù)據(jù)選擇器電路的原理、邏輯功能與使用方法。2.畫出實驗任務2的邏輯圖，并列出需驗證的真值表。3.分析實驗任務3與任務4中電路的功能。四、實驗原理數(shù)據(jù)選擇器是常用的組合邏輯部件之一。數(shù)據(jù)選擇器又稱多路開關MUX，是一個多路輸入、單端有的具有互補輸出端輸出的組合邏輯網(wǎng)絡。其根本工作原理類似于一個單刀多擲開關，它有假設干個數(shù)據(jù)輸入端D0 D1，假設干個控制輸入端A0、A1和一個輸出端Y，在控制端加上適當?shù)男盘?，即可將某一路的輸入作為輸出，實現(xiàn)多通道數(shù)據(jù)傳輸。圖41數(shù)據(jù)選擇器的種類有：74LS157雙二選一，74LS153雙四選一

26、，74LS151八選一，74LS150十六選一等。圖4-1是四選一數(shù)據(jù)選擇器的原理框圖。它有D0 、D1、D2和D3四個輸入端，可以輸入四路信號，當控制端有效時，A1和A0所加的信號符合某一編碼例如A1O，A0O時，對應地將加到該門的信號(例如D0)送至輸出端Y。其邏輯表達式為：中規(guī)模集成電路74LS153是一個雙四選一數(shù)據(jù)選擇器，其邏輯圖如圖42所示。、為電路選通端，A0、A1為地址控制端，同時控制兩個四選一數(shù)據(jù)選擇器的工作。當時，無論A0、A1處于什么狀態(tài)，數(shù)據(jù)選擇器的輸出Y都等于0；中選通信號作用時()，數(shù)據(jù)選擇器正常工作。圖42不同型號(xngho)的數(shù)據(jù)選擇器除可供選擇的路數(shù)不同外，

27、有的還能同時輸出互補的信號即原碼(yun m)與反碼，此外還有用集電極開路輸出與三態(tài)輸出的。一個四選一數(shù)據(jù)選擇器有四個地址(dzh)碼，應有兩個地址輸入端；八選一數(shù)據(jù)選擇器有八個地址碼，應有三個地址輸入端，其余類推。當控制端的編碼信號選中某一地址時，就將該地址的輸入信息送至輸出端，數(shù)據(jù)選擇器的應用很廣泛，下面僅舉幾例說明：1、多路信號共用(n yn)一個通道(總線(zn xin)傳輸將多路信號送入數(shù)據(jù)選擇器的各數(shù)據(jù)輸入端，靠控制端信號選擇，使被選中的一路信號進入公共通道總線，實現(xiàn)信號的采集。當被選擇的信號路數(shù)較多時，可以將數(shù)個多路選擇器組合使用。是數(shù)據(jù)選擇器最根本的使用方法。2、變并行碼為串行

28、碼將欲變換的并行碼送至數(shù)據(jù)選擇器的信號輸入端，使組件的控制信號按一定的編碼順序依次變化，那么在輸出端可獲得串行碼輸出。圖433、實現(xiàn)邏輯函數(shù)(l)實現(xiàn)全加器邏輯全加器是計算機的根本運算部件之一，它的和數(shù)Si及向高位的Ci的邏輯方程式為：除可使用專門的全加器部件外，也可以用一個雙四選一數(shù)據(jù)選擇器來實現(xiàn)。由圖43可知，只要選其中兩個變量如A、B作為控制信號，將另一個變量Ci-1按邏輯方程式的要求加至選擇器的各輸入端，即能實現(xiàn)上述全加器邏輯。(2)實現(xiàn)多變量函數(shù)圖44由圖43可見，用一個四選一的數(shù)據(jù)選擇器很容易實現(xiàn)三變量邏輯函數(shù)，但應指出，以這種方式實現(xiàn)函數(shù)時，應將函數(shù)展成最小項之和的形式，因此對函

29、數(shù)化簡是沒有意義的，依此類推，八選一數(shù)據(jù)選擇器可以實現(xiàn)四變量邏輯函數(shù)。當邏輯(lu j)方程式中變量較多時，可以采用路數(shù)較多的數(shù)據(jù)選擇器實現(xiàn)，也可以用路數(shù)較少的選擇器配合門電路來實現(xiàn)。例如，欲實現(xiàn)函數(shù)從函數(shù)表達式可以看出，各乘積(chngj)項均包含有A和B兩個變量，可將表示(biosh)式整理得：此表達式可用4-4的電路(dinl)實現(xiàn)。五、實驗(shyn)內(nèi)容1.數(shù)據(jù)選擇器的邏輯功能測試將雙四選一數(shù)據(jù)選擇器74LS153參照圖45接線，測試其功能并填寫功能表。將數(shù)字邏輯實驗儀的脈沖信號源中固定連續(xù)脈沖4個不同頻率的信號接到數(shù)據(jù)選擇器4個輸入端，將選擇端置位，從輸出端可觀察到4種不同頻率的脈

30、沖信號。圖45分析上述實驗結(jié)果并總結(jié)數(shù)據(jù)選擇器的作用。2. 用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)用雙四選一數(shù)據(jù)選擇器實現(xiàn)以下邏輯函數(shù)，寫出設計過程，畫出連線圖，并測試結(jié)果。3.用74LS153構(gòu)成一位全加器用74LS153實現(xiàn)一位全加器的邏輯功能，74LS153的兩個輸出分別代表和數(shù)SI及向高位的進位數(shù)CI。六、實驗報告要求畫出實驗電路，寫出必要的設計過程及驗證的方法，記錄實驗結(jié)果。七、思考題1.怎樣用四選一數(shù)據(jù)選擇器構(gòu)成十六選一電路?2.如有四個有四位(s wi)二進碼組成的數(shù)，依次為10001、910001、81000和20010，怎樣利用(lyng)數(shù)據(jù)選擇器和一位譯碼顯示裝置實現(xiàn)上述四位數(shù)字的串行

31、顯示?實驗(shyn)五 時序電路的測試(csh)與設計一、實驗(shyn)目的1.掌握(zhngw)常用時序電路分析、設計及測試方法。2.熟悉脈沖(michng)型同步時序電路的設計與測試方法。二、實驗儀器及材料1.數(shù)字邏輯實驗儀2.直流穩(wěn)壓電源3.雙蹤示波器4.數(shù)字萬用表1塊,5.雙J-K觸發(fā)器74LS73、四D觸發(fā)器74LS174各2片、二輸入端四與非門74LS00、四輸入端二與非門74LS20各1片。三、預習要求1.認真閱讀實驗原理與內(nèi)容并分析圖5-2、圖53的邏輯功能。2.畫出設計電路邏輯圖及連線圖。四、實驗原理1.時序邏輯電路的測試對時序邏輯電路的測試，可在CP端參加適宜的脈沖信號

32、，然后用示波器觀察各單元部件之間的配合是否滿足要求。例如，對圖5-1所示3位二進制異步加法計數(shù)器的測試，可以采用以下幾種方法：CP圖 51 計數(shù)器的測試電路用示波器觀察波形。在計數(shù)器的CP端參加1kHz的脈沖信號，然后用示波器分別測試脈沖信號CP的波形及計數(shù)器的輸出端Q0、Q1、Q2的波形。用電平顯示電路顯示二進制數(shù)。在計數(shù)器的CP端參加1Hz的脈沖信號，然后用電平顯示電路觀察計數(shù)器的輸出端Q0、Q1、Q2的狀態(tài)變化。用數(shù)碼管顯示(xinsh)。在計數(shù)器CP端參加(cnji)1Hz的脈沖信號，將計數(shù)器的輸出端接至字符譯碼器，譯碼器的輸出接至數(shù)碼管，由數(shù)碼管可以(ky)顯示計數(shù)器CP端輸入脈沖的

33、個數(shù)。2. 時序電路的設計(shj)時序電路的設計(shj),就是根據(jù)給定的邏輯關系,求出滿足此邏輯關系的最簡單的邏輯電路圖。時序電路的設計一般按以下幾個步驟進行:分析給定的邏輯關系,確定輸入變量和輸出變量,建立狀態(tài)表或狀態(tài)圖。狀態(tài)化簡,即合并重復狀態(tài),以得到最簡單的狀態(tài)圖。狀態(tài)分配,即狀態(tài)編碼,對每個狀態(tài)指定一個二進制編碼。確定觸發(fā)器的個數(shù)和類型,求出輸出方程、狀態(tài)方程和驅(qū)動方程,并檢查能否自啟動,假設不能,那么需對電路方程進行修改。根據(jù)輸出方程、狀態(tài)方程和驅(qū)動方程畫出邏輯圖。由于時序電路有同步時序電路和異步時序電路兩種類型,在處理設計步驟的時候,對異步時序邏輯電路,在把狀態(tài)圖轉(zhuǎn)換成卡諾圖進

34、行化簡時,除了可以把無效狀態(tài)當作約束項處理外,對某個觸發(fā)器的次態(tài)來說沒有時鐘脈沖的電路狀態(tài)也可以當作約束項處理,這樣可以得到更簡化的邏輯圖。當時序電路中存在無效狀態(tài)時,必須考慮電路的自啟動問題,即考慮那些無效狀態(tài)能否在時鐘脈沖作用下自動進入到工作循環(huán)中來。任何一個系統(tǒng)在工作過程中會不可防止地受到各種干擾。在受到外界干擾時,電路可能會進入無效狀態(tài)。如果電路是自啟動的,那么經(jīng)過假設干時鐘周期后,電路一定能自動回到工作循環(huán)中。假設電路不能自啟動,一旦進人某些無效狀態(tài),電路便無法恢復正常工作。五、實驗內(nèi)容1.按圖52接好電路，然后分別用實驗原理中 所介紹的3種方法對該電路進行測試，并記錄電路的工作波形

35、、狀態(tài)表以及顯示脈沖數(shù)的字形。C CP 圖 52 2.按圖53接好電路(dinl)，然后分別用3種方法對該電路進行測試，并記錄(jl)電路的工作波形、狀態(tài)表以及顯示脈沖數(shù)的字形。CP 1 圖 53 3.用D觸發(fā)器設計一個具有清零(qn ln)功能的同步六進制加法計數(shù)器,畫出電路圖,根據(jù)(gnj)電路圖接好電路,用0-1開關作為計數(shù)脈沖(michng)輸入,用發(fā)光二極管顯示輸出,驗證是否符合設計要求。六、實驗報告要求1.畫出實驗內(nèi)容要求的波形及記錄表格。2.總結(jié)時序電路特點，分析實驗中各個電路的工作波形、狀態(tài)表以及顯示脈沖數(shù)的字形,弄清各個實驗電路的邏輯功能及工作特點。 七、思考題1.將圖52改

36、為同步工作方式,但不改變電路的邏輯功能,試畫出電路圖。2.比擬同步計數(shù)器和異步計數(shù)器各有什么特點。實驗(shyn)六 集成(j chn)計數(shù)器一、實驗(shyn)目的1.熟悉集成計數(shù)器邏輯(lu j)功能和各控制端作用2.掌握(zhngw)計數(shù)器使用方法3.掌握移位存放器的原理、邏輯功能及應用。4.熟悉移位型計數(shù)器的狀態(tài)轉(zhuǎn)換圖及其自啟動性能。二、實驗儀器及材料1.數(shù)字邏輯實驗儀2.直流穩(wěn)壓電源3.雙蹤示波器4.十進制計數(shù)器74LS290 2片、二輸入端四與非門74LS00 1片三、實驗預習要求1.認真閱讀實驗原理與內(nèi)容。2.畫出設計電路邏輯圖及連線圖。四、實驗原理計數(shù)器是計輸入脈沖的一個時序電

37、路，是由各類觸發(fā)器級連而成的。它是數(shù)字系統(tǒng)中的根本局部，可作為計時單元、控制電路、信號發(fā)生器以及其它設備等，使用相當廣泛?，F(xiàn)在無論是TTL還是CMOS集成電路，都有品種齊全的MSI計數(shù)器。按工作方式可分為：同步和異步兩種。按計數(shù)制可分為：二進制N=2n、十進制和任意進制N2n計數(shù)器。在二進制計數(shù)器中，又可進一步分為：加法、減法和可逆計數(shù)器。下面介紹幾種常用的計數(shù)器及其應用。1.異步二五十進制計數(shù)器74LS90、74LS290這兩種型號的計數(shù)器，功能完全相同，只是引腳的排列不同而已，它們的引腳排列如圖61所示，內(nèi)部邏輯電路如圖62所示。圖中左邊的觸發(fā)器和右邊的三個觸發(fā)器分別構(gòu)成了二進制和五進制計

38、數(shù)器。當計數(shù)脈沖由輸入，QA與相連時，就構(gòu)成BCD計數(shù)器。當計數(shù)脈沖由輸入，QD與相連時，那么可完成五二進制時序，在輸出端QA可得到一個占空比為50%的十分頻方波。另外，除計數(shù)輸入和為下降沿作用外，置0端R0(1)和R0(2)、置9端S9(1)和S9(2)都是高電平起作用，因此在使用中，不要將它們隨便懸空。 圖61 異步二五十進制計數(shù)器引腳排列(pili)圖該計數(shù)器的根本(gnbn)用途(yngt)是可獲得模N=2、5、10三種(sn zhn)計數(shù)功能。假設(jish)引入適當反應就可構(gòu)成模10以內(nèi)的任意進制計數(shù)器。這種反應法常稱為脈沖反應法，又分為復位法和置位法。例31 用74LS90構(gòu)成模

39、N=7計數(shù)器。1反應清“0”法；計數(shù)到N，異步清“0” 圖62 74LS90邏輯原理圖圖63是以5421碼形式設計的七進制計數(shù)器，假設用8421碼形式，那么需加邏輯門，故不可取。QAQBQCQDR0(1)R0(2)S9(2)S9(1)CP1CP2CP74LS290進位QAQBQCQDR0(1)R0(2)S9(2)S9(1)CP1CP2CP74LS290進位圖63 反應清0法圖64反應置數(shù)法2反應置數(shù)法：計數(shù)到N1，異步置“9圖64是以8421碼形式設計的七進制計數(shù)器。2.同步(tngb)MSI計數(shù)器詳細介紹(jisho)請看教材及有關資料1四位(s wi)二進制計數(shù)器可預置(y zh)計數(shù)器有

40、：74LS61、 74LS163可預置(y zh)可逆計數(shù)器有：74LS1932十進制計數(shù)器可預置計數(shù)器有：74LS160、74LS162可預置可逆計數(shù)器有：74LS192 3.計數(shù)器的級聯(lián)上面介紹的計數(shù)器的計數(shù)能力是有限的，一只十進制計數(shù)器只能表示09十個數(shù)，而一只十六進制計數(shù)器最多也只能表示015十六個數(shù)，在實際應用中，需計的數(shù)往往很大，需要把幾只相同的計數(shù)器級聯(lián)起來。五、實驗內(nèi)容1.集成計數(shù)器74LS290功能測試。74LS290具有下述功能：直接置0R0(1)R0(2)1，直接置9R9(1)R9(2)1。 二進制計數(shù)CP1輸入，QA輸出五進制計數(shù)CP2輸入，QDQCQB輸出十進制計數(shù)兩

41、種接法，按芯片引腳圖分別測試上述功能，并填入表6-1、6.2、6-3中。6-1 功能表 6-2 二五混合進制表 6-3 十進制表R01R02R90R91輸 出QD QC QB QAH H L LH H X LX X H HX L X LL X L XL X X LX L L X計數(shù)輸 出QAQDQCQB0123456789計數(shù)輸 出QDQCQBQA01234567892.計數(shù)器級連分別(fnbi)用2片74LS290計數(shù)器級連成二五混合(hnh)進制、十進制計數(shù)器。1畫出連接(linji)電路圖2按圖接線，并將輸出(shch)端接到數(shù)碼顯示器的相應輸入端，用單脈沖作為輸入脈沖驗證設計是否正確。

42、3畫出四位十進制計數(shù)器連接(linji)圖并總結(jié)多級計數(shù)器級連規(guī)律。3.任意進制計數(shù)器設計法1采用脈沖反應法稱復位法或置位法，用74LS290組成模M8加法計數(shù)器。畫出計數(shù)器邏輯圖，檢驗計數(shù)器的功能，并將輸出接到顯示器上驗證。記錄上述實驗各級同步波形。2當實現(xiàn)10以上進制的計數(shù)器時可將多片級聯(lián)使用。圖6-5是45進制的一種方案，輸出為8421BCD碼。按圖6-5連接，檢驗計數(shù)器的功能，并將輸出接到顯示器上驗證。記錄上述實驗各級同步波形。圖 6-5六、實驗報告列表整理(zhngl)實驗內(nèi)容1的實驗(shyn)數(shù)據(jù)。畫出實驗(shyn)內(nèi)容2、3要求(yoqi)的電路圖及波形圖。七、思考題1.給出

43、74LS290、74LS161、74LS193級聯(lián)的方法(fngf)。2.如何設計一個60進制計數(shù)器并畫出邏輯圖。實驗(shyn)七 節(jié)日彩燈(ci dn)設計一、實驗(shyn)目的1熟悉(shx)計數(shù)器和存放(cnfng)器的工作原理及特點。2.學習節(jié)日彩燈的設計方法。二、實驗設備及器件1.數(shù)字邏輯實驗儀2. 芯片 自 選三、設計要求1.自選元器件設計節(jié)日彩燈，要求至少能實現(xiàn)四種節(jié)日彩燈花型 。2.用發(fā)光二極管模擬節(jié)日彩燈，要求至少有八只燈發(fā)光。3.獨立完成節(jié)日彩燈實驗的設計、裝配及調(diào)試。4.如果改變節(jié)日彩燈花型，那么線路將如何改接？請舉例說明。四、設計提示1.用雙向移位存放器實現(xiàn)彩燈移位

44、控制。2.用D觸發(fā)器實現(xiàn)狀態(tài)控制，要求至少能實現(xiàn)四種節(jié)日彩燈花型 。3.用計數(shù)器給出顯示狀態(tài)的控制脈沖。4.也可以采用移位存放器進行設計實驗八 六人智力搶答器設計一、實驗(shyn)目的1.熟悉(shx)D觸發(fā)器的工作(gngzu)原理及特點。2.學習(xux)搶答器的設計方法。二、實驗設備(shbi)及器件1.數(shù)字邏輯實驗儀2. 芯片 自 選三、設計要求1.自選元器件設計搶答器，要求最多可容納六名選手參加比賽，各用一個搶答開關。主持人也用一個開關，給系統(tǒng)清零。2.搶答器應具有鎖存功能，并保持到主持人清零為止。3.搶答器應具有顯示功能，將搶先者的編號用顯示出來。四、設計提示1.用D觸發(fā)器實現(xiàn)搶

45、答控制。2.用LED數(shù)碼管顯示搶答者序號。附錄(fl)一 數(shù)字(shz)實驗箱簡介一、面板(min bn)示意圖二、通用(tngyng)電路1 二十進制七段譯碼顯示器二十進制七段譯碼顯示器共8位，每位分Da，Db，Dc，Dd，De，Dg，Df，和Dg七段，譯碼器采用(ciyng)CD4511，顯示器采用(ciyng)共陰0.5英寸(yngcn)顯示器。譯碼器的輸入(shr)端對應于每一位的8，4，2，1插孔。以下圖為二十進制七段譯碼顯示器電路圖。A1B2C4D82 十六位二進制“0”“1”電平顯示器“0“1電平顯示器如以下圖，由6片74LS04電路驅(qū)動發(fā)光二極管。當輸入端為高電平時，對應的紅色

46、發(fā)光二極管點亮，表示邏輯“1；當輸入端為低電平時，對應的綠色發(fā)光二極管點亮，表示邏輯“0。3 十六位邏輯開關邏輯電平開關由16個鈕子開關電路組成，其電路如圖2-3，當開關往上撥時，產(chǎn)生邏輯高電平“1；當開關往下?lián)軙r，產(chǎn)生邏輯低電平“0。4 單脈沖電路(dinl)單脈沖電路(dinl)有4個，其中(qzhng)P1、P2、P3、P4單脈沖電路(dinl)采用消抖動的R-S電路(dinl)，電路如圖2-4，每按一次單脈沖鍵，產(chǎn)生正、負脈沖各一個。5 時鐘電路時鐘電路由16M晶振、74LS04、75LS74等元件組成，其電路如圖2-5A，由16M晶振、74LS04等元件組成振蕩電路，再由74LS74電路分頻整形輸出，輸出2MHz，1 MHz， 500 KHz方波信號。再由1M方波信號經(jīng)6級十進制分頻，產(chǎn)生100 KHz，10 KHz，1 KHz，100Hz，10Hz，1Hz方波信號，見圖2-5B。6 時序(sh x)發(fā)生器及啟停電路時序(sh x)發(fā)生器及啟停電路如圖2-6A，MF為時鐘輸入(shr)端，時鐘頻率可從1MHz，100KHz中選擇(xunz)1個連接(linji)。KB開關為單拍和連續(xù)輸出時序信號選擇開關，當開關往上撥時，輸出單拍的時序信號；當開關往下?lián)軙r，輸出連續(xù)的時序信號。時鐘選擇信號的