大連理工823機械復試微機原理復習

1、第一章 微型計算機系統(tǒng)概論第二章 8086/8088微處理器第三章 8086微處理器的指令系統(tǒng)第四章 匯編語言程序設計第五章 存儲器系統(tǒng)第六章 輸入/輸出接口第七章 中斷與中斷控制第八章 I/O接口技術第九章 數(shù)模模數(shù)轉換第十章 串行通訊技術 第一章 微型計算機系統(tǒng)概論基本概念微型計算機系統(tǒng)微型計算機組成：CPU、存儲器、I/O接口、總線掌握總線的概念和分類（按傳輸信息分）：地址總線、數(shù)據(jù)總線、控制總線微處理器、單片機、單板機基本概念馮諾依曼機的硬件體系結構計算機內信息表示 微處理器嚴格講，微處理器 CPUCPU 計算機中執(zhí)行運算和控制功能的區(qū)域，由算術邏輯部件(ALU)和控制部件(CU)兩大

2、主要部分組成微處理器 把CPU和一組稱為寄存器（Registers）的特殊存儲器集成在一片大規(guī)模集成電路或超大規(guī)模集成電路封裝之中微處理器 微型計算機 微型計算機系統(tǒng) 微型計算機以微處理器為核心，配上由大規(guī)模集成電路制作的只讀存儲器（ROM）、讀寫存儲器（RAM）、輸入輸出接口電路及系統(tǒng)總線等所組成的計算機，稱為微型計算機。將這些組成部分集成在一片超大規(guī)模集成電路芯片上，稱為單片微型計算機，簡稱單片機。 微型計算機系統(tǒng)微型計算機系統(tǒng) 以微型計算機為中心，配以相應的外圍設備以及控制微型計算機工作的軟件（軟件分為系統(tǒng)軟件和應用軟件兩大類）。微型計算機如果不配有軟件，通常稱為裸機。單板機 將微型計算

3、機的各個部分都集成在一塊印制電路板上，并配以簡單的外設（如鍵盤）等，構成的一個簡單的計算機系統(tǒng)。算術邏輯單元(ALU)控制器內部總線微處理器(CPU)存儲器（RAM、ROM）I/O接口系統(tǒng)總線外圍設備系統(tǒng)軟件、應用軟件、數(shù)據(jù)庫等微 型 計 算 機 系 統(tǒng)微型計算機馮諾依曼結構：由運算器、控制器、存儲器、輸入設備和輸出設備五大部分組成微型計算機的硬件體系結構 控制器 輸入設備 存儲器 輸出設備 運算器 數(shù)據(jù)和程序以二進制代碼的形式表示 數(shù)據(jù)和程序存放在存儲器中，存放位置由地址指定，地址碼也是二進制形式控制器根據(jù)存放在存儲器中的指令序列（即程序）工作，并由一個程序計數(shù)器（PC）控制指令的執(zhí)行。CP

4、U (中央處理單元)Central Processing UnitALU (算術邏輯單元)Arithmetic Logic Unit控制器Memory(存儲器)RAM (讀寫存儲器)ROM (只讀存儲器)I/O接口主機與外設的匹配連接BUS (總線)AB (地址總線)DB (數(shù)據(jù)總線)CB (控制總線)總線：傳遞信息的一組公共通信線，是傳送信息的公共通道，微機系統(tǒng)采用總線結構連接系統(tǒng)功能部件。數(shù)據(jù)總線（DB：Data Bus）處理器與存儲器或外設交換信息的通道個數(shù)（條數(shù)）是一次能夠傳送數(shù)據(jù)的二進制位數(shù) 地址總線（AB：Address Bus）指定存儲器或外設的具體單元個數(shù)（條數(shù)）反映訪問的主存

5、儲器容量或外設范圍控制總線（CB：Control Bus）控制處理器數(shù)據(jù)傳送等操作一個信號兩種狀態(tài)（高或低）兩種編碼（1或0）N：2N地址就是號碼計算機中的信息表示和處理計算機中信息以二進制形式存儲，書寫時常用16進制無符號數(shù)表示掌握二進制無符號數(shù)表示掌握BCD碼（壓縮BCD碼、非壓縮BCD碼）有符號數(shù)表示原碼、補碼、反碼表示方法一個字節(jié)有符號數(shù)的范圍、一個字的補碼所表示的范圍溢出，能夠進行有符號數(shù)運算溢出判斷ASCII碼，熟記09、AF、af的ASCII碼了解漢字內碼的概念位和字節(jié)位(bit)是計算機所能表示的最小最基本的數(shù)據(jù)單位; 取值只能為0或1的一個二進制數(shù)值位。位作為單位時記作b字節(jié)

6、(byte)由8位二進制位組成，通常用作計算存儲容量的單位。字節(jié)作為單位時記作BK 是kelo的縮寫，1K=1024B=210；M是mega的縮寫，1M=1024K=220；G 是giga的縮寫，1G=1024M=230；T 是tera的縮寫，1T=1024G=240。硬件基礎知識三態(tài)門、D觸發(fā)器、邏輯門的功能及其符號表示4LS244、74LS245、74LS273、74LS373的功能計算機總線連接規(guī)則計算機部件輸出數(shù)據(jù)到總線時應加三態(tài)緩沖電路、總線輸出到計算機部件時通常通過鎖存器鎖存計算機中信息分時傳送原理 計算機總線-三態(tài)門和D觸發(fā)器在總線中的應用三態(tài)門：增加驅動，用作數(shù)據(jù)輸入時的緩沖。

7、D觸發(fā)器：信號保持，用作信息輸出時的鎖存。多個器件接入總線時，一定要使用三態(tài)電路當需要使用總線的時候打開三態(tài)門，進行信息傳遞。當不需要使用總線時，關閉三態(tài)門，使之處于高阻狀態(tài)，而不影響別的器件使用總線。第二章 8086/8088微處理器8086微處理器內部結構總線接口單元BIU (Bus Interface Unit)：主要負責物理地址的形成、預取指令、指令隊列排隊、讀/寫操作數(shù)和總線控制。 執(zhí)行單元EU (Execution Unit) ：主要負責指令譯碼和執(zhí)行 8086/8088微處理器程序執(zhí)行過程指令隊列中出現(xiàn)兩個字節(jié)為空時自動按CS值和IP值組成20位實際物理地址到存儲器中取指令，一次

8、取兩個字節(jié)指令存放到指令隊列中。EU從BIU指令隊列中讀取指令。由EU控制電路對指令進行譯碼分析，指出操作性質及操作對象。EU執(zhí)行指令，如果執(zhí)行指令時必需訪問存儲器或者I/O端口，則在EU中計算出操作數(shù)的16位地址偏移量送給BIU，由BIU的地址加法器形成20位物理地址。BIU根據(jù)EU請求，將操作數(shù)20位物理地址傳遞給存儲器。BIU取來操作數(shù)經(jīng)總線控制邏輯傳送到內部EU數(shù)據(jù)總線。EU將取來的操作數(shù)從內部總線送入ALU，進行指令指定的操作。EU運算出的結果，經(jīng)內部總線送到指定位置，若需要傳送給存儲器或者I/O端口，則由EU請求BIU產生20位實際目標地址，將結果寫入存儲器或者I/O接口?？偩€接口

9、單元BIU的組成段寄存器：CS、DS、ES、SS指令指針寄存器IP指令隊列地址加法器其它組成部分：總線控制邏輯、暫存器掌握BIU功能執(zhí)行單元EU的組成數(shù)據(jù)寄存器：AX、BX、CX、DX地址指針寄存器：SP、BP、SI、DI邏輯運算單元ALU標志寄存器FLAGS（6個狀態(tài)標志和3個控制標志）掌握EU功能8086存儲器和I/O端口管理8086對存儲器的分段管理段地址、偏移地址、邏輯地址、物理地址基本概念20位物理地址的形成方法掌握8086對存儲器和I/O端口的編址地址指針寄存器SP、BP、SI、DI以及IP、BX尋址時所默認的段及段超越概念一. 分段管理技術 1. 采用“分段管理”的原因Intel

10、 8086為標準的16位微處理器，20根地址總線管理1MB的存儲空間。8086 CPU 中所使用的寄存器均是16位的，內部ALU也只能進行16位運算，其尋址范圍局限在21665536(64K)字節(jié)單元。為了實現(xiàn)對1M字節(jié)單元的尋址，80 x86系統(tǒng)采用了存儲器分段技術。8086對主存儲器的分段管理數(shù)據(jù)段段基址(DS)數(shù)據(jù)段內偏移地址擴展段段基址(ES)堆棧段段基址(SS)代碼段段基址(CS)每段地址空間最大64K數(shù)據(jù)段擴展段堆棧段代碼段物理地址=段地址*16+偏移地址每個存儲單元都具有一個唯一的20位編號，即物理地址，從00000HFFFFFH。每段起始位置的20位實際物理地址中的高16位稱為

11、段地址(段基址)，每段中某個存儲單元距段起始位置的偏移量稱為偏移地址。段地址和偏移地址合稱為邏輯地址。邏輯地址和物理地址邏輯地址（Logical Address）在微處理器內部、程序員編程時采用的地址某個存儲單元可以有多個邏輯地址邏輯地址段基地址偏移地址段基地址邏輯段在主存中的起始地址偏移地址距離段基地址的位移量物理地址（Physical Address）地址總線上輸出的地址，用于外部硬件連接每個存儲單元只有一個唯一的物理地址邏輯地址由微處理器在輸出之前轉換為物理地址1082083081062063061072073071092093091101051041031021012102052042

12、03202201310305304303302301081828061626071727091929100504030201201514131211302524232221邏輯地址相對地址：205（2層05號房間）物理地址絕對地址：15（第15號房間）示意圖8086系統(tǒng)和外部設備之間通過I/O芯片接口，每個I/O芯片對應一個或幾個端口。8086對I/O端口操作，需要專門的IN、OUT指令，并且只能通過累加器（AX/AL）來完成。 存儲器和I/O端口分別獨立編址 存儲器的地址范圍是00000 0FFFFFH I/O端口的地址范圍是0000 0FFFFH8086對I/O的管理8086引腳信號和工作

13、模式掌握最小模式、最大模式基本概念掌握8086最小模式下引腳信號和功能（READY引腳和/TEST引腳僅作了解）掌握8086/8088最小模式下的總線連接了解8086/8088最大模式下的總線連接了解8086最大模式下重新定義的8個引腳信號功能了解8088與8086引腳信號和功能的區(qū)別8086操作和時序了解8086/8088時鐘電路和復位電路掌握8086/8088的復位操作了解微機的啟動過程掌握時鐘周期、總線周期、指令周期基本概念了解存儲器讀/寫時序、I/O端口讀/寫時序第三章 8086微處理器的指令系統(tǒng)掌握8086/8088 CPU尋址方式 獲得數(shù)據(jù)或者數(shù)據(jù)地址信息的方式稱為尋址方式數(shù)據(jù)尋址

14、方式寄存器相對尋址基址變址尋址相對基址變址尋址I/O端口直接尋址I/O端口間接尋址隱含尋址立即數(shù)尋址寄存器尋址直接尋址寄存器間接尋址程序尋址方式段內直接尋址近跳轉遠跳轉段內間接尋址段間直接尋址段間間接尋址熟練掌握8086/8088 CPU指令系統(tǒng)傳送類指令MOV、PUSH、POP、XCHG、IN、OUT、XLAT、LEA、LDS、LES、SAHF、LAHF、PUSHF、POPF算術運算類指令ADD、ADC、INC、SUB、SBB、DEC、CMP、NEG、MUL、IMUL、DIV、IDIV、CBW、CWDBCD碼調整指令掌握DAA調整指令了解DAS、AAA、AAS、AAM、AAD指令邏輯運算及移

15、位操作指令AND、OR、NOT、XOR、TEST、SHL、SHR、SAL、SAR、ROL、ROR、RCL、RCR串操作指令MOVS、STOS、LODS、CMPS、SCAS掌握重復前綴使用：REP、REPZ/REPE、REPNZ/REPNE控制轉移類指令掌握子程序調用和返回指令：CALL、RET、RET n掌握無條件轉移和條件轉移指令條件轉移指令：判斷單個狀態(tài)標志的條件轉移指令：JZ、JNZ、JS、JNS、JO、JNO、JP、JNP、JC、JNC判斷無符號大小的條件轉移指令：JA（JNBE）、JAE（JNB）、JE（JZ）、JNE（JNZ）、JB（JNAE）、JBE（JNA）判斷有符號數(shù)大小的條

16、件轉移指令：JG（JNLE）、JGE（JNL）、JL（JNGE）、JLE（JNG）判斷CX寄存器的條件轉移指令：JCXZ掌握循環(huán)控制指令LOOP、LOOPZ（LOOPE）、LOOPNZ（LOOPNE）掌握中斷指令：INT n、IRET、INTO掌握CPU控制類指令掌握標志控制類指令CLC/STC/CMCCLD/STDCLI/STI了解處理器控制指令：NOP、HLT、WAIT、ESC、LOCK第四章 匯編語言程序設計偽指令常用偽指令：DB、DW、DD、DQ、ORG、OFFSET、SEG、PTR、ASSUME、EQU、$、DUP等掌握段的定義： SEGMENT / ENDS掌握過程的定義：PROC

17、 / ENDP了解匯編語言中的標記（標號、注釋等）DOS功能調用程序結構 程序由語句構成，每條語句占一行。 指令性語句(指令語句) 指示性語句(偽指令語句) 分段結構 程序按段編寫,與8086內存分段編址對應 段由偽操作SEGMENT開始、ENDS結束 程序最后END結束語句，后跟啟動地址 啟動地址指程序開始執(zhí)行第一條語句。 程序中設有返回DOS的功能。 使程序執(zhí)行完后返回DOS系統(tǒng)的命令接受狀態(tài)。 程序中用到內存操作數(shù)時，按操作數(shù)的尋址方式，給相應的段寄存器賦值;匯編語言程序結構例;實現(xiàn)數(shù)據(jù)傳送功能aa SEGMENT ;數(shù)據(jù)段1str1 DB Hello! aa ENDSbb SEGMEN

18、T ;數(shù)據(jù)段2str2 DB 6 dup (?) bb ENDScc SEGMENT ;代碼段 ASSUME CS:cc, DS:aa, ES:bb start: CLD MOV AX , aa MOV DS , AX LEA SI , str1 MOV AX , SEG str2 MOV ES , AX MOV DI ,OFFSET str2 MOV CX , 6 REP MOVSB MOV AH , 4CH INT 21H ;返回DOScc ENDS END start ;指示程序結束熟練掌握使用匯編語言設計程序順序結構程序設計分支結構程序設計循環(huán)程序設計子程序設計子程序的參數(shù)傳遞方法通過

19、寄存器傳遞參數(shù)通過全局變量傳遞參數(shù)通過堆棧傳遞參數(shù)通過代碼段來傳遞參數(shù)字符串處理碼制轉換程序第五章 存儲器系統(tǒng)存儲器基本知識存儲器按材料分類：磁性存儲器、光盤、半導體存儲器存儲器按位置分類內部存儲器內部CACHE外部CACHE外部存儲器外部存儲器半導體存儲器按功能分類：隨機存取存儲器RAMDARMSRAM只讀存儲器掩膜型ROM可編程ROM（PROM）紫外線可擦除、可編程ROM（EPROM）可用電擦除、可編程ROM（E2PROM）存儲器擴展方法存儲器數(shù)據(jù)寬度擴展方法多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應被看作是一個整體存儲器字節(jié)數(shù)擴展方法通過將存儲芯片的

20、片選端與系統(tǒng)的高位地址線相關聯(lián)來實現(xiàn)8086/8088計算機與存儲器連接了解8086/8088存儲器空間8086系統(tǒng)有20根地址線，16根數(shù)據(jù)線，尋址空間為1MB偶地址數(shù)據(jù)由數(shù)據(jù)線低8位傳送奇地址數(shù)據(jù)由數(shù)據(jù)線高8位傳送奇、偶地址數(shù)據(jù)存取分別由BHE和A0控制存儲器連接 存儲芯片的數(shù)據(jù)線 存儲芯片的地址線 存儲芯片的片選端 存儲芯片的讀寫控制線8088全地址譯碼方式的存儲器連接8086全地址譯碼方式的存儲器連接部分譯碼方式、線譯碼方式、不譯碼方式的存儲器連接 全譯碼方式使用全部微處理器地址總線片內尋址：低位地址與存儲器芯片地址引腳相連片選尋址：高位地址經(jīng)譯碼與存儲器芯片片選引腳相連譯碼方式只使用

21、部分微處理器地址總線進行譯碼沒有使用的地址信號對存儲器芯片的工作不產生影響部分譯碼 地址重復 譯碼簡單全譯碼 地址唯一 空間連續(xù)第六章 輸入/輸出接口輸入/輸出基本概念接口、端口的基本概念接口：外設與總線之間的中間環(huán)節(jié)，是計算機與外設交換信息的控制電路。端口：接口電路中可以被尋址訪問的存儲單元?？煞譃閿?shù)據(jù)端口、狀態(tài)端口、控制端口。一個接口電路可以具有多個I/O端口（寄存器），每個端口用來保存和交換不同的信息可分為數(shù)據(jù)端口、狀態(tài)端口、控制端口，用于保存數(shù)據(jù)、狀態(tài)和控制信息。接口的功能數(shù)據(jù)緩沖：外設數(shù)據(jù)輸入到總線時需要緩沖。數(shù)據(jù)鎖存：總線數(shù)據(jù)輸出到外設時的鎖存，解決CPU與外設速度不匹配問題。傳輸

22、控制命令和狀態(tài)信息：計算機與外設有時需使用硬件握手。例如：計算機利用查詢輸出到打印機。信息轉換：串并轉換、數(shù)模轉換、電平格式轉換對I/O端口尋址：對各設備的I/O端口譯碼尋址I/O端口的編址方式 I/O端口與存儲器統(tǒng)一編址 把一個外設端口看作存儲器的一個單元，占用存儲器的地址空間，利用對存儲器的讀寫操作完成數(shù)據(jù)的輸入和輸出。優(yōu)點不需要專門的輸入輸出指令可使用全部對存儲器操作的指令，指令數(shù)量多端口數(shù)量多缺點占用存儲器空間尋址時地址線數(shù)多,譯碼復雜0地址空間(共1MB)內存地址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000HI/O端口獨立編址 計算機單獨給外設端口編址，I/

23、O端口具有獨立的地址空間。計算機需用控制信號區(qū)分存儲器空間和I/O端口空間（例8086 CPU的M/IO）。優(yōu)點I/O空間較存儲器空間小，地址線少，譯碼電路相對簡單。不占用存儲器空間缺點要有專門輸入輸出指令，尋址方式少，不靈活80 x86采用I/O端口獨立編址00000H內存地址空間內存空間(1MB)FFFFFHI/O空間(64KB)FFFFHI/O地址空間0000H8086 I/O空間8086系統(tǒng)使用16根地址線（A15A0）尋址I/O端口，可尋址64KB個I/O端口；偶地址端口數(shù)據(jù)使用低8位數(shù)據(jù)總線傳送，奇地址端口數(shù)據(jù)使用高8位數(shù)據(jù)總線傳送；奇、偶地址端口的數(shù)據(jù)傳送由BHE和A0控制；I/

24、O端口的讀/寫選通信號為IOR和IOW。計算機系統(tǒng)中，多使用8位端口。8086系統(tǒng)的8位端口使用數(shù)據(jù)線的低8位傳送信息，所以端口地址的編址多為偶地址。 8088/8086 CPU的I/O編址方式采用I/O獨立編址方式(但地址線與存儲器共用)地址線上的地址信號用 來區(qū)分： 時為I/O地址I/O操作只使用20根地址線中的16根： A15 A0可尋址的I/O端口數(shù)為64K(65536)個I/O地址范圍為0FFFFHIBM PC/XT只使用了1024個I/O地址(03FFH)M/IO=0M/IO控制總線CB地址總線ABI/O接口電路數(shù)據(jù)控制狀態(tài)數(shù)據(jù)總線DBCPU外設控制寄存器狀態(tài)寄存器數(shù)據(jù)寄存器I/O

25、接口的典型結構 CPU與外設的數(shù)據(jù)傳送方式無條件數(shù)據(jù)傳輸方式查詢傳輸方式中斷傳輸方式了解DMA傳輸方式及DMA控制器8237常用輸入/輸出電路設計無條件傳送微處理器與慢速變化的設備交換數(shù)據(jù)外設總是處于“就緒”狀態(tài)，隨時可以進行數(shù)據(jù)傳送無條件傳送的接口電路：只考慮數(shù)據(jù)緩沖 無條件傳送的軟件編程：十分簡單輸入時執(zhí)行輸入IN指令mov dx,8000hin al,dxmov bufin,al輸出時執(zhí)行輸出OUT指令mov al,bufoutmov dx,8000hout dx,al無條件傳送接口電路輸入接口電路連接開關：讀取開關狀態(tài)輸出接口電路連接發(fā)光二極管LED功能要求：開關閉合時，將相應LED點

26、亮調用延時子程序DELAY保持一定時間mov dx,8000h;DX指向輸入端口in al,dx;從輸入端口讀開關狀態(tài)not al;求反out dx,al;送輸出端口顯示call delay;調子程序DELAY進行延時示意圖查詢傳送查詢傳送有查詢和傳送兩個環(huán)節(jié)首先查詢外設工作狀態(tài)檢測、等待外設準備就緒進行數(shù)據(jù)傳輸設計實現(xiàn)查詢功能的電路連接外設的狀態(tài)輸入信號保存在狀態(tài)寄存器中通過狀態(tài)端口讀取實際中常引入超時判斷查詢需大量時間，效率較低查詢輸入接口讀取狀態(tài)端口查詢外設狀態(tài)，若已就緒，讀取數(shù)據(jù)端口得到外設提供的數(shù)據(jù)mov dx,5001h;DX指向狀態(tài)端口status:in al,dx;讀狀態(tài)端口t

27、est al,01h;測試狀態(tài)位D0jz status;D00，未就緒，繼續(xù)查詢dec dx;D01，就緒，DX改指數(shù)據(jù)端口in al,dx;從數(shù)據(jù)端口輸入數(shù)據(jù)示意圖查詢輸出接口讀取狀態(tài)端口查詢外設狀態(tài)，若已就緒，將數(shù)據(jù)寫入數(shù)據(jù)端口輸出給外設mov dx,5001h;DX指向狀態(tài)口status:in al,dx;讀取狀態(tài)口的狀態(tài)數(shù)據(jù)test al,80h;測試標志位D7jnz status;D71，未就緒，繼續(xù)查詢dec dx;D70，就緒，DX改指數(shù)據(jù)口mov al,buf;將變量BUF送ALout dx,al;將AL中的數(shù)據(jù)送數(shù)據(jù)口示意圖中斷傳送微處理器在執(zhí)行程序過程中，被內部或外部的事件

28、所打斷，轉去執(zhí)行一段預先安排好的中斷服務程序；服務結束后，又返回原來的斷點，繼續(xù)執(zhí)行原來的程序中斷源引起中斷的事件或原因內部中斷外部中斷可屏蔽中斷非屏蔽中斷第七章 中斷與中斷控制PC機中斷系統(tǒng)基本概念了解中斷的功能掌握中斷源、現(xiàn)場、斷點、返回地址的概念了解中斷的原理和實現(xiàn)中斷優(yōu)先級了解優(yōu)先級的概念掌握PC機對中斷優(yōu)先級的處理規(guī)則斷點：CPU響應中斷時，會停止當前執(zhí)行程序，轉去執(zhí)行中斷處理程序，原程序被打斷的地方斷點地址：中斷處理程序結束后，返回原程序恢復執(zhí)行的第一條指令的地址，又稱“返回地址”。現(xiàn)場是指進入中斷服務程序之前CPU各個寄存器的狀態(tài)。中斷系統(tǒng)的功能（一）實現(xiàn)中斷及返回檢測中斷響應中

29、斷時保護斷點和現(xiàn)場中斷服務完成時將中斷申請信號撤銷中斷服務完成后恢復現(xiàn)場和斷點，返回原程序（二）對中斷進行控制對中斷申請進行控制對中斷響應進行控制（三）實現(xiàn)優(yōu)先權排隊（四）尋找中斷源 優(yōu)先權排隊 當系統(tǒng)中多個中斷源同時發(fā)出中斷請求時，CPU按照重要性和急迫性(中斷優(yōu)先級)擇優(yōu)響應：不同優(yōu)先級同時請求時，CPU先響應高優(yōu)先級中斷；CPU在處理低優(yōu)先級中斷時，若出現(xiàn)高優(yōu)先級中斷請求，則轉去處理高優(yōu)先級中斷(中斷嵌套)；CPU在處理高優(yōu)先級中斷時，若出現(xiàn)低優(yōu)先級中斷請求，暫不響應；CPU在處理中斷時，若出現(xiàn)同級別中斷請求，則等當前中斷處理完后，才處理新的請求。8086/8088的中斷結構中斷的分類：

30、硬件中斷和軟件中斷中斷類型碼可屏蔽中斷、不可屏蔽中斷2個硬件中斷常用軟件中斷除數(shù)為0中斷（INT 0）單步中斷（INT 1）斷點中斷（INT 3）INTO指令（中斷類型碼為4）INT n指令中斷源任何能引發(fā)中斷的事件都稱為中斷源，可分為：硬件中斷源：I/O設備，系統(tǒng)時鐘，故障源等軟件中斷源：程序中斷指令(INT 3)，指令運行出錯(INTO)等8086/8088的外部中斷信號：INTR、NMIINTR可屏蔽中斷請求，高電平有效，受IF標志的控制。IF=1時，執(zhí)行完當前指令后CPU對它作出響應。 NMI非屏蔽中斷請求，上升沿有效，任何時候CPU都要響應此中斷請求信號。查詢中斷的順序，決定了各種中

31、斷源的優(yōu)先權軟件中斷除法錯中斷指令中斷溢出中斷非屏蔽中斷可屏蔽中斷單步中斷高低PC機的中斷向量中斷向量：中斷服務程序的入口地址（首地址）每個中斷類型碼對應一個中斷向量每個中斷向量需占用4個字節(jié)。中斷向量的低字是偏移地址(IP)，低字節(jié)在前，高字節(jié)在后；高字是段地址(CS)，低字節(jié)在前，高字節(jié)在后8086/8088微處理器從物理地址000H開始，依次安排各個中斷向量，向量號也從0開始8086/8088 CPU在內存00000H003FFH 的1KB地址空間內，為256個中斷建立一個中斷向量表，中斷向量表就是中斷服務程序入口地址表。類型255指針除數(shù)為0 單步非屏蔽斷點溢出003FCH00000H00004H00008H0000CH00010HCSIP段地址偏移量每個中斷類型碼對應一個中斷向量，即4個字節(jié)的程序入口地址，中斷類型碼乘以4便可得到中斷向量表中存放中斷服務程序入口地址的存儲單元的偏移量。0 4： 專用中斷類型5 1FH：保留中斷類型(可修改中斷服務程序)20H0