計(jì)算機(jī)演變和性能

1、計(jì)算機(jī)的發(fā)展和性能ENIAC 背景Electronic Numerical Integrator And Computer埃克特和莫克利賓夕法尼亞大學(xué)武器的射程和彈道表史于1943年1946年完成未能在戰(zhàn)爭中派上用場一直使用到1955年2ENIAC 具體參數(shù)十進(jìn)制的(非二進(jìn)制)20個(gè)10位(十進(jìn)制數(shù))累加器通過開關(guān)和插拔電纜實(shí)現(xiàn)編程18000個(gè)真空管30噸1500平方英尺功率：140Kw每秒5000次加法運(yùn)算3馮諾伊曼/圖靈程序存儲(chǔ)普林斯頓高級研究院的IAS程序和數(shù)據(jù)都存放在主存儲(chǔ)器中ALU執(zhí)行二進(jìn)制運(yùn)算控制器翻譯內(nèi)存中的指令并執(zhí)行控制器操縱輸入/輸出設(shè)備4馮諾伊曼機(jī)的結(jié)構(gòu)5IAS的具體參數(shù)1

2、000 x 40bit 字二進(jìn)制2 x 20bit 指令 寄存器組存儲(chǔ)緩沖寄存器(MBR)存器地址寄存器(MAR)指令寄存器(IR)指令緩沖寄存器(IBR)程序計(jì)數(shù)器(PC)累加器(AC)乘商寄存器(MQ)6IAS的結(jié)構(gòu)7商用計(jì)算機(jī)1947年 埃克特-莫克利計(jì)算機(jī)公司UNIVAC I (Universal Automatic Computer)美國國家統(tǒng)計(jì)局委托制造成為Sperry-Rand公司的一部分UNIVAC II (20世紀(jì)50年代后期)更快更多的存儲(chǔ)器8IBM穿孔卡處理設(shè)備1953 IBM 701IBM的第一臺(tái)程序存儲(chǔ)計(jì)算機(jī)科學(xué)計(jì)算1955 IBM 702商業(yè)應(yīng)用700/7000系列

3、9晶體管晶體管取代真空管更小的體積更低廉的價(jià)格發(fā)熱量更少固態(tài)器件硅1947由貝爾實(shí)驗(yàn)室發(fā)明晶體管10基于晶體管的計(jì)算機(jī)第二代計(jì)算機(jī)NCR&RCA生產(chǎn)小型晶體管機(jī)器IBM 7000DEC 1957PDP - 111微電子技術(shù)微小的電子技術(shù)邏輯門、內(nèi)存位元及其互聯(lián)構(gòu)成的計(jì)算機(jī)裝配在硅片上12歷代計(jì)算機(jī)真空管 1946-1957晶體管 1958-1964小規(guī)模集成電路 1965起單芯片100個(gè)晶體管以下中等規(guī)模集成電路 到1971單芯片100 - 3000個(gè)晶體管大規(guī)模集成電路 1971 1977單芯片3000 100,000個(gè)晶體管超大規(guī)模集成電路 1978 1991單芯片100,000 100,

4、000,000個(gè)晶體管Ultra large scale integration 1991 單芯片100,000,000個(gè)晶體管以上13摩爾定律Gordon Moore：集成電路的集成度每一/兩年翻一番后來修正為每18個(gè)月翻一番集成度增加的同時(shí)，單芯片成本幾乎不變高集成-電路短，提高了速度更小的體積更小的能耗和更低的冷卻需求更少的片外互連，增加了可靠性14CPU晶體管數(shù)量的增長15IBM 360系列1964代替了(但不兼容)7000系列第一個(gè)計(jì)算機(jī)系列相同或相似的指令集相同或相似的操作系統(tǒng)更高的速度更多的I/O端口更大的存儲(chǔ)器容量更高的成本16DEC PDP - 81964第一個(gè)小型機(jī)不需要室

5、內(nèi)空調(diào)可以放置在實(shí)驗(yàn)室工作臺(tái)上16,000美元$100k+的IBM 360OEM總線結(jié)構(gòu)17DEC PDP 8的總線結(jié)構(gòu)18半導(dǎo)體存儲(chǔ)器1970Fairchild大小相當(dāng)于單個(gè)磁芯的芯片256位非破壞性讀取更高的速度不斷提高的容量/不斷降低的價(jià)格19Intel1971 4004第一個(gè)微處理器同一芯片包含CPU所有元件4 bit1972 80088 bit專用設(shè)計(jì)(和4004一樣)1974 - 8080第一代通用處理器20性能設(shè)計(jì)流水線片載Cache轉(zhuǎn)移預(yù)測數(shù)據(jù)流分析推測執(zhí)行21性能平衡處理器和主存儲(chǔ)器速度的不匹配22解決辦法提高一次讀取的數(shù)據(jù)位數(shù)使DRAM接口”更寬”而不是”更深”改進(jìn)DRAM

6、接口使用Cache減少存儲(chǔ)器訪問頻度更復(fù)雜，更高效的Cache提高互連帶寬更高的總線速率總線分層23I/O設(shè)備頻繁I/O操作的外設(shè)高數(shù)據(jù)吞吐量處理器和外設(shè)之間傳送數(shù)據(jù)的問題解決方法：CachingBuffering更高速的互連總線更精巧的總線結(jié)構(gòu)多處理器24典型I/O設(shè)備數(shù)據(jù)速率25關(guān)鍵是平衡處理器部件主存儲(chǔ)器I/O設(shè)備互連結(jié)構(gòu)26芯片組織和體系結(jié)構(gòu)的改進(jìn)提高處理器的硬件速度減小處理器芯片上邏輯門的尺寸提高Cache的容量和速度處理器芯片的專用Cache改變處理器組織和體系結(jié)構(gòu)提高指令的有效執(zhí)行速度并行27提高時(shí)鐘頻率和邏輯密度的問題功耗時(shí)鐘頻率和邏輯密度的提高增加了功耗散熱困難RC(Resi

7、stive Capacitive)延遲延遲隨RC之積的增長而增長互連線更細(xì)，電阻更高線排列更緊密，電容更高內(nèi)存延遲(latency)解決方法強(qiáng)調(diào)改善組織和體系結(jié)構(gòu)28Intel微處理器性能29增加Cache容量兩級或三級Cache更高集成度的芯片集成更多的Cache，提高了Cache訪問速度Pentium將10%的芯片面積用作CachePentium 4則提升至約50%30更復(fù)雜的處理邏輯指令并行執(zhí)行流水線不同指令的不同階段并行執(zhí)行超標(biāo)量多條指令流水31收益遞減處理器內(nèi)部組織的高度復(fù)雜能實(shí)現(xiàn)高度的并行性更大的性能增益變得困難Cache所帶來的好處越來越有限提高時(shí)鐘頻率帶來功耗問題一些物理極限正

8、在接近32新的方向多核同一芯片上安置多個(gè)處理器共享大的Cache軟件若有效，處理器數(shù)量的加倍幾乎能使性能加倍使用兩個(gè)較為簡單的處理器，而不是一個(gè)更復(fù)雜的處理器IBM POWER433計(jì)算機(jī)性能指標(biāo)(1)時(shí)鐘頻率 & 時(shí)鐘周期時(shí)鐘頻率 = 1 / 時(shí)鐘周期CPI (average Cycles Per Instruction)平均每指令周期數(shù)一條指令往往需要多個(gè)時(shí)鐘周期34計(jì)算機(jī)性能指標(biāo)(2)直覺上來說，說一臺(tái)機(jī)器在執(zhí)行程序時(shí)有更好的性能是因?yàn)樗鼒?zhí)行時(shí)間更短。一個(gè)可能的性能指標(biāo)性能 = 1 / 執(zhí)行時(shí)間機(jī)器A比機(jī)器B快n倍，說明：n = 性能A / 性能B = 執(zhí)行時(shí)間B / 執(zhí)行時(shí)間A35計(jì)算機(jī)性能指標(biāo)(3)CPU執(zhí)行時(shí)間T：CPU執(zhí)行時(shí)間I：程序指令數(shù)CPI：平均每指令周期數(shù)C：每周期所耗時(shí)間(秒)T = I x CPI x C36指令類型和CPI某個(gè)程序有n種類型的指令：Ci：類型為i的指令數(shù)CPIi：類型為i的指令的所需的平均執(zhí)行周期數(shù)CPI = 總的執(zhí)行周期數(shù) / 總的指令數(shù)總的執(zhí)行周期數(shù) = CiCPIi總的指令數(shù) = Ci37MIPS每秒百萬指令數(shù)(Million Instructions Per Second)MIPS = I / (T x 106) =