數(shù)字邏輯電路邏輯

1、第九章 數(shù)模與模數(shù)轉(zhuǎn)換電路隨著數(shù)字技術(shù)，特別是計算機技術(shù)的飛速發(fā)展與普及，在現(xiàn)代控制、通信及檢測領(lǐng)域中，對信號的處理廣泛采用了數(shù)字計算機技術(shù)。由于系統(tǒng)的實際處理對象往往都是一些模擬量（如溫度、壓力、位移、圖像等），要使計算機或數(shù)字儀表能識別和處理這些信號，必須首先將這些模擬信號轉(zhuǎn)換成數(shù)字信號；而經(jīng)計算機分析、處理后輸出的數(shù)字量往往也需要將其轉(zhuǎn)換成為相應(yīng)的模擬信號才能為執(zhí)行機構(gòu)所接收。這樣，就需要一種能在模擬信號與數(shù)字信號之間起橋梁作用的電路模數(shù)轉(zhuǎn)換電路和數(shù)模轉(zhuǎn)換電路。能將模擬信號轉(zhuǎn)換成數(shù)字信號的電路，稱為模數(shù)轉(zhuǎn)換器（簡稱A/D 轉(zhuǎn)換器）；而將能把數(shù)字信號轉(zhuǎn)換成模擬信號的電路稱為數(shù)模轉(zhuǎn)換器（簡稱

2、D/A 轉(zhuǎn)換器），A/D 轉(zhuǎn)換器和D/A轉(zhuǎn)換器已經(jīng)成為計算機系統(tǒng)中不可缺少的接口電路。在本章中，將介紹幾種常用A/D 與D/A 轉(zhuǎn)換器的電路結(jié)構(gòu)、工作原理及其應(yīng)用。9.1 D/A 轉(zhuǎn)換器一 D/A 轉(zhuǎn)換器的基本原理數(shù)字量是用代碼按數(shù)位組合起來表示的，對于碼，每位代碼都有一定的權(quán)。為了將數(shù)字量轉(zhuǎn)換成模擬量，必須將每 1 位的代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，即到與數(shù)字量成正比的總模擬量，從而實現(xiàn)了數(shù)字模擬轉(zhuǎn)換。這就是D/A 轉(zhuǎn)換器的基本思路。圖 9.11 所示是D/A轉(zhuǎn)換器的輸入、輸出關(guān)系框圖，D0Dn-1是輸入的n位二進制數(shù)，vo是與輸入二進制數(shù)成比例的輸出電壓。圖 9

3、.12 所示是一個輸入為 3 位二進制數(shù)時 D/A 轉(zhuǎn)換器的轉(zhuǎn)換特性，它具體而形象地反映了 D/A 轉(zhuǎn)換器的基本功能。vo/V7654321D0 D1.Dn-1輸入0輸出000 001 010 011 100 101 110 111 D圖 9.11D/A 轉(zhuǎn)換器的輸入、輸出關(guān)系框圖 圖 9.12 3 位D/A 轉(zhuǎn)換器的轉(zhuǎn)換特性D/A轉(zhuǎn)換器vo2二 倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器在單片集成 D/A 轉(zhuǎn)換器中，使用最多的是倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器。四位倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器的原理圖如圖 9.13 所示。S0S3為模擬開關(guān)，R2R電阻網(wǎng)絡(luò)呈倒T形，運算放大器A求和電路。Si

4、由輸入數(shù)碼Di控制，當(dāng)Di=1 時，Si接運放反相輸入端（“虛地”），Ii流入求和電路；當(dāng)Di=0 時，Si將電阻 2R接地。無論模擬開關(guān)Si處于何種位置，與Si相連的 2R電阻均等效接“地”（地或虛地）。這樣流經(jīng) 2R電阻的電流與開關(guān)位置無關(guān)，為確定值。分析R2R電阻網(wǎng)絡(luò)不難發(fā)現(xiàn)，從每個接點向左看的二端網(wǎng)絡(luò)等效電阻均為R，流入每個 2R電阻的電流從到低位按 2 的整倍數(shù)遞減。設(shè)由基準(zhǔn)電壓源提供的總電流為I（I=VREF/R），則流過各開關(guān)支路（從右到左）的電流分別為I/2、I/4、I/8 和I/16。Rf(LSB) D0(MSB) D3D1D2ivoA+S0S1S3S2 I 2 I 16 I

5、 8 I 42R2R2R2R2RRRR+VREF I 16 I 8 I 4 I 2I圖 9.13 倒T 形電阻網(wǎng)絡(luò)D/A 轉(zhuǎn)換器于是總電流 VREF( D0 D1 D2 D3 )i24232221R（9.1.1）VREF3 (D 2i ) i4R i02輸出電壓vO i R f（9.1.2）R f VREF3 (D 2i ) i4R2i0將輸入數(shù)字量擴展到 n 位，n 位倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器輸出模擬量與輸入3數(shù)字量之間的一般關(guān)系式如下：Rv f VREFn1i 2 ) (DiORn2i0R f設(shè) K =R VREF，N 表示括號中的n位二進制數(shù)，則：B2 nvO=KNB要使 D/

6、A 轉(zhuǎn)換器具有較高的精度，對電路中的參數(shù)有以下要求：（1）基準(zhǔn)電壓穩(wěn)定性好；（2）倒 T 形電阻網(wǎng)絡(luò)中 R 和 2R 電阻的比值精度要高；（3）每個模擬開關(guān)的開關(guān)電壓降要相等。為實現(xiàn)電流從減，模擬開關(guān)的導(dǎo)通電阻也相應(yīng)地按 2 的整倍數(shù)遞增。到低位按 2 的整倍數(shù)遞由于在倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器中，各支路電流直接流入運算放大器的輸入端，它們之間不存在傳輸上的時間差。電路的這一特點不僅提高了轉(zhuǎn)換速度，而且也減少了動態(tài)過程中輸出端可能出現(xiàn)的尖脈沖。它是目前廣泛使用的 D/A 轉(zhuǎn)換器中速度較快的一種。常用的 CMOS 開關(guān)倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器的集成電路有 AD7520（10 位

7、）、 DAC1210（12 位）和 AK7546（16 位高精度）等。三 權(quán)電流型 D/A 轉(zhuǎn)換器盡管倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器具有較高的轉(zhuǎn)換速度，但由于電路中存在模擬開關(guān)電壓降，當(dāng)流過各支路的電流稍有變化時，就會產(chǎn)生轉(zhuǎn)換誤差。為進一步提高 D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度，可采用權(quán)電流型 D/A 轉(zhuǎn)換器。1原理電路。這組恒流源從到低位電流的大小依次為 I/2、I/4、I/8、I/16。Rf(LSB)(MSB) D3D0D1D2ivoA+S0S1 I 8S3S2 I 4 I 16 I 2VREF圖 9.14 權(quán)電流型D/A 轉(zhuǎn)換器的原理電路當(dāng)輸入數(shù)字量的某一位代碼Di=1 時，開關(guān)Si接運算放

8、大器的反相輸入端，相應(yīng)的權(quán)電流流入求和電路；當(dāng)Di=0 時，開關(guān)Si接地。分析該電路出4vO i R f( IIII RDDD D )f321024816（9.1.5）I R (D 23 D 22 D 21 D 20 )f321024I3 R D 2ifi42i0采用了恒流源電路之后，各支路權(quán)電流的大小均不受開關(guān)導(dǎo)通電阻和壓降的影響，這就降低了對開關(guān)電路的要求，提高了轉(zhuǎn)換精度。2采用具有電流負(fù)反饋的 BJT 恒流源電路的權(quán)電流 D/A 轉(zhuǎn)換器為了消除因各BJT發(fā)射極電壓VBE的不一致性對D/A轉(zhuǎn)換器精度的影響，圖中T3T0均采用了多發(fā)射極晶體管，其發(fā)射極個數(shù)是 8、4、2、1，即T3T0發(fā)射極

9、面積之比為 8:4:2:1。這樣，在各BJT電流比值為 8:4:2:1 的情況下，T3T0的發(fā)射極電流密度相等，可使各發(fā)射結(jié)電壓VBE相同。由于T3T0的基極電壓相同，所以它們的發(fā)射極e3、e2、e1、e0就為等電位點。在計算各支路電流時將它們等效連接后，可看出倒T形電阻網(wǎng)絡(luò)與圖 9.13 中工作狀態(tài)完全相同，流入每個 2R電阻的電流從分配比例滿足 8:4:2:1 的要求。到低位依次減少 1/2，各支路中電流Rf(MSB)(LSB) D 0D3D1D2ivoA1+V= REFS3 I 2S0 I 16I=IS2 I 4S1 I 8REFR1 I 16R1 VR+VREFTrT3T2T1TcT0

10、A2+VRIE0IREFIE2IE1IEC IE3IBB偏置電流2RR2R2R2R2RVEERRR圖 9.15 權(quán)電流D/A 轉(zhuǎn)換器的實際電路5基準(zhǔn)電流IREF產(chǎn)生電路由運算放大器A2、R1、Tr、R和VEE組成，A2和R1、Tr的cb結(jié)組成電壓并聯(lián)負(fù)反饋電路，以穩(wěn)定輸出電壓，即Tr的基極電壓。Tr的cb結(jié)，電阻R到VEE為反饋電路的負(fù)載，由于電路處于深度負(fù)反饋，根據(jù)虛短的原理，其基準(zhǔn)電流為： VREF 2IIREFE 3R1由倒T形電阻網(wǎng)絡(luò)分析可知，IE3=I/2，IE2=I/4，IE1=I/8，IE0=I/16，于是輸出電壓為：vO i R fR Vf REF(D 23 D 22 D 21

11、 D 20 )321024 R1可推得 n 位倒 T 形權(quán)電流 D/A 轉(zhuǎn)換器的輸出電壓Rf VREFn1 Di 2ivOnR12i0該電路特點為，基準(zhǔn)電流僅與基準(zhǔn)電壓VREF和電阻R1有關(guān)，而與BJT、R、2R電阻無關(guān)。這樣，電路降低了對BJT參數(shù)及R、2R取值的要求，對于集成化十分有利。由于在這種權(quán)電流D/A 轉(zhuǎn)換器中采用了高速電子開關(guān)，電路還具有較高的轉(zhuǎn)換速度。采用這種權(quán)電流型 D/A 轉(zhuǎn)換電路生產(chǎn)的單片集成 D/A 轉(zhuǎn)換器有 AD1408、DAC0806、DAC0808 等。這些器件都采極型工藝制作，工作速度較高。四 權(quán)電流型 D/A 轉(zhuǎn)換器應(yīng)用舉例圖 9.16是權(quán)電流型D/A轉(zhuǎn)換器D

12、AC0808 的電路結(jié)構(gòu)框圖，圖中D0D7是 8 位（LSB）（MSB）D0D2D1D3 D4 D5D7D6567912810 114模擬開關(guān)IO2GND倒T形電阻網(wǎng)絡(luò)偏置電路14VR+13VCC基準(zhǔn)T15AVR電流源16COMP3VEE圖 9.16 權(quán)電流型D/A 轉(zhuǎn)換器 DAC0808 的電路結(jié)構(gòu)框圖6數(shù)字量輸入端，IO是求和電流的輸出端。VREF+和VREF接基準(zhǔn)電流發(fā)生電路中運算放大器的反相輸入端和同相輸入端。COMP供外接補償電容之用。VCC和VEE為正負(fù)電源輸入端。用DAC0808 這類器件 的D/A轉(zhuǎn)換器時需要外接運算放大器和產(chǎn)生基準(zhǔn)電流用的電阻R1，如圖 9.17 所示。VCC

13、=+5V13R1 5k5 14V（LSB）D0D1 D2 D3 D4 D5 D6（MSB）D7REF65k157285k9DAC08084Rf10vOA+11模擬量輸出1612數(shù)字量輸入0.01F3VEE=-15V圖 9.17 DAC0808 D/A 轉(zhuǎn)換器的典型應(yīng)用在VREF=10V、R1=5k、Rf=5k的情況下，根據(jù)式（9.1.7）可知輸出電壓為R Vf REF7 D 2ivOi82 R1i0 107 D 2ii82i0當(dāng)輸入的數(shù)字量在全 0 和全 1 之間變化時，輸出模擬電壓的變化范圍為 09.96V。五 D/A 轉(zhuǎn)換器的主要技術(shù)指標(biāo)1. 轉(zhuǎn)換精度D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度通常用分辨率和

14、轉(zhuǎn)換誤差來描述。（1）分辨率D/A 轉(zhuǎn)換器模擬輸出電壓可能被分離的等級數(shù)。輸入數(shù)字量位數(shù)越多，輸出電壓可分離的等級越多，即分辨率越高。在實際應(yīng)用中，往往用輸入數(shù)字量的位數(shù)表示 D/A 轉(zhuǎn)換器的分辨率。此外，D/A 轉(zhuǎn)換器也可以用能分辨的最小輸出電壓（此時輸入的數(shù)字代碼只有最低有效位為 1，其余各位都是 0）與最大輸出電壓（此時輸入的數(shù)字代碼各有效位全為 1）之比給出。N 位 D/A 轉(zhuǎn)換器的分辨率可71表示為。它表示 D/A 轉(zhuǎn)換器在理論上可以達(dá)到的精度。2 n 1（2）轉(zhuǎn)換誤差轉(zhuǎn)換誤差的來源很多，轉(zhuǎn)換器中各元件參數(shù)值的誤差，基準(zhǔn)電源不夠穩(wěn)定和運算放大器的零漂 的影響等。D/A 轉(zhuǎn)換器的絕對誤

15、差（或絕對精度）是指輸入端加入最大數(shù)字量（全 1）時，D/A轉(zhuǎn)換器的理論值與實際值之差。該誤差值應(yīng)低于 LSB/2。例如，一個 8位的 D/A 轉(zhuǎn)換器，對應(yīng)最大數(shù)字量（FFH）的模擬理論輸出值為255 V256, 1 LSB =V所以實際值不應(yīng)超過( 255 )V11。REFREFREF22565125122.轉(zhuǎn)換速度建立時間（tset）指輸入數(shù)字量變化時，輸出電壓變化到相應(yīng)穩(wěn)定電壓值所需時間。一般用D/A轉(zhuǎn)換器輸入的數(shù)字量NB從全 0 變?yōu)槿?1 時，輸出電壓達(dá)到規(guī)定的誤差范圍（LSB/2）時所需時間表示。D/A轉(zhuǎn)換器的建立時間較快，單片集成D/A轉(zhuǎn)換器建立時間最短可達(dá) 0.1S以內(nèi)。轉(zhuǎn)換速

16、率（SR）大信號工作狀態(tài)下模擬電壓的變化率。3. 溫度系數(shù)指在輸入不變的情況下，輸出模擬電壓隨溫度變化產(chǎn)生的變化量。一般用滿刻度輸出條件下溫度每升高 1，輸出電壓變化的百分?jǐn)?shù)作為溫度系數(shù)。9.2A/D 轉(zhuǎn)換器一A/D 轉(zhuǎn)換的一般步驟和取樣定理CPSDn-1.vt）（IADC的D1 D0SvI（t）量化編碼電路數(shù)字量輸出（n位）ADC取樣保持電路輸入模擬電壓取樣展寬信號圖 9.21 模擬量到數(shù)字量的轉(zhuǎn)換過程在 A/D 轉(zhuǎn)換器中，因為輸入的模擬信號在時間上是連續(xù)量，而輸出的數(shù)字信號代碼是離散量，所以進行轉(zhuǎn)換時必須在一系列選定的瞬間（亦即時間坐標(biāo)軸上的一些規(guī)定點8上）對輸入的模擬信號取樣，然后再把這

17、些取樣值轉(zhuǎn)換為輸出的數(shù)字量。因此，一般的A/D 轉(zhuǎn)換過程是通過取樣、保持、量化和編碼這四個步驟完成的。1. 取樣定理可以證明，為了正確無誤地用圖 9.22 中所示的取樣信號vS表示模擬信號vI，必須滿足： 2 fi maxf S式中fS取樣頻率，fimax為輸入信號vI的最高頻率分量的頻率。在滿足取樣定理的條件下，可以用一個低通濾波器將信號vS還原為vI，這個低通濾波A( f )在低于fimax的范圍內(nèi)應(yīng)保持不變，而在fSfimax以前應(yīng)迅速下降器的電壓傳輸系數(shù)為零，如圖 9.23 所示。因此，取樣定理規(guī)定了A/D轉(zhuǎn)換的頻率下限。vIoA（f）tvSootf imaxf sf imaxf圖 9

18、.22 對輸入模擬信號的采樣圖 9.23 還原取樣信號所用濾波器的頻率特性因為每次把取樣電壓轉(zhuǎn)換為相應(yīng)的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間。可見，進行A/D轉(zhuǎn)換時所用的輸入電壓，實際上是每次取樣結(jié)束時的vI值。2. 量化和編碼知道，數(shù)字信號不僅在時間上是離散的，而且在數(shù)值上的變化也不是連續(xù)的。這就是說，任何一個數(shù)字量的大小，都是以某個最小數(shù)量的整倍數(shù)來表示的。因此，在用數(shù)字量表示取樣電壓時，也必須把它化成這個最小數(shù)量的整倍數(shù)，這個轉(zhuǎn)化過叫做量化。所規(guī)定的最小數(shù)量叫做量化，用表示。顯然，數(shù)字信號最低有效位中的 1 表示的數(shù)量大小，就等于。把量化的數(shù)值用二進制代

19、碼表示，稱為編碼。這個二進制代碼就是 A/D 轉(zhuǎn)換的輸出信號。既然模擬電壓是連續(xù)的，那么它就不一定能被整除，因而不可避免的會引入誤差，把這種誤差稱為量化誤差。在把模擬信號劃分為不同的量化等級時，用不同的劃分方法可以得到不同的量化誤差。假定需要把 0+1V 的模擬電壓信號轉(zhuǎn)換成 3 位二進制代碼，這時便可以取=（1/8）9V，并規(guī)定凡數(shù)值在 0（1/8）V 之間的模擬電壓都當(dāng)作 0表示；凡數(shù)值在（1/8）V（2/8）V 之間的模擬電壓都當(dāng)作 1，用二進制的 000，用二進制的 001表示，等等，如圖 9.24（a）所示。不難看出，最大的量化誤差可達(dá)，即（1/8）V。模擬電平 二進制代碼 代表的模

20、擬電平模擬電平二進制代碼 代表的模擬電平1V7/86/85/84/83/82/81/801V111110101100011010001000（a）7=(7/8)V6=6/85=5/84=4/83=3/82=2/81=1/80= 01111101011000110100010007=(14/15)V6=12/155=10/154=8/153=6/152=4/151=2/150= 013/1511/159/157/155/153/151/150（b）圖 9.24 劃分量化電平的兩種方法為了減少量化誤差，通常采用圖 9.24（b）所示的劃分方法，取量化=（2/15）V，并將 000 代碼所對應(yīng)的模擬

21、電壓規(guī)定為 0（1/15）V，即 0/2。這時，最大量化誤差將減少為為/2=（1/15）V。這個道理不難理解，因為現(xiàn)在把每個二進制代碼所代表的模擬電壓值規(guī)定為它所對應(yīng)的模擬電壓范圍的中點，所以最大的量化誤差自然就縮/2 了。二 取樣保持電路1. 電路組成及工作原理N 溝道 MOS 管 T 作為取樣開關(guān)用。RfRiTvvIoAvL圖 9.25 取樣保持電路的基本形式時，T導(dǎo)通，輸入信號vI經(jīng)電阻Ri和T向電容Ch充電。若取Ri=Rf，當(dāng)控制信號vL為則充電結(jié)束后vO=vI=vC。Ch10當(dāng)控制信號返回低電平，T截止。由于Ch無放電回路，所以vO的數(shù)值被保存下來。缺點：取樣過程中需要通過Ri和T向

22、Ch充電，所以使取樣速度受到了限制。同時，Ri的數(shù)值又不允許取得很小，否則會進一步降低取樣電路的輸入電阻。2. 改進電路及其工作原理圖 9.26 是單片集成取樣保持電路LE198 的電路原理圖及符號，它是一個經(jīng)過改進的取樣保持電路。圖中A1、A2是兩個運算放大器，S是電子開關(guān)，L是開關(guān)的驅(qū)動電路，當(dāng)邏輯輸入vL為 1，即vL為時，S閉和；vL為 0，即低電平時，S斷開。R1 30kVOFFV+VD1D22v1oA24A1vvIvLvo35oSvLF198IR2 3006L78Ch（外接）ChvL地（b）（a）圖 9.26 單片集成取樣保持電路LE198 的電路原理圖及符號（a）電路圖（b）符號

23、當(dāng)S閉合時，A1、A2均工作在 增益的電壓跟隨器狀態(tài)，所以vO=v/O=vI。如果將電容Ch接到R2的引出端和地之間，則電容上的電壓也等于vI。當(dāng)vL返回低電平以后，雖然S斷開了，但由于Ch上的電壓不變，所以輸出電壓vO的數(shù)值得以保持下來。在S再次閉合以前的這段時間里，如果vI發(fā)生變化，v/O可能變化非常大，甚至?xí)^開關(guān)電路所能承受的電壓，因此需要增加D1和D2保護電路。當(dāng)v/ 比v 所保持的電壓OO高（或低）一個二極管的壓降時，D1（或D2）導(dǎo)通，從而將v/ 限制在v +v 以內(nèi)。而在開OID關(guān)S閉和的情況下，v/O和vO相等，故D1和D2均不導(dǎo)通，保護電路不起作用。三 并行比較型 A/D

24、 轉(zhuǎn)換器3 位并行比較型 A/D 轉(zhuǎn)換原理電路如圖 9.27 所示，它由電壓比較器、寄存器和代碼轉(zhuǎn)換器三部分組成。電壓比較器中量化電平的劃分采用圖 9.24（b）所示的方式，用電阻鏈把參考電壓1 V15到13 V152 V15V分壓，得到從之間 7 個比較電平，量化=。然后，把REFREFREFREF11這 7 個比較電平分別接到 7 個比較器C1C7的輸入端作為比較基準(zhǔn)。同時將將輸入的模擬電壓同時加到每個比較器的另一個輸入端上，與這 7 個比較基準(zhǔn)進行比較。VREFR VREFRCO7Q7C1DC1Q6CO61DC1CVREFRCO5QD2 (MSB)C1DC1RQCO4D11DC4C1RC

25、O3Q1DC1D (LSB)C0QCO2RC1DC1VREFRCO1Q 11DC1C15VREFR/2vICP電壓比較器寄存器代碼轉(zhuǎn)換器圖 9.27 并行比較型 A/D 轉(zhuǎn)換器單片集成并行比較型 A/D 轉(zhuǎn)換器的產(chǎn)品較多，如 AD 公司的 AD9012 （TTL 工藝，8 位）、AD9002（ECL 工藝，8 位）AD9020（TTL 工藝，10 位）等。并行 A/D 轉(zhuǎn)換器具有如下特點：由于轉(zhuǎn)換是并行的，其轉(zhuǎn)換時間只受比較器、觸發(fā)器和編碼電路延遲時間限制，因此轉(zhuǎn)換速度最快。隨著分辨率的提高，元件數(shù)目要按幾何級數(shù)增加。一個n位轉(zhuǎn)換器，所用的比較器個數(shù)為 2n1，如 8 位的并行A/D轉(zhuǎn)換器就需

26、要 281=255 個比較器。由于位數(shù)愈多，電路愈復(fù)雜，因此制成分辨率較高的集成并行A/D轉(zhuǎn)換器是比較的。（3）使用這種含有寄存器的并行 A/D 轉(zhuǎn)換電路時，可以不用附加取樣保持電路，因為比較器和寄存器這兩部分也兼有取樣保持功能。這也是該電路的一個優(yōu)點。表 9.2.1 3 位并行A/D 轉(zhuǎn)換器輸入與輸出轉(zhuǎn)換關(guān)系對照表I7 I6I5 優(yōu)先I4 編碼I3 器I2 I112四 逐次比較型 A/D 轉(zhuǎn)換器逐次近轉(zhuǎn)換過程與用天平稱物重非常相似。按照天平稱重的思路，逐次比較型 A/D 轉(zhuǎn)換器，就是將輸入模擬信號與不同的參考電壓做多次比較，使轉(zhuǎn)換所得的數(shù)字量在數(shù)值上逐次近輸入模擬量的對應(yīng)值。4 位逐次比較型

27、 A/D 轉(zhuǎn)換器的邏輯電路如圖 9.28 所示。圖中 5 位移位寄存器可進行并入/并出或串入/串出操作，其輸入端F為并行置數(shù)使能有效。其輸入端S為串行數(shù)據(jù)輸入。數(shù)據(jù)寄存器由D邊沿觸發(fā)器組成，數(shù)端，字量從Q4Q1輸出。電路工作過程如下：當(dāng)啟動脈沖上升沿到達(dá)后，F(xiàn)F0FF4被清零，Q5置 1，Q5的高電平開啟與門G2，時鐘脈沖CP進入移位寄存器。在第一個CP脈沖作用下，由于移位寄存器的置數(shù)使能端F以由 0 變 1，并行輸入數(shù)據(jù)ABCDE置入，QAQBQCQDQE=01111，QA的低電平使數(shù)據(jù)寄存器的最（Q4）置 1，即Q4Q3Q2Q1=1000。D/A轉(zhuǎn)換器將數(shù)字量 1000轉(zhuǎn)換為模擬電壓v/

28、，送入比較器C與輸入模擬電壓v 比較，若v v/ ，則比較器C輸出v 為OIIOC1，否則為 0。比較結(jié)果送D4D1。第二個CP脈沖到來后，移位寄存器的串行輸入端S為，QA由 0 變 1，同時最QA的 0 移至次QB。于是數(shù)據(jù)寄存器的Q3由 0 變 1，這個正跳變作為有效觸發(fā)信號加到FF4的CP端，使vC的電平得以在Q4保存下來。此時，由于其他觸發(fā)器無正跳變觸發(fā)脈沖，vC的信號對它們不起作用。Q3變 1 后，建立了新的D/A轉(zhuǎn)換器的數(shù)據(jù)，輸入電壓再與其輸出電壓v/ 進行比較，比較結(jié)果在第三個時鐘脈沖作用下存于Q 。如此進O3輸入模擬電壓vI寄存器狀態(tài)（代碼轉(zhuǎn)換器輸入）Q75 Q Q31數(shù)字量輸

29、出（代碼轉(zhuǎn)換器輸出）D2D1D0( 0 1 )VREF 15( 1 3 )V1515 REF( 3 5 )VREF 1515( 5 7 )VREF 1515( 7 9 )VREF 1515( 9 11 )VREF 1515( 11 13 )VREF1515(13 1 )VREF15000 00 00000 00 01000 00 11000 01 11000 11 11001 11 11011 11 11111 1100000101001110010111011113行，直到QE由 1 變 0 時，使觸發(fā)器FF0的輸出端Q0產(chǎn)生由 0 到 1 的正跳變，做觸發(fā)器FF1的CP脈沖，使上一次A/D

30、轉(zhuǎn)換后的vC電平保存于Q1。同時使Q5由 1 變 0 后將G2，一次A/D轉(zhuǎn)換過程結(jié)束。于是電路的輸出端D3D2D1D0得到與輸入電壓vI成正比的數(shù)字量。vOVREFvD/A 轉(zhuǎn)換器ID0D1D2D3D3 （MSB） D2D1D0 （LSB）vCRR 1D C1R 1D C1R 1D C1R 1D C1Q0Q1Q2Q3Q4C數(shù)據(jù)寄存器1SSSSS42QASRQ5+5V&G111DCP移位寄存器FE D C B A啟動脈沖+5V+5VCP圖 9.28 四位逐次比較型A/D 轉(zhuǎn)換器的邏輯電路由以上分析可見，逐次比較型 A/D 轉(zhuǎn)換器完成一次轉(zhuǎn)換所需時間與其位數(shù)和時鐘脈沖頻率有關(guān)，位數(shù)愈少，時鐘頻率

31、越高，轉(zhuǎn)換所需時間越短。這種 A/D 轉(zhuǎn)換器具有轉(zhuǎn)換速度快，精度高的特點。常用的集成逐次比較型 A/D 轉(zhuǎn)換器有 ADC0808/0809 系列（8）位、AD575（10 位）、AD574A（12 位）等。五雙積分型 A/D 轉(zhuǎn)換器雙積分型 A/D 轉(zhuǎn)換器是一種間接 A/D 轉(zhuǎn)換器。它的基本原理是，對輸入模擬電壓和參考電壓分別進行兩次積分，將輸入電壓平均值變換成與之成正比的時間間隔，然后利用時鐘脈沖和計數(shù)器測出此時間間隔，進而得到相應(yīng)的數(shù)字量輸出。由于該轉(zhuǎn)換電路是對輸入電壓的平均值進行轉(zhuǎn)換，所以它具有很強的抗工頻干擾能力，在數(shù)字測量中得到廣泛應(yīng)用。圖 9.29 是這種轉(zhuǎn)換器的原理電路，它由積分

32、器（由集成運放A組成）、過零比較器C1G2FF514（C）、時鐘脈沖控制門（G）和定時器/計數(shù)器（FF0FFn）等幾部分組成。S2A+vI VREFS1CR vCABVS1vCOn級計數(shù)器FF11111FF0FFnFFn-1Qn-1Q1Q0Qn1J1J1J1JvG&C1C1C1C11K1K1K1KCPRRRR.CRDn-1D1D0TC（MSB）（LSB）數(shù)字量輸出圖 9.29 雙積分型A/D 轉(zhuǎn)換器積分器：積分器是轉(zhuǎn)換器的部分，它的輸入端所接開關(guān)S1由定時信號Qn控制。當(dāng)Qn為不平時，極性相反的輸入電壓vI和參考電壓VREF將分別加到積分器的輸入端，進行兩次方向相反的積分，積分時間常數(shù)=RC。

33、過零比較器：過零比較器用來確定積分器輸出電壓vO的過零時刻。當(dāng)vO0 時，比較器輸出vC為低電平；當(dāng)vO0 時，vC為作為關(guān)門和開門信號。比較器的輸出信號接至?xí)r鐘控制門（G）計數(shù)器和定時器：它由n+1 個接成計數(shù)型的觸發(fā)器FF0FFn串聯(lián)組成。觸發(fā)器FF0 FFn1組成n級計數(shù)器，對輸入時鐘脈沖CP計數(shù)，以便把與輸入電壓平均值成正比的時間間隔轉(zhuǎn)變成數(shù)字信號輸出。當(dāng)計數(shù)到 2n個時鐘脈沖時，F(xiàn)F0FFn1均回到 0 狀態(tài)，而FFn反轉(zhuǎn)為 1 態(tài)，Qn=1 后，開關(guān)S1從位置A轉(zhuǎn)接到B。時鐘脈沖控制門：時鐘脈沖源標(biāo)準(zhǔn)周期TC，作為測量時間間隔的標(biāo)準(zhǔn)時間。當(dāng)vC=1時，與門打開，時鐘脈沖通過與門加到

34、觸發(fā)器FF0的輸入端。下面以輸入正極性的直流電壓vI為例，說明電路將模擬電壓轉(zhuǎn)換為數(shù)字量的基本原理。電路工作過程分為以下幾個階段進行：準(zhǔn)備階段首先控制電路提供CR信號使計數(shù)器清零，同時使開關(guān)S2閉合，待積分電容放電完畢，再S2使斷開。第一次積分階段在轉(zhuǎn)換過程開始時（t=0），開關(guān)S1與A端接通，正的輸入電壓vI加到積分器的輸入端。15積分器從 0V開始對vI積分：1v v dttO0 I由于vO0V，比較器輸出vC=0，時鐘脈沖控制門G被關(guān)閉，計數(shù)停止。在此階段結(jié)束時vO的表達(dá)式可寫為16v (t ) V 1 t2 (V)dt 0O 2PREFt1設(shè)T2=t2t1，于是有VREF T2n 2

35、TCVI設(shè)在此期間計數(shù)器所累計的時鐘脈沖個數(shù)為，則T2=TCn 2 TCT2VIVREF可見，T2與VI成正比，T2就是雙積分A/D轉(zhuǎn)換過程的中間變量。2 n T2 VITVCREF上式表明，在計數(shù)器中所計得的數(shù)（=Qn-1Q1Q0），與在取樣時間T1內(nèi)輸入電壓的平均值VI成正比。只要VIVREF，轉(zhuǎn)換器就能將輸入電壓轉(zhuǎn)換為數(shù)字量，并能從計數(shù)器 轉(zhuǎn)換結(jié)果。如果取VREF=2nV，則=VI，計數(shù)器所計的數(shù)在數(shù)值上就等于被測電壓。由于雙積分A/D轉(zhuǎn)換器在T1時間內(nèi)采的是輸入電壓的平均值，因此具有很強的抗工頻干擾能力。尤其對周期等于T1或幾分之一T1的對稱干擾（所謂對稱干擾是指整個周期內(nèi)平均值為零的

36、干擾），從理論上來說，有無窮大的抑制能力。即使當(dāng)工頻干擾幅度大于被測直流信號，使輸入信號正負(fù)變化時，仍有良好的抑制能力。在工業(yè)系統(tǒng)中經(jīng)常碰到的是工頻（50Hz）或工頻的倍頻干擾，故通常選定采樣時間T1總是等于工頻電源周期的倍數(shù)，如 20ms或 40ms等。另一方面，由于在轉(zhuǎn)換過程中，前后兩次積分所采用的是同一積分器。因此，在兩次積分期間（一般在幾十至數(shù)百毫秒之間），R、C和脈沖源等元器件參數(shù)的變化對轉(zhuǎn)換精度的影響均可以忽略。最后必須，在第二次積分階段結(jié)束后，控制電路又使開關(guān)S2閉合，電容C放電，積分器回零。電路再次進入準(zhǔn)備階段，等待下一次轉(zhuǎn)換開始。單片集成雙積分式 A/D 轉(zhuǎn)換器有 ADCEK

37、8B（8 位，二進制碼）、ADCEK10B（10 位，二進制碼）、MC14433（3 1 位，BCD 碼）等。2六 A/D 轉(zhuǎn)換器的主要技術(shù)指標(biāo)1. 轉(zhuǎn)換精度單片集成 A/D 轉(zhuǎn)換器的轉(zhuǎn)換精度是用分辨率和轉(zhuǎn)換誤差來描述的。（1）分辨率它說明 A/D 轉(zhuǎn)換器對輸入信號的分辨能力。A/D轉(zhuǎn)換器的分辨率以輸出二進制（或十進制）數(shù)的位數(shù)表示。從理論上講，n位輸出的A/D轉(zhuǎn)換器能區(qū)分 2n個不同等級的輸入模擬電壓，能區(qū)分輸入電壓的最小值為滿量程輸入的 1/2n。在最大輸入電壓一定時，輸出位數(shù)愈多，量化愈小，分辨率愈高。17例如A/D轉(zhuǎn)換器輸出為 8 位二進制數(shù)，輸入信號最大值為 5V，那么這個轉(zhuǎn)換器應(yīng)能

38、區(qū)分輸入信號的最小電壓為 19.53mV。（2）轉(zhuǎn)換誤差表示 A/D 轉(zhuǎn)換器實際輸出的數(shù)字量和理論上的輸出數(shù)字量之間的差別。常用最低有效位的倍數(shù)表示。例如給出相對誤差LSB/2，這就表明實際輸出的數(shù)字量和理論上應(yīng)得到的輸出數(shù)字量之間的誤差小于最低位的半個字。2. 轉(zhuǎn)換時間指 A/D 轉(zhuǎn)換器從轉(zhuǎn)換控制信號到來開始，到輸出端得到穩(wěn)定的數(shù)字信號所經(jīng)過的時間。不同類型的轉(zhuǎn)換器轉(zhuǎn)換速度相差甚遠(yuǎn)。其中并行比較 A/D 轉(zhuǎn)換器轉(zhuǎn)換速度最高，8位二進制輸出的單片集成 A/D 轉(zhuǎn)換器轉(zhuǎn)換時間可達(dá) 50ns 以內(nèi)。逐次比較型 A/D 轉(zhuǎn)換器次之，他們多數(shù)轉(zhuǎn)換時間在 1050s 之間，也有達(dá)幾百納秒的。間接 A/D

39、 轉(zhuǎn)換器的速度最慢，如雙積分 A/D 轉(zhuǎn)換器的轉(zhuǎn)換時間大都在幾十毫秒至幾百毫秒之間。在實際應(yīng)用中，應(yīng)從系統(tǒng)數(shù)據(jù)總的位數(shù) 、精度要求、輸入模擬信號的范圍及輸入信號極性等方面綜合考慮 A/D 轉(zhuǎn)換器的選用。例 10.2.1 某信號系統(tǒng)要求用一片 A/D 轉(zhuǎn)換集成在 1s（秒）內(nèi)對 16 個熱電偶的輸出電壓分時進行 A/D 轉(zhuǎn)換。已知熱電偶輸出電壓范圍為 00.025V（對應(yīng)于 0 450溫度范圍），需要分辨的溫度為 0.1，試問應(yīng)選擇多少位的 A/D 轉(zhuǎn)換器，其轉(zhuǎn)換時間為多少？解：對于從 0450溫度范圍，信號電壓范圍為 00.025V，分辨的溫度為 0.1，0111的分辨率。12 位 A/D 轉(zhuǎn)

40、換器的分辨率為這相當(dāng)于，所以必須選21245045004096用 13 位的 A/D 轉(zhuǎn)換器。系統(tǒng)的取樣速率為每秒 16 次，取樣時間為 62.5ms。對于這樣慢的取樣，任何一個 A/D 轉(zhuǎn)換器都可以達(dá)到。可選用帶有取樣保持（S/H）的逐次比較型 A/D 轉(zhuǎn)換器或不帶 S/H 的雙積分式 A/D 轉(zhuǎn)換器均可。七 集成 A/D 轉(zhuǎn)換器及其應(yīng)用在單片集成 A/D 轉(zhuǎn)換器中，逐次比較型使用較多，下面轉(zhuǎn)換器及其應(yīng)用。1. ADC0804 引腳及使用說明ADC0804 是 CMOS 集成工藝制成的逐次比較型 A/D 轉(zhuǎn)換器以 ADC0804 介紹 A/D。分辨率為 8 位，轉(zhuǎn)換時間為 100s，輸出電壓

41、范圍為 05V，增加某些外部電路后，輸入模擬電壓可為5V。該內(nèi)有輸出數(shù)據(jù)鎖存器，當(dāng)與計算機連接時，轉(zhuǎn)換電路的輸出可以直接連接到 CPU 的數(shù)據(jù)總線上，無需附加邏輯接口電路。VCCCS RD WR CLKINRVIN+ VIN- AGND VREF/2DGND 1020CS19 CLKR18D7WR17 D6100sD516R15 D414 D313 D2RDD112數(shù)據(jù)輸出讀數(shù)11 D0圖 9.211 ADC0804 引腳圖ADC0804 引腳名稱及意義如下：圖 9.212 ADC0804 控制信號的時序圖VIN+、VIN：ADC0804 的兩模擬信號輸入端，用以接收單極性、雙極性和差模輸入信

42、號。D7D0：A/D轉(zhuǎn)換器數(shù)據(jù)輸出端，該輸出端具有三態(tài)特性，能與微機總線相連接。 AGND：模擬信號地。DGND：數(shù)字信號地。CLKIN：外電路提供時鐘脈沖輸入端。CLKR：時鐘發(fā)生器外接電阻端，與 CLKIN 端配合，可由自身產(chǎn)生時鐘脈沖，其頻率為 1/1.1RC。CS：片選信號輸入端，低電平有效，一旦 CS 有效，表明 A/D 轉(zhuǎn)換器被選中，可啟動工作。WR：寫信號輸入，接受微機系統(tǒng)或其他數(shù)字系統(tǒng)控制有效，當(dāng) CS、WR 同時為低電平時，啟動轉(zhuǎn)換。RD：讀信號輸入，低電平有效，當(dāng) CS、RD 同時為低電平時，可的啟動輸入端，低電平轉(zhuǎn)換輸出數(shù)據(jù)。R：轉(zhuǎn)換結(jié)束輸出信號，低電平有效。輸出低電平表示本次轉(zhuǎn)換已經(jīng)完成。該信號常作為向微機系統(tǒng)發(fā)出的中斷請求信號。在使用時應(yīng)注意以下幾點：（1）轉(zhuǎn)換時序ADC0804 控制信號的時序圖如圖 9.212 所示，由圖可見，各控制信號時序關(guān)系為：當(dāng) CS 與 WR 同為低電平時，A/D 轉(zhuǎn)換器被啟動，且在 WR 上升沿后 100S 模數(shù)轉(zhuǎn)換完成，轉(zhuǎn)換結(jié)果存入數(shù)據(jù)鎖存器，同時R 自動變?yōu)榈碗娖剑硎颈敬无D(zhuǎn)換已結(jié)束。如CS、RD 同時為低電平，則數(shù)據(jù)鎖存器三態(tài)門打開，數(shù)據(jù)信號送出，而在 RD到來后三態(tài)門處于狀態(tài)。ADC080419（2）零點和滿