三星的S3C44B0X中文數(shù)據(jù)手冊(cè)

1、1產(chǎn)品預(yù)覽覽介 紹三星的S33C44BB0X 116/322位RISCC處理器被被設(shè)計(jì)來為為手持設(shè)備備等提供一一個(gè)低成本本高性能的的方案。S3C444B0X提提供以下配配置：2.5V AARM7TTDMI 內(nèi)核帶有有8Kcaache ;可選的的inteernall SRAAM;LCCD Coontroollerr(最大支支持2566色STN，使使用LCDD專用DMAA)；2-chh UARRT wiith hhandsshakee(IrDDA1.00, 166-bytte FIIFO) / 1-ch SSIO； 2-cch geeneraal DMMAs / 2-cch peeriphhera

2、ll DMAAs wiith eexterrnal requuest pinss； Extternaal meemoryy conntrolller (chiip seelectt loggic, FP/ EDO/SDRAAM coontroollerr)； 5-cch PWWM tiimerss & 11-ch inteernall timmer；Watcch Doog Tiimer；71 ggenerral ppurpoose II/O pportss / 88-ch exteernall intterruupt ssourcce； RTCC witth caalenddar ffunct

3、tion； 8-cch 100-bitt ADCC； 1-cch muulti-mastter IIIC-BBUS ccontrrolleer； 1-cch IIIS-BUUS coontroollerr； Synnc. SSIO iinterrfacee andd On-chipp cloock ggenerratorr witth PLLL.。S3C444B0X采采用一種新新的三星AARM CCPU嵌入入總線結(jié)構(gòu)構(gòu)-SAMMBA2，最最大達(dá)666MHZ。電源管理支支持：Normmal, Sloww, Iddle, and Stopp modde。系統(tǒng)管理功功能： 1 Litttle/BBi

4、g eendiaan suupporrt. 2 Addrress spacce: 332Mbyytes per eachh bannk. (Totaal 2556Mbyyte) 3 Suppportss proogrammmablle 8/16/332-biit daata bbus wwidthh forr eacch baank. 4 Fixeed baank sstartt adddresss andd proogrammmablle baank ssize for 7 baanks. 5 . 8 memoory bbankss.- 6 mmemorry baanks for ROM,

5、SRAAM ettc.- 2 mmemorry baanks for ROM/SRAMM/DRAAM(Faast PPage, EDOO, annd Syynchrronouus DRRAM)Fullyy Proogrammmablle acccesss cyccles for all memoory bbankss.Suppoorts exteernall waiit siignall to expeend tthe bbus ccyclee.Suppoorts selff-reffreshh modde inn DRAAM/SDDRAM for poweer-doown.Suppoorts

6、 asymmmetrric/ssymmeetricc adddresss of DRAMM.Cachee 和內(nèi)部部存儲(chǔ)器功功能:4-wayy sett asssociaativee ID(Uniffied)-cacche wwith 8Kbyyte.The 00/4/88 Kbyytes inteernall SRAAM ussing unussed ccachee memmory.Pseuddo LRRU(Leeast Receentlyy Useed) RReplaace AAlgorrithmm.Writee thrroughh pollicy to mmainttain the coh

7、eerencce beetweeen maain mmemorry annd caache conttent.Writee bufffer withh fouur deepth.Requeest ddata firsst fiill ttechnniquee wheen caache misss occcurs.時(shí)鐘和電源源管理Low ppowerrThe oon-chhip PPLL mmakess thee cloock ffor ooperaatingg MCUU at maxiimum 66MHHz.Clockk cann be fed seleectivvely to eeach f

8、uncctionn bloock bby sooftwaare.Powerr modde: NNormaal, SSlow, Idlle annd Sttop mmode.Normaal moode: Normmal ooperaatingg modde.Slow modee: Loow frrequeency clocck wiithouut PLLLIdle modee: Sttop tthe cclockk forr onlly CPPUStop modee: Alll cllockss aree stooppeddWake up bby EIINT77:0 or RRTC aalarm

9、m intterruupt ffromidle modde.中斷控制器器30 Innterrrupt sourrces( Wattch-ddog ttimerr, 6 Timeer, 66 UARRT, 88 Extternaal innterrruptss, 4 DMA , 2 RTC, 1 AADC, 1 IIIC, 11 SIOO )Vectoored IRQ inteerruppt moode tto reeducee intterruupt lateency.Levell/edgge moode oon thhe exxternnal iinterrruptt souurcessPr

10、ogrrammaable polaarityy of edgee andd levvelSuppoorts FIQ (Fasst Innterrrupt requuest) forr verry urrgentt intterruupt rrequeest定時(shí)器功能能 5-ch 116-biit Tiimer withh PWMM / 11-ch 16-bbit iinterrnal timeer wiith DDMA-bbasedd or inteerruppt-baasedoperaationnProgrrammaable dutyy cyccle, freqquenccy, aand p

11、polarrityDead-zonee gennerattion.Suppoorts exteernall cloock ssourcce.RTC 功功能: Fuull cclockk feaaturee: mssec, sec, minn, hoour, day,weekk, moonth, yeaar.32.7668 KHHz opperattion.Alarmm intterruupt ffor CCPU wwake-up.Time tickk intterruupt 通用輸入輸輸出口功能能: 88 extternaal innterrrupt portts71 muultipplexe

12、ed innput/outpput pportssUART 功能: 2-cchannnel UUART withh DMAA-bassed oor innterrrupt-baseed opperattionSuppoorts 5-biit, 66-bitt, 7-bit, or 8-biit seeriall datta trransmmit/rreceiiveSuppoorts H/W handdshakking duriing ttranssmit/receeiveProgrrammaable baudd ratteSuppoorts IrDAA 1.00 (1115.2kkbps)Lo

13、op backk modde foor teestinngEach channnel havee twoo intternaal 322-bytte FIIFO ffor RRx annd Txx.DMA控制制器功能: 2 channnel geneeral purppose Direect MMemorry Acccesss conntrolller withhout CPU inteervenntionn.2 chaannell Briidge DMA (perripheeral DMA) conntrolller.Suppoort IIO too memmory, memmory to

14、IIO, IIO too IO withh thee Briidge DMA whicch haas 6 typees DDMA rrequeestorr: Sooftwaare, 4 innternnal ffuncttion bloccks (UARTT, SIIO, TTimerr, IIIS), and Exteernall pinns.Progrrammaable prioorityy ordder bbetweeen DDMAs (fixxed oor roound-robiin moode)Burstt traansfeer moode tto ennhancce thhe tr

15、ransffer rrate on tthe FFPDRAAM, EEDODRRAM aand SSDRAMM.Suppoorts fly-by mmode on tthe mmemorry too extternaal deevicee andd extternaal deevicee to memoory tt rannsferr moodeA/D 轉(zhuǎn)轉(zhuǎn)換器: 8-ch mmultiiplexxed AADC. Maax. 1100KSSPS/110-biit.LCD控制制器:Suppoorts coloor/moonochhromee/graay LCCD paanel Suppoort

16、s singgle sscan and duall scaan diisplaaysSuppoorts virttual screeen ffuncttionSysteem meemoryy is usedd as dispplay memooryDediccatedd DMAA forr fettchinng immage dataa froom syystemm memmoryProgrrammaable screeen ssizeGray leveel: 116 grray llevells256 CColorr levvels看門狗定時(shí)時(shí)器:16-biit Waatchddog TTi

17、merrInterrruptt reqquestt or systtem rresett at timee-outtIIC-BBUS 接接口1-ch Multti-Maasterr IICC-Buss witth innterrrupt-baseed opperattion.Seriaal, 88-bitt oriienteed, bbi-diirecttionaal daata ttranssferss cann be madee at up tto 1000 Kbbit/ss in the stanndardd modde orr up to 4400 KKbit/s inn thee f

18、asst moode.IIS-BBUS接口口1-ch IIS-bus for audiio innterfface withh DMAA-bassed ooperaationn.Seriaal, 88/16bbit pper cchannnel ddata trannsferrsSuppoorts MSB-justtifieed daata fformaatSIO (同步串口口):1-ch SIO withh DMAA-bassed oor innterrrupt bassed ooperaationn.Progrrammaable baudd rattes.Suppoorts seriial

19、 ddata trannsmitt/recceivee opeeratiions 8-biit inn SIOO.操作電壓范范圍:核電壓 : 2.55V I/O電電壓 : 3.0 V too 3.66 V工作頻率:Up too 66 MHz封裝:160 LLQFP / 1660 FBBGA2 管腳腳描述 om1:0: 輸入 omm1:00設(shè)置S3CC44B00X在測(cè)試試模式和確確定nGCCS0的總總線寬度,邏輯電平平在復(fù)位期期間由這些些管腳的上上拉下拉電電阻確定.00:8-bit 01:116-biit 100:32-bit 11:TTest modeeADDR24:00 輸出出: 地址總總線

20、 輸出相應(yīng)應(yīng)段的存儲(chǔ)儲(chǔ)器地址.DATA31:00 輸入入輸出:數(shù)據(jù)總線線,總線寬度度可編程為為8/166/32 位nGCS7:0 輸出:芯片選擇擇,當(dāng)存儲(chǔ)器器地址在相相應(yīng)段的地地址區(qū)域時(shí)時(shí)被激活.存取周期期和段尺寸寸可編程.nWE 輸輸出 :寫允許許信號(hào),指示當(dāng)前前的總線周周期為寫周周期.nWBE3:0 輸出: 寫字節(jié)節(jié)允許信號(hào)號(hào)nBE33:0 輸出:在使用SRRAM情況況下字節(jié)允允許信號(hào).nOE輸出出 :讀允許許信號(hào),指示當(dāng)前前的總線周周期為讀周周期.nXBREEQ 輸入入: nXXBREQQ 總線控控制請(qǐng)求信信號(hào)，允許許另一個(gè)總總線控制器器請(qǐng)求控制制本地總線線，nXBBACK信信號(hào)激活指指

21、示已經(jīng)得得到總線控控制權(quán)。nXBACCK 輸出出：總線應(yīng)應(yīng)答信號(hào)。nWAITT 輸入：nWAIIT請(qǐng)求延延長(zhǎng)當(dāng)前的的總線周期期，只要nnWAITT為低，當(dāng)當(dāng)前的總線線周期不能能完成。ENDIAAN 輸入入：它確定定數(shù)據(jù)類型型是litttle endiian還是是big endiian，邏邏輯電平在在復(fù)位期間間由該管腳腳的上拉下下拉電阻確確定.0:litttle endiian 11:bigg enddiannRAS1:0 輸出：行地址選選通信號(hào)。nCAS3:0 輸出： 列地址選選通信號(hào)。nSRASS輸出：SDDRAM行行地址選通通信號(hào)。nSCASS輸出：SDDRAM列列地址選通通信號(hào)。nSCS

22、1:0 輸出：SDRAAM芯片選選擇信號(hào)。DQM33:0 輸出：SDDRAM數(shù)數(shù)據(jù)屏蔽信信號(hào)。SCLK輸輸出：SDDRAM時(shí)時(shí)鐘信號(hào)。SCKE輸輸出：SDDRAM時(shí)時(shí)鐘允許信信號(hào)。VD7:0輸出出：LCD數(shù)據(jù)線，在在驅(qū)動(dòng)4位雙掃描描的LCDD時(shí)，VD3:0為上部顯顯示區(qū)數(shù)據(jù)據(jù)，VD7:4為下部顯顯示區(qū)數(shù)據(jù)據(jù)。VFRAMME輸出：LCD場(chǎng)信信號(hào)，指示示一幀的開開始，在開開始的第一一行有效。VM輸出：VM極性變變換信號(hào)，變變化LCDD行場(chǎng)掃描描電壓的極極性，可以以每幀或可可編程多少少個(gè)VLIINE信號(hào)號(hào)打開。VLINEE輸出：LCCD行信號(hào)號(hào)，在一行行數(shù)據(jù)左移移進(jìn)LCDD驅(qū)動(dòng)器后后有效。VCLK輸

23、輸出：LCCD點(diǎn)時(shí)鐘鐘信號(hào)，數(shù)數(shù)據(jù)在VCCLK的上上升沿發(fā)送送，在下降降沿被LCCD驅(qū)動(dòng)器器采樣。TOUT4:0輸出：定定時(shí)器輸出出信號(hào)。TCLK輸輸入：外部部時(shí)鐘信號(hào)號(hào)輸入。EINT7:0輸入：外外部中斷請(qǐng)請(qǐng)求信號(hào)。nXDREEQ1:0輸入入：外部DDMA請(qǐng)求求信號(hào)。nXDACCK1:0輸出出：外部DDMA應(yīng)答答信號(hào)。RxD11:0輸輸入：UAART接收收數(shù)據(jù)輸入入線。TxD11:0輸輸出：UAART發(fā)送送數(shù)據(jù)線。nCTS1:0輸入：UAART清除除發(fā)送輸入入信號(hào)。nRTS1:0輸出：UAART請(qǐng)求求發(fā)送輸出出信號(hào)。IICSDDA輸入輸輸出：IIIC總線數(shù)數(shù)據(jù)線。IICSCCL輸入輸輸出：I

24、IIC總線時(shí)時(shí)鐘線。IISLRRCK輸入入輸出：IIIS總線線通道時(shí)鐘鐘選擇信號(hào)號(hào)線。IISDOO輸出：IIIS總線串串行數(shù)據(jù)輸輸出信號(hào)。IISDII輸入：IIIS總線串串行數(shù)據(jù)輸輸入信號(hào)。IISCLLK輸入輸輸出：IIIS總線串串行時(shí)鐘。CODECCLK輸出出：CODDEC系統(tǒng)統(tǒng)時(shí)鐘。SIORXXD輸入：SIO接收收數(shù)據(jù)輸入入線。SIOTXXD輸出：SIO發(fā)送送數(shù)據(jù)線。SIOCKK輸入輸出出：SIOO時(shí)鐘信號(hào)號(hào)。SIORDDY輸入輸輸出：當(dāng)SSIO的DMA完成成SIO操作作時(shí)的握手手信號(hào)。AIN77:0 ： ADDC模擬信信號(hào)輸入AREFTT輸入：ADDC頂參考考電壓輸入入。AREFBB輸入

25、：ADDC底參考考電壓輸入入。AVCOMM輸入：ADDC公共參參考電壓輸輸入。P70:0輸入入輸出：通通用I/OO口（一些些口只有輸輸出模式）。nRESEET：復(fù)位位信號(hào)，nnRESEET掛起程程序，放SS3C444B0X進(jìn)進(jìn)復(fù)位狀態(tài)態(tài)。在電源源打開已經(jīng)經(jīng)穩(wěn)定時(shí)，nRESET必須保持低電平至少4個(gè)MCLK周期。OM3:2輸入入：OM3:2確定時(shí)鐘鐘模式。 000 = Crysstal(XTALL0,EXXTAL00), PPLL oon 011 = EEXTCLLK, PPLL oon10, 111 = Chipp tesst moode.EXTCLLK輸入：當(dāng)OM3:2選擇外部部時(shí)鐘時(shí)的的外

26、部時(shí)鐘鐘輸入信號(hào)號(hào)線，不用用時(shí)必須接接高（3.3V）.XTAL00模擬輸入入：系統(tǒng)時(shí)時(shí)鐘內(nèi)部振振蕩線路的的晶體輸入入腳。不用用時(shí)必須接接高（3.3V）.EXTALL0模擬輸輸出：系統(tǒng)統(tǒng)時(shí)鐘內(nèi)部部振蕩線路路的晶體輸輸出腳，它它是XTAAL0的反反轉(zhuǎn)輸出信信號(hào)。不用用時(shí)必須懸懸空。PLLCAAP模擬輸輸入：接系系統(tǒng)時(shí)鐘的的環(huán)路濾波波電容（7700PFF）。XTAL11模擬輸入入：RTCC時(shí)鐘的晶晶體輸入腳腳。EXTALL1模擬輸輸出：RTTC時(shí)鐘的的晶體輸出出腳。它是是XTALL1的反轉(zhuǎn)轉(zhuǎn)輸出信號(hào)號(hào)。CLKouut輸出：時(shí)鐘輸出出信號(hào)nTRSTT輸入：TAAP控制器器復(fù)位信號(hào)號(hào)，nTRRST在TA

27、P啟動(dòng)動(dòng)時(shí)復(fù)位TTAP控制制器。若使使用debbuggeer，必須須連接一個(gè)個(gè)10K上拉拉電阻，否否則nTRRST必須須為低電平平。TMS輸入入：TAPP控制器模模式選擇信信號(hào)，控制制TAP控制制器的狀態(tài)態(tài)次序，必必須連接一一個(gè)10KK上拉電阻阻。TCK輸入入：TAPP控制器時(shí)時(shí)鐘信號(hào)，提提供JTAAG邏輯的的時(shí)鐘信號(hào)號(hào)源，必須須連接一個(gè)個(gè)10K上拉拉電阻。TDI輸入入：TAPP控制器數(shù)數(shù)據(jù)輸入信信號(hào)，是測(cè)測(cè)試指令和和數(shù)據(jù)的串串行輸入腳腳，必須連連接一個(gè)110K上拉拉電阻。TDO輸出出：TAPP控制器數(shù)數(shù)據(jù)輸出信信號(hào)，是測(cè)測(cè)試指令和和數(shù)據(jù)的串串行輸出腳腳。VDD ：S3C444B0XX內(nèi)核邏輯

28、輯電壓（22.5V）VSS: S3C444B0XX內(nèi)核邏輯輯地.VDDIOO: S33C44BB0X II/O口電電源(3.3V).VSSIOO: S33C44BB0X II/O地.RTCVDDD:RTTC電壓(2.5V或3V,不支支持3.33V).VDDADDC:ADDC電壓(2.5V).VSSADDC:ADDC地.3 指令集集 4 存存儲(chǔ)管理1 BWSSCON 0 x001C800000 R/W 總線寬度度與等待狀狀態(tài)控制寄寄存器 初始值為為0 位名稱稱 BIT 功能 STT7 331 該位位確定BAANK7上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 n

29、WWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS7 30 該位確確定BANNK7上的的SRAMM存儲(chǔ)器的的等待狀態(tài)態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW7 299:28 該兩兩位確定BBANK77的數(shù)據(jù)總總縣寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST6 27 該該位確定BBANK66上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 nWWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS6 26 該位確確定BANNK6上

30、的的SRAMM存儲(chǔ)器的的等待狀態(tài)態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW6 255:24 該兩兩位確定BBANK66的數(shù)據(jù)總總縣寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST5 23 該該位確定BBANK55上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 nWWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS5 22 該位確定定BANKK5上的存存儲(chǔ)器的等等待狀態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW5 211

31、:20 該兩兩位確定BBANK55的數(shù)據(jù)總總縣寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST4 19 該該位確定BBANK44上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 nWWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS4 188 該位位確定BAANK4上上的存儲(chǔ)器器的等待狀狀態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW4 177:16 該兩兩位確定BBANK44的數(shù)據(jù)總總縣寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-

32、bitST3 15 該位位確定BAANK3上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 nWWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS3 14 該位確確定BANNK3上的的存儲(chǔ)器的的等待狀態(tài)態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW3 133:12 該兩兩位確定BBANK33的數(shù)據(jù)總總縣寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST2 11 該該位確定BBANK22上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 n

33、WWBE33:0）使用 （PPIN114:111 作為為 nBEE3:00）WS2 10 該位確確定BANNK2上的的存儲(chǔ)器的的等待狀態(tài)態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW2 9:8 該兩位確確定BANNK2的數(shù)數(shù)據(jù)總縣寬寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST1 7 該位位確定BAANK1上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作為 nWBEE3:00）使用 （PPIN114:111 作為為 nBEE3:00）WS1 6 該該位確定BBANK11上的存儲(chǔ)儲(chǔ)器的等待待

34、狀態(tài) 00- WWAIT disaable 1 = WAIIT ennablee DW1 5:4 該兩位確確定BANNK1的數(shù)數(shù)據(jù)總縣寬寬度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitDW0 2:1 該兩位指指示BANNK0的數(shù)數(shù)據(jù)總縣寬寬度(ONNLY RREAD,由OM11:0 腳確定) 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitENDIAAN 00 該位指指示enddian modee (reead oonly 狀態(tài)由ENNDIANN pinns確定) 00 = LLittlle enndiann 1 = Bigg en

35、ddian 2 BANKCCON0 0 xx01C8800044 RR/W Bankk 0 ccontrrol rregisster 00 x07000BANKCCON1 0 xx01C8800088 RR/W Bankk 1 ccontrrol rregisster 00 x07000 BANKCCON2 0 xx01C88000CC RR/W Bankk 2 ccontrrol rregisster 00 x07000BANKCCON3 0 xx01C8800100 RR/W Bankk 3 ccontrrol rregisster 00 x07000BANKCCON4 0 xx01C88

36、00144 RR/W Bankk 4 ccontrrol rregisster 00 x07000BANKCCON5 0 x001C800018 RR/W Bankk 5 ccontrrol rregisster 00 x07000位名稱 BIIT 功能能Tacs 114:133 在nGCSSn 有效效之前地址址建立時(shí)間間00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 111 = 4 cllockssTcos 112:111 在nOE上芯芯片選擇建建立時(shí)間00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 111 =

37、4 cllockssTacc 10:8 存取取周期000 = 1 cclockk 0001 = 2 cllockss010 = 3 cclockks 0011 = 4 cclockks100 = 6 cclockks 1101 = 8 cclockks110 = 10 cloccks 1111 = 14 cloccksToch 7:66 在nOE上芯芯片選擇保保持時(shí)間00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 11 = 4 cclockksTcah 5:4 在nGCSSn有效地地址保持時(shí)時(shí)間00 = 0 cllock 01 = 1 cclockk10

38、 = 2 cllockss 11 = 4 cclockksTpac 33:2 頁(yè)模式式存取周期期00 = 2 cllockss 01 = 3 cloccks10 = 4 cllockss 11 = 6 cloccksPMC 1:0 頁(yè)模模式配置00 = normmal (1 daata) 01 = 4 dataa10 = 8 daata 11 = 16 dataa 寄存器器名稱 地址 描描述 初始值 BANKKCON66 00 x01CC80011C R/W Baank 66 conntroll reggisteer 0 x188008BANKCCON7 0 xx01C8800200 R/WW

39、 Bankk 7 ccontrrol rregisster 00 x180008位名稱 BIIT 功能能MT 16:115 這兩位確確定bannk6 和和 bannk7存儲(chǔ)儲(chǔ)器類型 00 = ROM or SSRAM 011 = FFP DRRAM10 = EDO DRAMM 11 = Synnc. DDRAM對(duì)于ROMM和SRAMM類型Tacs 14:113 在nGCSSn 有效效之前地址址建立時(shí)間間00 = 0 cllock 001 = 1 cllock 10 = 2 cllockss 111 = 4 cclockksTcos 112:111 在nOE上芯芯片選擇建建立時(shí)間00 = 0 c

40、llock 011 = 11 cloock10 = 2 cllockss 111 = 44 cloocksTacc 110:8 存取周期期000 = 1 cclockk 0001 = 2 cclockks010 = 3 cclockks 011 = 4 cloccks100 = 6 cclockks 101 = 8 cloccks110 = 10 cloccks 1111 = 114 cllockssToch 7:66 在nOE上芯芯片選擇保保持時(shí)間00 = 0 cllock 01 = 1 cclockk10 = 2 cllockss 11 = 4 cloccksTcah 55:4 在在nGC

41、SSn有效時(shí)時(shí)地址保持持時(shí)間00 = 0 cllock 001 = 1cloock 10 = 2 cllockss 111 = 4 cllockssTpac 33:2 頁(yè)模式存存取周期00 = 2 cllockss 01 = 3 cloccks10 = 4 cllockss 11 = 6 cloccksPMC 1:0 頁(yè)頁(yè)模式配置置00 = normmal (1 daata) 01 = 4 cconseecutiive aaccessses10 = 8 coonseccutivve acccessses 11 = 166 connsecuutivee acccessees對(duì)于FP DRAMM和

42、EDO DRAMM類型Trcd 55:4 RAAS 到 CASS 延時(shí)y00 = 1 cllock 011 = 22 cloocks10 = 3 cllockss 11 = 4 cclockksTcas 33 CAAS 脈沖沖寬度0 = 11 cloock 1 = 2 cclockksTcp 2 CAAS 預(yù)充充電周期0 = 11 cloock 1 = 2 cclockksCAN 1:0 列地址址數(shù)目00 = 8-biit 01 = 9-bit10 = 10-bbit 111 = 111-biit對(duì)于SDRRAM類型型Trcd 3:22 RASS 到 CASS 延時(shí)00 = 2 cllocks

43、s 01 = 3 cloccks 110 = 4 cllockssSCAN 1:00 列地址數(shù)數(shù)目00 = 8-biit 01 = 9-bbit 10= 10-bitBANK77 BANNK6 支支持的存儲(chǔ)儲(chǔ)器類型組組合 SROM DRRAM SDRAMM SSROMSROM SSDRAMMDRAM SRROM 不支持的組組合SDRAMM DDRAMDRAM SSDRAMMREFREESH 0 x001C800024 R/W DRAMM/SDRRAM刷新新控制寄存存器 初始值值0 xacc00000位名稱 BBIT 功功能REFENN 23 DRRAM/SSDRAMM刷新允許許0 = DDis

44、abble 11 = EEnablle (sself or CCBR/aauto refrresh)TREFMMD 22 DRRAM/SSDRAMM刷新模式式0 = CCBR/AAuto Refrresh 1 = Selff Reffreshh在selff-reffreshh 時(shí), DRRAM/SSDRAMM 控制信信號(hào)被適當(dāng)當(dāng)電平驅(qū)動(dòng)動(dòng)Trp 211:20 DRAMM/SDRRAM RRAS 預(yù)預(yù)充電時(shí)間間DRAM :00 = 1.5 cloccks 01 = 2.55 cloocks 10 = 3.5 cllockss 111 = 44.5 cclockksSDRAMM :00 = 2 c

45、llockss 011 = 33 cloocks 10 = 4 cloccks 11 = Nott suppporttTrc 199:18 SDDRAM RAS 和CAS 最小時(shí)間間00 = 4 cllockss 01 = 5 cloccks 110 = 6 cllockss 11 = 7 cloccksTchr 177:16 DRRAM的CAS保持持時(shí)間00 = 1 cllock 01 = 2 cclockks 100 = 33 cloocks 11 = 4 cclockksReserrved 15:11 Nott useeRefreesh CCountter 100:0 DRAAM/SDD

46、RAM刷刷新計(jì)數(shù)值值刷新周期計(jì)計(jì)算公式:Refreesh pperiood = (2 11 -reffreshh_couunt+11)/MCCLK如果刷新周周期是155.6 uus和 MCLLK 是 60 MHz,refreesh ccountt如下計(jì)算算refreesh ccountt = 22 111 + 1 - 600 x15.6 = 111334BANKSSIZE 00 x01CC800228 R/WW 段尺寸寄寄存器 初始值為為 0 x00位名稱 BITT 功能SCLKEEN 44 設(shè)置為1，則SCLLK僅在SDRRAM存取取周期產(chǎn)生生，這個(gè)特特征將使功耗減少少，推薦設(shè)設(shè)置為 11。

47、0 = nnormaal SCLKK =11 Reserrved 3 保留為為0BK76MMAP 22:0 BANKK6/7存存儲(chǔ)器映射射000 = 32MM/32MM 1000 = 2M/22M 101 = 4MM/4M110 = 8M/8M 1111 = 16M/16MSDRAMM模式設(shè)置置寄存器MRSRBB6 0 x001C80002C R/W bbank66模式設(shè)置置寄存器 初始值值 xxxxMRSRBB7 0 xx01C8800300 R/WW bankk7模式設(shè)設(shè)置寄存器器 初始值值 xxxx位名稱 BITT 功能WBL 99 寫寫突發(fā)脈沖沖長(zhǎng)度0是推薦值值TM 8:7 測(cè)測(cè)試模式

48、00: 測(cè)測(cè)試模式01, 110, 111: 保保留CL 6:4 CAAS 突發(fā)發(fā)響應(yīng)時(shí)間間000 = 1 cclockk, 0110 = 2 cllockss, 0111=3 cloccks其它 = 保留BT 3 突發(fā)發(fā)類型0: 連續(xù)續(xù) (推薦)1: N/ABL 2:00 突發(fā)長(zhǎng)長(zhǎng)度000: 1其它: NN/A注：1 當(dāng)當(dāng)程序在SSDRAMM運(yùn)行時(shí)該該寄存器不不必重新配配置。2 所有的的存儲(chǔ)控制制寄存器必必須使用SSTMIAA指令設(shè)置置3 在停止止和SL_IDLEE DRAAM/SDDRAM必必須進(jìn)入自自刷新模式式5 時(shí)鐘和和電源管理理模式S3C444B0X的的電源管理理有5種模式：Norm

49、aal moode,在正常模式式CPU和所所有的外設(shè)設(shè)都正常工工作，這時(shí)時(shí)功耗最大大，但用戶戶能使用SS/W指令令停止每個(gè)個(gè)外設(shè)的時(shí)時(shí)鐘供應(yīng)。Slow modeeSlow modee為非PLLL模式，PLLL不工作作，使用外外部時(shí)鐘作作為主時(shí)鐘鐘。在該模模式，電源源消耗依賴賴于外部時(shí)時(shí)鐘的頻率率。Idle modee Idlle moode停止止CPU COREE的時(shí)鐘供供應(yīng)，僅對(duì)對(duì)所有外設(shè)設(shè)提供時(shí)鐘鐘，因此可可以減少電電源消耗。一個(gè)對(duì)CCPU的中中斷請(qǐng)求能能使S3CC44B00X從該模模式喚醒。Stop modee Sttop mmode 凍結(jié)所有有的時(shí)鐘供供應(yīng)，PLLL也停止止。這時(shí)的的電

50、源消耗耗最少，電電流消耗僅僅是S3CC44B00X的漏電電流，少于于10UAA。外部中中斷能使CCPU從該該模式喚醒醒。SL Iddle mmode SLL Idlle moode 除除了LCDD控制器凍凍結(jié)所有的的時(shí)鐘。S3C444B0X的的時(shí)鐘源可可以用外部部晶體來產(chǎn)產(chǎn)生，也可可以直接輸輸入外部時(shí)時(shí)鐘，這有有OM33:2的的狀態(tài)決定定. M3:2的狀態(tài)在在nRESSET的上上升沿由OOM3 和和 OM22腳的電平平?jīng)Q定.M3:22=000 Crrystaal cllock M3:2=001 Exxt. CClockk 其它 測(cè)試模式式注:在復(fù)位位后PLLL啟動(dòng),但在用S/W指令設(shè)設(shè)置PLL

51、LCON為為有效的值值之前,PPLL OOUTPUUT (FFOUT)不能使用用,這時(shí)FOUUT直接輸輸出Cryystall cloock或外外部時(shí)鐘.如果S3CC44B00X的PLL的時(shí)時(shí)鐘源使用用晶體,這時(shí)EXTTCLK能能作為Tiimer 5的時(shí)鐘鐘源TCLLK.PLL控制制寄存器 PLLLCON 00 x01DD800000 R/W PLL控控制寄存器器 復(fù)位值值 0 x3380800 該寄存存器設(shè)置PPLL參數(shù)數(shù). PLLL輸出頻率率計(jì)算公式式如下: Fppllo = (mm * FFin) / (pp * 22s)m = (MDIVV + 88), pp = (PDIVV + 22

52、), ss = SSDIV Fplllo必須大大于20MMHZ 和和少于666MHZ. Fplllo * 2 s 必須少于于170MMHZ Fin / pTT推薦為1MMHZ 或或大于 但小于2MMHZ. 位名名稱 BIT 描述 默認(rèn)認(rèn)值MDIV 119:122 MDDIV值 0 xx38PDIV 99:4 PDDIV值 0 x088SDIV 11:0 SDDIV值 0 x0 時(shí)鐘控制寄寄存器CLKCOON 0 x001D800004 R/W 時(shí)鐘控制制寄存器 初初始值 0 x7fff8 位名名稱 BIIT 描述IIS 144 控制制 IISS bloock的鐘鐘控 0 = DDisabble

53、, 1 = EnabbleIIC 133 控控制 IIIC bllock的的鐘控0 = DDisabble, 1 = EnabbleADC 12 控制 ADDC bllock的的鐘控0 = DDisabble, 1 = EnabbleRTC 11 控制制 RTCC bloock的鐘鐘控,即使該位位為0,. RTCC定時(shí)器仍仍工作0 = DDisabble, 1 = EnabbleGPIO 10 控制 GPPIO bblockk的鐘控,設(shè)置為1,允許使用用EINTT4:77的中斷斷.0 = DDisabble, 1 = EnabbleUART11 9 控制制 UARRT1 bblockk的鐘控0

54、 = DDisabble, 1 = EnabbleUART00 8 控制制 UARRT0 bblockk的鐘控0 = DDisabble, 1 = EnabbleBDMA00,1 7 控制制 BDMMA bllock的的鐘控,如果BDMMA關(guān)斷,在外設(shè)總總線上的外外設(shè)不能存存取0 = DDisabble, 1 = EnabbleLCDC 6 控制 LCCDC bblockk的鐘控0 = DDisabble, 1 = EnabbleSIO 5 控控制 SIIO bllock的的鐘控0 = DDisabble, 1 = EnabbleZDMA00,1 4 控控制 ZDDMA bblockk的鐘控0

55、 = DDisabble, 1 = EnabblePWMTIIMER 3 控控制 PWWMTIMMER bblockk的鐘控0 = DDisabble, 1 = EnabbleIDLE 2 進(jìn)進(jìn)入 IDDLE mmode.該位不能能自動(dòng)清除除 0 = DDisabble, 1 =進(jìn)進(jìn)入 IDDLE mmode SL_IDDLE 1 進(jìn)進(jìn)入SL_IDLEE modde opptionn. 該位位不能自動(dòng)動(dòng)清除. 為為了進(jìn)入SSL_IDDLE mmode, CLKKCON 寄存器必必須等于 0 x466.0 = DDisabble, 1 = SL_IIDLE modee.STOP 0 進(jìn)入入 ST

56、OOP moode. 該位不能能自動(dòng)清除除.0 = DDisabble 11 =進(jìn)入入STOPP modde慢時(shí)鐘控制制寄存器CLKSLLOW 0 xx01D8800088 R/W 慢慢時(shí)鐘控制制寄存器 初始始值 00 x9位名稱 BBIT 描述PLL_OOFF 55 0 : PPLL 打打開,. PLL 僅能在SLLOW_BBIT=11時(shí)打開,在PLL穩(wěn)定定后(150UUS),SLOW_BIT位位可以清除除 1 : PPLL 關(guān)關(guān)掉, PPLL 僅僅能在SLLOW_BBIT=11時(shí)關(guān)掉SLOW_BIT 440 : FFout = Fppllo (PLLL outtput)1: Foout =

57、 Finn / (2 x SLOWW_VALL), (SLOWW_VALL 00) FFout = Fiin, (SLOWW_VALL =0)SLOW_VAL 33:0 這四位位是在SLLOW_BBIT 位位打開時(shí)sslow clocck的分頻頻值 鎖定時(shí)間計(jì)計(jì)數(shù)值寄存存器LOCKTTIME 00 x01DD80000C R/W 鎖定定時(shí)間計(jì)數(shù)數(shù)值寄存器器 初始值值 0 xxfffCPU WWRAPPPER & BUSS PRIIORITTIES CPUU WRAAPPERR 包括一一個(gè)8KBBYTEccachee, wrrite bufffer,和和CPU 核. 8KKBYTEEcachhe

58、可以以以三種方式式使用：1. 全部部8K作為指指令/數(shù)據(jù)cacche，2. 4KK做為內(nèi)部部SRAMM,另外4K做為cacche 3 全全部8K作為內(nèi)內(nèi)部存儲(chǔ)器器使用.Cachee使用 最近最少少使用算法法來提高命命中率,使用wriite-tthrouugh策落落保持?jǐn)?shù)據(jù)據(jù)一直性.內(nèi)部SRAAM主要用用來減少中中斷線程執(zhí)執(zhí)行時(shí)間. cacche sset 和和LRU的存存儲(chǔ)映射地地址 cacche 和和LRU 存儲(chǔ)映映射地址 尺尺寸 cachee sett 0 0 x1100000000 - 0 xx1000007fff 2KKBcachee sett 1 0 x1100000800 - 0

59、xx100000ffff 2KKBcachee sett 2 0 x1100011000 - 0 xx1000017fff 2KBBcachee sett 3 0 x1100011800 - 0 xx100001ffff 2KKBcachee tagg 0 0 x1100022000 - 0 xx1000027f00 512bbytess cachee tagg 1 0 x1100022800 - 0 xx100002ff00 5122byteescachee tagg 2 0 x1100033000 - 0 xx1000037f00 512bbytesscachee tagg 3 0 x11

60、00033800 - 0 xx100003ff00 5122bytees LRU 00 x1000040000 - 0 x10000477f0 5112byttes在cachhe seet的地址址連續(xù)增加加,在cachhe taag和LRU中的的地址以116BYTTE來增加加,每次讀寫寫一個(gè)字, 地址的 bbit33:0必必須是0. S3C444B0XX有四個(gè)寫寫緩沖區(qū)寄寄存器,每個(gè)寫緩緩沖區(qū)寄存存器包括一一個(gè)32BBIT數(shù)據(jù)據(jù)域,一個(gè)28BBIT的地地址域,指示寫數(shù)數(shù)據(jù)的地址址,2BIIT 的狀狀態(tài)域MAAS. 狀態(tài)域MAAS確定數(shù)數(shù)據(jù)模式00 = 8-biit daata mmode01