計算機(jī)組成原理練習(xí)題2023級1

1、1在DMA 方式中，CPU 和DMA 控制器通常采用三種方法來分時使用主存，它們是 A 、 B 和 C 。A停止CPU 訪問主存 B周期挪用 CDMA 和CPU 交替訪問主存2設(shè)n = 8不包括符號位，那么原碼一位乘需做 A 次移位和最多 B 次加法，補(bǔ)碼Booth 算法需做 C 次移位和最多 D 次加法。A8 B8 C8 D93設(shè)浮點(diǎn)數(shù)階碼為8位含1位階符，尾數(shù)為24位含1位數(shù)符，那么32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為 A ，最小正數(shù)為 B ，最大負(fù)數(shù)為 C ，最小負(fù)數(shù)為 D 。A2127(1-223) B2129 C2128(-21-223) D-21274一個

2、總線傳輸周期包括 A 、 B 、 C 和 D 四個階段。A申請分配階段 B尋址階段 C傳輸階段 D結(jié)束階段5CPU 采用同步控制方式時，控制器使用 A 和 B 組成的多極時序系統(tǒng)。A機(jī)器周期 B節(jié)拍6在組合邏輯控制器中，微操作控制信號由 A 、 B 和 C 決定。 A指令操作碼 B 時序 C狀態(tài)條件1完成一條指令一般分為 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。A取指 B執(zhí)行 C取指令和分析指令 D執(zhí)行指令2設(shè)指令字長等于存儲字長，均為24 位，假設(shè)某指令系統(tǒng)可完成108 種操作，操作碼長度固定，且具有直接、間接一次間址、變址、基址、相對、立即等尋址方式，那么在保證最大范

3、圍內(nèi)直接尋址的前提下，指令字中操作碼占 A 位，尋址特征位占 B 位，可直接尋址的范圍是 C ，一次間址的范圍是 D 。A7 B3 C 214 D 2243微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。A垂直 B水平 C垂直4在寫操作時，對Cache 與主存單元同時修改的方法稱作 A ，假設(shè)每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 B 。A寫直達(dá)法 B寫回法5I/O 與主機(jī)交換信息的方式中， A 和 B 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 C 表達(dá)CPU 與設(shè)備是串行工作的。 A程序查詢方式 B中斷方式 C程序查詢方式6在小數(shù)定點(diǎn)

4、機(jī)中，采用1 位符號位，假設(shè)存放器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼時，其對應(yīng)的真值分別為 A 、 B 均用十進(jìn)制表示。A-0 B-1 7. 對存儲器的要求是 A ， _ B _，本錢低。為了解決這三方面的矛盾，計算機(jī)采用多級存儲體系結(jié)構(gòu)。A容量大 B速度快1設(shè)24位長的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，那么它能表示最大正數(shù)真值是 A ，非零最小正數(shù)真值是 B ，絕對值最大的負(fù)數(shù)真值是 C ，絕對值最小的負(fù)數(shù)真值是 D 均用十進(jìn)制表示。 A231(1-217) B233 C-231 D232(-21-217)2變址

5、尋址和基址尋址的區(qū)別是：在基址尋址中，基址存放器提供 A ， 指令提供 B ； 而在變址尋址中，變址存放器提供 C ，指令提供 D 。A基地址 B偏移量 C偏移量 D基地址3影響流水線性能的因素主要反映在 A 和 B 兩個方面。A訪存沖突 B相關(guān)問題4運(yùn)算器的技術(shù)指標(biāo)一般用 A 和 B 表示。A機(jī)器字長 B運(yùn)算速度5 緩存是設(shè)在 A 和 B 之間的一種存儲器，其速度 C 匹配，其容量與 D 有關(guān)。ACPU B主存 C與CPU速度 D緩存中數(shù)據(jù)的命中率6CPU 響應(yīng)中斷時要保護(hù)現(xiàn)場，包括對 A 和 B 的保護(hù)，前者通過 C 實(shí)現(xiàn)，后者可通過 D 實(shí)現(xiàn)。APC 內(nèi)容 B存放器內(nèi)容 C硬件自動或中斷

6、隱指令 D軟件編程1DMA 的數(shù)據(jù)塊傳送可分為 A 、 B 和 C 階段。A預(yù)處理 B數(shù)據(jù)傳送 C后處理2設(shè)n = 16不包括符號位，機(jī)器完成一次加和移位各需100ns，那么原碼一位乘最多需 A ns，補(bǔ)碼Booth 算法最多需 B ns。A3200 B33003設(shè)相對尋址的轉(zhuǎn)移指令占2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量用補(bǔ)碼表示，每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成pc+ 1pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，那么該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 A 。假設(shè)當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，那么該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 B 。A05H BF3H

7、4設(shè)浮點(diǎn)數(shù)階碼為8 位含1 位階符，用移碼表示，尾數(shù)為24 位含1 位數(shù)符，用補(bǔ)碼規(guī)格化表示，那么對應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為 A ，真值為 B 十進(jìn)制表示；對應(yīng)其絕對值最小負(fù)數(shù)的機(jī)器數(shù)形式為 C ，真值為 D 十進(jìn)制表示。A1,1111111;0.11123 個1 B2127(1-2-23)C0,0000000;1.01122 個1 D-2-128(2-1+2-23)5I/O 的編址方式可分為 A 和 B 兩大類，前者需有獨(dú)立的I/O 指令，后者可通過 C 指令和設(shè)備交換信息。 A不統(tǒng)一編址 B統(tǒng)一編址 C訪存6動態(tài)RAM 靠 A 的原理存儲信息，因此一般在 B 時間內(nèi)必須刷新一次，刷新與

8、C 址有關(guān)，該地址由 D 給出。A電容存儲電荷 B2ms C行 D刷新地址計數(shù)器7在微程序控制器中，一條機(jī)器指令對應(yīng)一個 A ，假設(shè)某機(jī)有35條機(jī)器指令，通?？蓪?yīng) B 。A微程序 B38 個微程序。132 位字長的浮點(diǎn)數(shù)，其中階碼8 位含1 位階符，基值為2，尾數(shù)24 位含1 位數(shù)符，那么其對應(yīng)的最大正數(shù)是 A ，最小的絕對值是 B ；假設(shè)機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，那么對應(yīng)的最小正數(shù)是 C ，最小負(fù)數(shù)是 D 。 均用十進(jìn)制表示A2127 (1-2 -23 ) B2 -127 2 -23 C2 -128 2 -1 D-21272CPU 從主存取出一條指令并執(zhí)行該指令的時間叫A ，

9、它通常包含假設(shè)干個B ，而后者又包含假設(shè)干個C 。D 和E 組成多級時序系統(tǒng)。A指令周期 B機(jī)器周期 C節(jié)拍 D機(jī)器周期 E節(jié)拍3假設(shè)微指令的操作控制字段共18 位，假設(shè)采用直接控制，那么一條微指令最多可同時啟動 A 個微操作命令。假設(shè)采用字段直接編碼控制，并要求一條微指令能同時啟動3個微操作，那么微指令的操作控制字段應(yīng)分 B 段，假設(shè)每個字段的微操作數(shù)相同，這樣的微指令格式最多可包含 C 個微操作命令。A18 B3 C1924一個8 體低位交叉的存儲器，假設(shè)存取周期為T，CPU 每隔冧T = 8冧時間啟動一個存儲體，那么依次從存儲器中取出16 個字共需 A 存取周期。A 23/85I/O 與

10、主機(jī)交換信息的控制方式中， A 方式CPU 和設(shè)備是串行工作的。 B 和 C 方式CPU 和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。A程序查詢 BDMA C程序中斷6設(shè)n =16 位不包括符號位在內(nèi)，原碼兩位乘需做 A 次移位，最多做 B 次加法；補(bǔ)碼Booth 算法需做 C 次移位，最多做 D 次加法。A8 B9 C16 D17三、名詞解釋1機(jī)器周期答：機(jī)器的基準(zhǔn)時間，通常指一個存取周期。2周期挪用答：周期挪用：DMA方式中由DMA接口向CPU 申請占用總線，占用一個存取周期。3雙重分組跳躍進(jìn)位答：n 位全加器分成假設(shè)干大組，大組內(nèi)又分成假設(shè)干小組，大組中小組的最

11、高進(jìn)位同時產(chǎn)生，大組與大組間的進(jìn)位串行傳送。4水平型微指令答：水平型微指令的特點(diǎn)是一次能定義并執(zhí)行多個并行操作的微命令。從編碼方式看，直接編碼、字段直接編碼、字段間接編碼以及直接編碼和字段直接和間接混合編碼都屬水平型微指令。其中直接編碼速度最快，字段編碼要經(jīng)過譯碼，故速度受影響。5超標(biāo)量答：超標(biāo)量Super scalar技術(shù)是指在每個時鐘周期內(nèi)可同時并發(fā)多條獨(dú)立指令，即以并行操作方式將兩條或兩條以上指令編譯并執(zhí)行，在一個時鐘周期內(nèi)需要多個功能部件。1時鐘周期答：時鐘周期：節(jié)拍，時鐘頻率的倒數(shù)，機(jī)器根本操作的最小單位。2向量地址答：向量地址：中斷方式中由硬件產(chǎn)生向量地址，可由向量地址找到入口地址

12、。3系統(tǒng)總線答：系統(tǒng)總線是指CPU、主存、I/O通過I/O 接口各大部件之間的信息傳輸線。按傳輸信息的不同，又分?jǐn)?shù)據(jù)總線、地址總線和控制總線。4機(jī)器指令答：機(jī)器指令由0、1 代碼組成，能被機(jī)器直接識別。機(jī)器指令可由有序微指令組成的微程序來解釋，微指令也是由0、1 代碼組成，也能被機(jī)器直接識別5超流水線答：超流水線Super pipe lining技術(shù)是將一些流水線存放器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內(nèi)一個功能部件被使用屢次。1微程序控制答：采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個微程序，每一個微程序包含假設(shè)干條微

13、指令，每一條指令包含一個或多個微操作命令。2存儲器帶寬答：每秒從存儲器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。3RISC答：RISC 是精簡指令系統(tǒng)計算機(jī)，通過有限的指令條數(shù)簡化處理器設(shè)計，已到達(dá)提高系統(tǒng)執(zhí)行速度的目的。4中斷隱指令及功能答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU 在中斷周期內(nèi)由硬件自動完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷效勞程序的入口地址、關(guān)中斷等功能。5機(jī)器字長答：CPU 一次能處理的數(shù)據(jù)位數(shù)，它與CPU 中存放器的位數(shù)有關(guān)。1CMAR答：CMAR 控制存儲器地址存放器，用于存放微指令的地址，當(dāng)采用增量計數(shù)器法形成后繼微指令地址

14、時，CMAR 有計數(shù)功能。2總線答：總線是連接多個部件模塊的信息傳輸線，是各部件共享的傳輸介質(zhì)。3指令流水答：指令流水就是改變各條指令按順序串行執(zhí)行的規(guī)那么，使機(jī)器在執(zhí)行上一條指令的同時，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時進(jìn)行。4單重分組跳躍進(jìn)位答：n 位全加器分成假設(shè)干小組，小組內(nèi)的進(jìn)位同時產(chǎn)生，小組與小組之間采用串行進(jìn)位5尋址方式答：是指確定本條指令的數(shù)據(jù)地址，以及下一條將要執(zhí)行的指令地址的方法。1同步控制方式答：任何一條指令或指令中的任何一個微操作的執(zhí)行，都由事先確定且有統(tǒng)一基準(zhǔn)時標(biāo)的時序信號所控制的方式，叫做同步控制方式。2周期竊取答：周期竊取：DMA 方

15、式中由DMA 接口向CPU 申請占用總線，占用一個存取周期。3雙重分組跳躍進(jìn)位答：n 位全加器分成假設(shè)干大組，大組內(nèi)又分成假設(shè)干小組，大組中小組的最高進(jìn)位同時產(chǎn)生，大組與大組間的進(jìn)位串行傳送。4直接編碼答：在微指令的操作控制字段中，每一位代表一個微命令，這種編碼方式即為直接編碼方式。5硬件向量法答：硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷效勞程序的入口地址。四、計算題1：A =，B =求：A+B補(bǔ)答：由A = =0.1011，B = 0.011 得A補(bǔ)= 1.0101，B補(bǔ)= 1.1001 A+B補(bǔ)= A補(bǔ)= 1.0101+ B補(bǔ)= 1.10011 0.1110丟掉 兩操作數(shù)符

16、號均為1，結(jié)果的符號為0，故為溢出。2設(shè)機(jī)器數(shù)字長為8位含一位符號位在內(nèi)，假設(shè)A = +15，B = +24，求A-B補(bǔ)并復(fù)原成真值。答： A = +15 = +0001111，B = +24 = +0011000 A補(bǔ)= 0,0001111，B補(bǔ)= 0,0011000，-B補(bǔ)= 1,1101000 那么A-B補(bǔ)= A補(bǔ)+ -B補(bǔ)= 0, 0001111+1, 11010001, 1110111 A-B補(bǔ)= 1,1110111 故 A-B = -0001001 = -9 3：兩浮點(diǎn)數(shù)x = 0.1101210，y = 0.1011201 求：x + y答：x、y 在機(jī)器中以補(bǔ)碼表示為x補(bǔ)= 0

17、0,10; 00.1101y補(bǔ)= 00,01; 00.1011 對階j補(bǔ)= jx補(bǔ)- jy補(bǔ)= 00,10 + 11,11 = 00,01即j = 1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼相應(yīng)加1,即 y補(bǔ)= 00,10; 00.0101這時 y補(bǔ)的階碼與x補(bǔ)的階碼相等，階差為0，表示對階完畢。 求和0 0.1 1 0 1 Sx 補(bǔ)1 1.0 1 0 1 Sy補(bǔ) 0 1.0 0 1 0 Sx +Sy 補(bǔ)即x+y補(bǔ)= 00,10; 01.0010 右規(guī)運(yùn)算結(jié)果兩符號位不等，表示尾數(shù)之和絕對值大于1，需右規(guī)，即將尾數(shù)之和向右移1 位，階碼加1，故得x+y補(bǔ)= 00,11; 0

18、0.1001那么x+y = 0.10012114設(shè)某機(jī)主頻為8MHz，每個機(jī)器周期平均含2 個時鐘周期，每條指令平均有2.5 個機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？假設(shè)機(jī)器主頻不變，但每個機(jī)器周期平均含4 個時鐘周期，每條指令平均有5 個機(jī)器周期，那么該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？答：根據(jù)主頻為8MHz ，得時鐘周期為1/8 = 0.125s，機(jī)器周期為0.1252 = 0.25s，指令周期為0.252.5 = 0.625s。1平均指令執(zhí)行速度為1/0.625 = 1.6MIPS。2假設(shè)機(jī)器主頻不變，機(jī)器周期含4 個時鐘周期，每條指令平均含5 個機(jī)器周期，那么指令周期

19、為0.12545 = 2.5s ，故平均指令執(zhí)行速度為1/2.5 = 0.4MIPS。5設(shè)x = +11/ 16，y = +7/16 ，試用變形補(bǔ)碼計算x + y。答： x = +11/16= 0.1011，y = +7/16= 0.0111 x補(bǔ)= 00.1011， y補(bǔ) = 00.0111 那么x補(bǔ)+ y補(bǔ) = 00 .1011+ 00 .0111=01 .0010 此時，符號位為“01，表示溢出，又因第一位符號位為“0，表示結(jié)果的真正符號，故“01表示正溢出。五、簡答題1某機(jī)主存容量為4M16 位，且存儲字長等于指令字長，假設(shè)該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間

20、接、立即、相對、基址五種尋址方式。1畫出一地址指令格式并指出各字段的作用；2該指令直接尋址的最大范圍十進(jìn)制表示；3一次間址的尋址范圍十進(jìn)制表示；4相對尋址的位移量十進(jìn)制表示。答：1一地址指令格式為 OPMAOP 操作碼字段，共7位，可反映120種操作；M 尋址方式特征字段，共3位，可反映5種尋址方式；A 形式地址字段，共1673 = 6 位 2直接尋址的最大范圍為26 = 64 3由于存儲字長為16 位，故一次間址的尋址范圍為216 = 65536 4相對尋址的位移量為32 + 31 2控制器中常采用哪些控制方式，各有何特點(diǎn)？ 答：控制器常采用同步控制、異步控制和聯(lián)合控制。同步控制即微操作序列

21、由基準(zhǔn)時標(biāo)系統(tǒng)控制，每一個操作出現(xiàn)的時間與基準(zhǔn)時標(biāo)保持一致。異步控制不存在基準(zhǔn)時標(biāo)信號，微操作的時序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個微操作控制信號后，等待執(zhí)行部件完成該操作時所發(fā)回的“答復(fù)或“終了信號，再開始下一個微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)微操作在同步時序信號控制下進(jìn)行，而對那些時間難以確定的微操作，如涉及到I/O 操作，那么采用異步控制。3某機(jī)有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。 中斷源屏蔽字0 1 2 3 4L0L1L2L3L4答：設(shè)屏蔽位

22、為“1時表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L01 1 0 0 0L10 1 0 0 0L21 1 1 1 0L31 1 0 1 0L41 1 1 1 11指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼機(jī)器數(shù)字長8位。答： 補(bǔ)碼0.0000000 移碼1.00000002除了采用高速芯片外，分別指出存儲器、運(yùn)算器、控制器和I/O 系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡要說明。答：存儲器：采用多體交叉存儲器運(yùn)算器：采用快速進(jìn)位鏈控制器：采用指令流水I/O 系統(tǒng)：采用DMA 方式3總線通信控制有幾種方式，簡要說明各自的特點(diǎn)。答：同步通信：通信雙方由統(tǒng)一

23、時標(biāo)控制數(shù)據(jù)傳送異步通信：采用應(yīng)答方式通信。半同步通信：統(tǒng)一時鐘，可插入等待信號別離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占用。4以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。答：一次程序中斷大致可分為五個階段。中斷請求 中斷判優(yōu) 中斷響應(yīng) 中斷效勞 中斷返回1完整的總線傳輸周期包括哪幾個階段？簡要表達(dá)每個階段的工作。答：總線在完成一次傳輸周期時，可分為四個階段：申請分配階段：由需要使用總線的主模塊或主設(shè)備提出申請，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請者； 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊或從設(shè)備的存儲地址或設(shè)備地址及有關(guān)命令，啟動

24、參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊； 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2除了采用高速芯片外，從計算機(jī)的各個子系統(tǒng)的角度分析，指出6種以上含6 種提高整機(jī)速度的措施。答：每寫出一種給1 分，最多6 分針對存儲器，采用高速芯片；針對存儲器，可以采用Cache-主存層次的設(shè)計和管理提高整機(jī)的速度；針對存儲器，可以采用多體并行結(jié)構(gòu)提高整機(jī)的速度；針對控制器，可以通過指令流水設(shè)計技術(shù)提高整機(jī)的速度；針對控制器，可以通過超標(biāo)量設(shè)計技術(shù)提高整機(jī)的速度；針對運(yùn)算器，可以對運(yùn)算方法加以改進(jìn)，如兩位乘，或用快速進(jìn)位鏈；

25、針對I/O 系統(tǒng)，可以運(yùn)用DMA 技術(shù)不中斷現(xiàn)行程序，提高CPU 的效率。3某機(jī)有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。答：每寫對一個屏蔽字1 分設(shè)屏蔽位為“1時表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0 L1 L2 L3 L41 1 0 0 00 1 0 0 01 1 1 0 1 1 1 1 1 11 1 0 0 1 1CPU 包括哪幾個工作周期？每個工作周期的作用是什么。答：取指周期是為了取指令間址周期是為了取有效地址執(zhí)行周期是為了取操作數(shù)中斷周期是為了保

26、存程序斷點(diǎn)2什么是指令周期、機(jī)器周期和時鐘周期？三者有何關(guān)系? 答：指令周期是CPU 取出并執(zhí)行一條指令所需的全部時間，即完成一條指令的時間。機(jī)器周期是所有指令執(zhí)行過程中的一個基準(zhǔn)時間，通常以存取周期作為機(jī)器周期。時鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計算機(jī)操作的最小單位時間。一個指令周期包含假設(shè)干個機(jī)器周期，一個機(jī)器周期又包含假設(shè)干個時鐘周期，每個指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個機(jī)器周期內(nèi)的時鐘周期數(shù)也可以不等。3.接收到的漢明碼為0100111按配偶原那么配置，試問欲傳送的信息是什么？ 答：要求出欲傳送的信息必須給出正確的信息位，故此題首先應(yīng)該判斷收到的信息是否有錯。 漢明碼

27、的格式如下：二進(jìn)制序號1 2 3 4 5 6 7名稱C1 C2 b4 C4 b3 b2 b1糾正過程如下： P1=1357=0 P2=2367=1 P4=4567=1 所以，P4P2P1=110，第6位出錯，可糾正為0100101，故欲傳送的信息為0101。4某機(jī)主存容量為4M16 位，且存儲字長等于指令字長，假設(shè)該機(jī)的指令系統(tǒng)具備56 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址五種尋址方式。1畫出一地址指令格式并指出各字段的作用；2該指令直接尋址的最大范圍十進(jìn)制表示；3一次間址的尋址范圍十進(jìn)制表示；4相對尋址的位移量十進(jìn)制表示。答：1一地址指令格式為：OPMAOP 操作碼字段

28、，共6 位，可反映56 種操作；M 尋址方式特征字段，共3 位，可反映5 種尋址方式；A 形式地址字段，共16 6 3 = 7 位2直接尋址的最大范圍為27 = 128 3由于存儲字長為16 位，故一次間址的尋址范圍為216 = 65536 4相對尋址的位移量為64 + 63 5能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？答：不能說機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與機(jī)器周期中所含的時鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含時鐘周期數(shù)不同，機(jī)器的速度也不同。機(jī)器周期中所含時鐘周期數(shù)少的機(jī)器，速度更快。此外，機(jī)器的速度還和

29、其他很多因素有關(guān)，如主存的速度、機(jī)器是否配有Cache、總線的數(shù)據(jù)傳輸率、硬盤的速度、以及機(jī)器是否采用流水技術(shù)等等。機(jī)器速度還可以用MIPS每秒執(zhí)行百萬條指令數(shù)和CPI執(zhí)行一條指令所需的時鐘周期數(shù)來衡量。六、問答題1主機(jī)框圖如下所示：存儲體CU控制單元控制器運(yùn)算器1假設(shè)存儲器容量為64K32 位，指出圖中各存放器的位數(shù)； 2寫出組合邏輯控制器完成STA X X 為主存地址指令發(fā)出的全部微操作命令及節(jié)拍安排。3假設(shè)采用微程序控制，還需增加哪些微操作？ 2一條雙字長的取數(shù)指令LDA存于存儲器的100 和101 單元，其中第一個字為操作碼和尋址特征M，第二個字為形式地址。假設(shè)PC 當(dāng)前值為100，變址存放器XR的內(nèi)容為100，基址存放器的內(nèi)容為200，存儲器各單元的內(nèi)容如以下列圖所示。寫出在以下尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC 的內(nèi)容。 尋址方式 AC 內(nèi)容1 直接尋址2 立即尋址3 間接尋址4 相對尋址5 變址尋址6 基址尋址 3設(shè)某機(jī)有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序?yàn)锳 B C D，現(xiàn)要求將中斷處理次序改為D A C B。1寫出每個中斷源對應(yīng)的屏蔽