《Verilog HDL硬件描述語言》實驗教學大綱

1、Verilog HDL硬件描述語言實驗教學大綱課程代碼：MICR3001課程名稱：Verilog HDL硬件描述語言英文名稱：Verilog HDL實驗室名稱：微電子實驗室課程學時：72實驗學時：18一、本課程實驗教學目的與要求通過實驗要求學生掌握用Verilog HDL硬件描述語言進行集成電路設計的流程和方法。學會使用Max+plus，Quartus設計軟件，掌握從HDL源代碼的輸入編譯仿真管腳鎖定下載全過程。學會用ModelSim設計軟件，用Verilog HDL編寫測試碼對設計模塊進行仿真。 二、主要儀器設備及現(xiàn)有臺套數(shù) PC，現(xiàn)有35臺; EDA實驗箱，25套;三、實驗課程內容和學時分

2、配序號實驗項目名稱目的、要求實驗內容學時分配實驗類型每組人數(shù)必開、選開1四位全加器設計具有Verilog HDL基本知識，具有一定分析問題解決問題能力，在編譯和仿真過程中出現(xiàn)問題能想辦法解決，最終由教師驗收通過。根據(jù)四位全加器的原理，寫出四位全加器的Verilog HDL代碼，用Max+plus的文本編輯器，輸入四位全加器的Verilog HDL代碼，編譯糾錯，仿真驗證功能，選擇器件，管腳鎖定，下載到FPGA芯片，最終驗證功能是否正確。3基礎性1必開2十進制加/減計數(shù)器設計掌握ModelSim仿真工具，學會編寫測試碼進行仿真根據(jù)十進制加/減計數(shù)器的要求，寫出十進制加減計數(shù)器和它的測試代碼；用M

3、odelSim的文本編輯器，輸入十進制加減計數(shù)器和它的測試代碼；編譯糾錯；仿真驗證功能；回到Max+plus選擇器件，管腳鎖定，下載到FPGA芯片，最終驗證功能是否正確。3設計性1必開3彩燈控制器設計掌握Quartus設計工具，掌握行為建模方法根據(jù)彩燈控制器的設計要求，用行為建模方法，寫出彩燈控制器的Verilog HDL代碼；用Quartus的文本編輯器，輸入彩燈控制器的Verilog HDL代碼；，編譯糾錯，仿真驗證功能，選擇器件，管腳鎖定，下載到FPGA芯片，最終驗證功能是否正確。6設計性1必開4交通燈控制器設計掌握狀態(tài)機建模，綜合利用仿真，下載工具完成設計任務。根據(jù)交通燈控制器的設計要求，畫出交通燈控制器的狀態(tài)圖，用狀態(tài)機建模方法，寫出交通燈控制器的Verilog HDL代碼；用ModelSim的文本編輯器，輸入交通燈控制器和它的測試代碼；編譯糾錯；仿真驗證功能；回到Max+plus或Quartus選擇器件，管腳鎖定，下載到FPGA芯片，最終驗證功能是否正確。6綜合性1必開四、考核方式1、實驗報告：有設計代碼，仿真結果，管腳排列，驗證結果。2、考核方式：（1）實驗課的考核方式：教師驗收評定成績。（2）實驗課考核成績:根據(jù)實驗完成情況和實驗報告是否完整確定，實驗課成績占課程總成績的10%。五、實驗教材、參考書1