8第八章輸入輸出接口

1、第八章輸入輸出接口楊翠微復(fù)旦大學(xué)電子工程系I/O接口的基本功能數(shù)據(jù)緩沖解決CPU與外設(shè)在工作速度上的不匹配，避免因速度不一致而造成數(shù)據(jù)丟失提供同步信息為協(xié)調(diào)CPU與外設(shè)的通訊，接口電路要提供一定的狀態(tài)信息信號(hào)與信息格式的轉(zhuǎn)換包括模數(shù)、數(shù)模轉(zhuǎn)換，串并、并串轉(zhuǎn)換，以及電平轉(zhuǎn)換中斷管理專門的中斷控制邏輯I/O接口數(shù)據(jù)總線地址總線控制總線設(shè)備中斷控制邏輯控制寄存器狀態(tài)寄存器數(shù)據(jù)輸出寄存器數(shù)據(jù)輸入寄存器CPUI/O數(shù)據(jù)傳輸形式并行通信：數(shù)據(jù)的各位同時(shí)傳送串行通信：數(shù)據(jù)一位一位順序傳送I/O端口的編址方式器映像的I/OI/O和器尋址通常用于沒有單獨(dú)I/O控制線的CPU(51系列)不需要單獨(dú)的I/O指令獨(dú)立

2、I/O空間I/O有自己獨(dú)立的尋址空間有專門的I/O讀寫控制線(x86)有單獨(dú)的I/O指令I(lǐng)/O地址空間單元I/O地址空間器空間I/O傳送方式無條件傳送方式不管外設(shè)的狀態(tài)，直接讀寫缺點(diǎn)：CPU與外設(shè)缺乏同步，容易造成丟失數(shù)據(jù)或CPU不必要的操作查詢傳送方式也稱條件傳送方式，CPU和外設(shè)通過某種標(biāo)志同步缺點(diǎn)：CPU頻繁查詢標(biāo)志，無法運(yùn)行其他任務(wù)中斷傳送方式通過觸發(fā)CPU的中斷，通知CPU進(jìn)行傳送需要中斷控制支持查詢方式輸入接口D0-D774LS374Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7D0 D1 D2 D3 D4 D5 D6 D774LS123+5RCextOE CLKCext狀態(tài)位為1

3、A B CLRQ-ACKQYCLKCD74LS125+5110DQ SDD狀74LS74BUSY-RD狀-STB讀入數(shù)據(jù)-RD讀入狀態(tài)信息NDIN0-DIN7查詢方式輸出接口D0-D774LS374D0 D1 D2 D3 D4 D5 D6 D7Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q774LS123+5RCextOE CLKCextA B CLRQQ狀態(tài)位為1CLKCDN74LS125+5001DQ SD74LS7401BUSY-RD_BUSYBUSY-RD_SD_S輸出數(shù)據(jù)-ACK-STB-WR讀入狀態(tài)信息YQ0-Q7I/O傳送方式器存?。―MA）方式直接高速外設(shè)批量傳輸數(shù)據(jù)，CPU負(fù)載

4、過重暫時(shí)取得三總線的控制權(quán)，外設(shè)與器，器與器或外設(shè)與外設(shè)之間直接傳輸，不需要CPU進(jìn)行操作適批數(shù)據(jù)傳輸，廣泛應(yīng)用于磁盤或網(wǎng)卡DMAC的一般結(jié)構(gòu)DMA控制器(DMAC)的功能接收I/O接口的DMA請求，并向CPU發(fā)出總線請求接管總線控制，進(jìn)入DMA傳輸實(shí)現(xiàn)自動(dòng)尋址器和I/O所能提供需的控制信號(hào)能控制DMA傳輸?shù)拈_始和結(jié)束能向CPU交還總線控制權(quán)DMAC的工作方式單字節(jié)傳輸方式每次傳輸一個(gè)字節(jié)，效率低塊傳輸方式(也稱組傳輸方式)每次傳輸一個(gè)塊的數(shù)據(jù)，塊大小要看具體情況請求傳輸方式介于前兩者方式之間，每傳輸完一個(gè)字節(jié)，都要檢測I/O接口的DMA請求是否有效，如果無效，則暫停直至有效，再繼續(xù)傳輸。DM

5、AC的工作過程用FIFO傳輸數(shù)據(jù)典型FIFO管腳FULLEMPTY-RST：指針復(fù)位LDCK：輸入時(shí)鐘UNCK：輸出時(shí)鐘-FULL：FIFO滿標(biāo)志-EMPTY：FIFO空標(biāo)志-OE：輸出有效SN74ALS2232A（單向）648bit FIFOSN74ALS2238（雙向）RSTLDCKOEUNCKD7 D0Q7 Q0FIFOSN74ALS2232A用FIFO在兩CPU間傳輸數(shù)據(jù)（單向）FULLEMPTY路電RSTLDCKOEUNCKD7Q7 Q0位復(fù) D0RSTD7 D0Q7 Q0CCPU BFIFOSN74ALS2232AIOWA7A0A7A0IOR輸出口譯輸譯D. BUS AD. BUS B口RAM傳送數(shù)據(jù)有兩套總線，可以同時(shí)被兩個(gè)CPU讀寫存貯體的數(shù)據(jù)同時(shí)屬于左右兩口的CPU不能同時(shí)對(duì)同一個(gè)單元寫入，否則造成“爭議”（Arbitration）AddressLAddressRDataDataLRCEL WELCER WEROELOERDual Port RAMBUSYL 口BUSYR雙 M A R典型的雙口RAMCY7C132 2K8的高速CMOS靜態(tài)雙口RAM雙口RAM與CPU的連接傳送數(shù)據(jù)迅速成本高傳送