（中職）電子技術(shù)基礎(chǔ)與技能（電子信息類）第11章課件

1、（中職）電子技術(shù)基礎(chǔ)與技能（電子信息類）第11章ppt課件第11章 時(shí)序邏輯電路 11.2 計(jì)數(shù)器11.1 寄存器通過(guò)這一單元的學(xué)習(xí)，可以掌握的知識(shí)有：1了解寄存器的類型；2了解移位寄存器的應(yīng)用；3. 理解掌握二進(jìn)制、十進(jìn)制等典型集成計(jì)數(shù)器的外特性及應(yīng)用4理解任意進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)。 學(xué)習(xí)內(nèi)容11.1 寄存器（Register） 寄存器是用來(lái)保存二進(jìn)制數(shù)據(jù)的，是計(jì)算機(jī)CPU（中央處理器）內(nèi)部的基本部件，也應(yīng)用在通信電路中，相對(duì)較少直接用于組裝數(shù)字電路。寄存器存入數(shù)碼的方式 有并行和串行兩種。并行存取速度快，串行傳送數(shù)據(jù)線少。寄存器按功能分有數(shù)碼寄存器、移位寄存器。11.1.1 移位寄存器 移位寄

2、存器不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)1位。 （1）右移寄存器（D觸發(fā)器組成的4位右移寄存器） 右移寄存器的結(jié)構(gòu)特點(diǎn)：高位觸發(fā)器的輸出端接低位觸發(fā)器的輸入端。圖11-1 4位右移寄存器 圖11-2 移位寄存器工作原理11.1.2 典型的移位寄存器74LS194圖11-3 74LS194外引腳圖 74LS194是功能較強(qiáng)的4位雙向移位通用寄存器。 表11-1 4位雙向移位寄存器74LS194的功能表輸 入輸 出功 能 說(shuō) 明清零控制時(shí)鐘串行輸入并行輸入S1S0CPSLINSRIND3D2D1D0Q3Q2Q1Q000000異步置010Q3Q2Q1Q0保持

3、111d3d2d1d0d3d2d1D0并行送數(shù)SR、SL輸入均無(wú)效10111Q3nQ2nQ1n右移10100Q3nQ2nQ1n1101Q2nQ1nQ0n1左移1100Q2nQ1nQ0n0100Q3nQ2nQ1nQ0n保持圖11-4 數(shù)據(jù)串行傳送波形與位時(shí)鐘 數(shù)據(jù)串行傳送中，相同的串行數(shù)據(jù)波形，具體代表的數(shù)據(jù)的位數(shù)、每位數(shù)據(jù)占據(jù)的時(shí)間、每一位數(shù)據(jù)數(shù)值對(duì)應(yīng)的串行數(shù)據(jù)值的時(shí)刻都是由讀取數(shù)據(jù)的時(shí)鐘決定的。圖11-5 74LS194 構(gòu)成環(huán)形計(jì)數(shù)器 11.1.3 移位寄存器應(yīng)用舉例 計(jì)數(shù)器用以統(tǒng)計(jì)輸入脈沖CP個(gè)數(shù)的電路。11.2 計(jì)數(shù)器 計(jì)數(shù)器的分類：（2）按計(jì)數(shù)器中觸發(fā)器觸發(fā)時(shí)刻，可分為同步計(jì)數(shù)器和異

4、步計(jì)數(shù)器。（1）根據(jù)構(gòu)成計(jì)數(shù)器的觸發(fā)器個(gè)數(shù)來(lái)分，有n個(gè)觸發(fā)器稱為n位二進(jìn)制計(jì)數(shù)器。（3）按計(jì)數(shù)過(guò)程中計(jì)數(shù)方式是每輸入一計(jì)數(shù)脈沖是“加1”還是“減1”來(lái)分，可分為加法、減法和可逆計(jì)數(shù)器。 （4）按模數(shù)（計(jì)數(shù)器一個(gè)循環(huán)的獨(dú)立狀態(tài)個(gè)數(shù)）劃分，可分為2n進(jìn)制計(jì)數(shù)器、非2n進(jìn)制計(jì)數(shù)器，其中十進(jìn)制計(jì)數(shù)器是最常用的非2n進(jìn)制計(jì)數(shù)器。表11-2 常用的計(jì)數(shù)器集成電路芯片型號(hào)集成電路系列功能簡(jiǎn)述74LS160TTL可預(yù)置BCD異步清除計(jì)數(shù)器74LS161TTL可預(yù)制四位二進(jìn)制異步清除計(jì)數(shù)器74LS162TTL可預(yù)置BCD同步清除計(jì)數(shù)器74LS163TTL可預(yù)制四位二進(jìn)制同步清除計(jì)數(shù)器74LS190TTLBCD同

5、步加/減計(jì)數(shù)器74LS191TTL二進(jìn)制同步可逆計(jì)數(shù)器74LS192TTL可預(yù)置BCD雙時(shí)鐘可逆計(jì)數(shù)器74LS193TTL可預(yù)置四位二進(jìn)制雙時(shí)鐘可逆計(jì)數(shù)器74LS290TTL二/五分頻十進(jìn)制計(jì)數(shù)器74LS293TTL二/八分頻四位二進(jìn)制計(jì)數(shù)器CD4017CMOS十進(jìn)制計(jì)數(shù)/分配器CD4020CMOS14級(jí)串行二進(jìn)制計(jì)數(shù)/分頻器CD4024CMOS7級(jí)二進(jìn)制串行計(jì)數(shù)/分頻器CD4040CMOS12級(jí)二進(jìn)制串行計(jì)數(shù)/分頻器CD4060CMOS14級(jí)二進(jìn)制串行計(jì)數(shù)/分頻器CD40102CMOS8位可預(yù)置同步BCD減法計(jì)數(shù)器CD40103CMOS8位可預(yù)置同步二進(jìn)制減法計(jì)數(shù)器CD40160CMOS可預(yù)

6、置BCD加計(jì)數(shù)器CD40161CMOS可預(yù)置4位二進(jìn)制加計(jì)數(shù)器CD40162CMOSBCD加法計(jì)數(shù)器CD40163CMOS4位二進(jìn)制同步計(jì)數(shù)器CD40192CMOS可預(yù)置BCD加/減計(jì)數(shù)器(雙時(shí)鐘)CD40193CMOS可預(yù)置4位二進(jìn)制加/減計(jì)數(shù)器11.2.1 十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器是最常用的計(jì)數(shù)器之一。二-十進(jìn)制的編碼（BCD碼）方式有多種，最常用的8421BCD碼。 圖11-6 十進(jìn)制（8421BCD）加法計(jì)數(shù)器狀態(tài)圖圖11-7是同步可逆十進(jìn)制計(jì)數(shù)器192的外引腳排列圖。192是可預(yù)置的雙時(shí)鐘8421BCD碼十進(jìn)制加/減（可逆）計(jì)數(shù)器（即既能執(zhí)行遞加，又能執(zhí)行遞減的計(jì)數(shù)器）。74LS19

7、2在TTL系列中有54/74192、54/74LS192、54/74F192等以及CMOS系列中的54/74HC192、54/74HCT192等。圖11-7 74LS192外引腳圖表11-3 同步十進(jìn)制可逆計(jì)數(shù)器192功能表。加法時(shí)鐘CPU減法時(shí)鐘CPD允許預(yù)置 LD復(fù)位RD動(dòng) 作110加 1計(jì)數(shù)110不計(jì)數(shù)110減1計(jì)數(shù)110不計(jì)數(shù)00異步預(yù)置數(shù)Q=D1異步清零Q=011.2.2 2n進(jìn)制計(jì)數(shù)器 74LS161可預(yù)制4位二進(jìn)制異步清除集成計(jì)數(shù)器，是具有預(yù)置、數(shù)據(jù)保持、同步置數(shù)、異步清零的4位二進(jìn)制加法計(jì)數(shù)器。74LS161有TTL系列中的54/74161、54/74LS161和54/74F1

8、61以及CMOS系列中的54/74HC161、54/74HCT161等。 74LS161電路除了具有二進(jìn)制加法計(jì)數(shù)功能外，還具有預(yù)置數(shù)、保持和異步置零等附加功能。圖11-8 74LS161外引腳圖74161具有以下功能：（1）異步清零（2）同步并行預(yù)置數(shù)清 零預(yù) 置使 能時(shí) 鐘預(yù)置數(shù)據(jù)輸入輸 出工 作 模 式EPETCPD3D2D1D0Q3Q2Q1Q000000異步清零10d3d2d1d0d3d2d1d0同步置數(shù)110保持?jǐn)?shù)據(jù)保持110保持?jǐn)?shù)據(jù)保持1111計(jì)數(shù)加法計(jì)數(shù)表11-4 同步4位二進(jìn)制計(jì)數(shù)器74LS161功能表 （3）計(jì)數(shù) （4）保持 11.2.3 N進(jìn)制計(jì)數(shù)器 N進(jìn)制計(jì)數(shù)器是指N種狀

9、態(tài)為一個(gè)計(jì)數(shù)循環(huán)周期的計(jì)數(shù)器。1.當(dāng)MN時(shí)，則只需一片M進(jìn)制計(jì)數(shù)器，利用把輸出端狀態(tài)反饋回清零端或用預(yù)置數(shù)來(lái)打斷原循環(huán)規(guī)律來(lái)實(shí)現(xiàn)；2.當(dāng)MM，且N不是M的倍數(shù)，則利用級(jí)聯(lián)擴(kuò)展取得高進(jìn)制數(shù)后再利用反饋強(qiáng)制形成N進(jìn)制。1Q2EPD2CPETQ計(jì)數(shù)脈沖DR1RCO0QQQ1DQLD7416123110D3D0QQ31【例11.1】用74LS161構(gòu)成八進(jìn)制計(jì)數(shù)器。100000000001001000110111011001000101210QQQQ3RD異步清零，出現(xiàn)過(guò)渡態(tài)。圖11-9 用反饋清零法將74161接成八進(jìn)制計(jì)數(shù)器（1）反饋清零法圖11-10 用反饋置數(shù)法將74161接成八進(jìn)制計(jì)數(shù)器（2

10、）反饋置數(shù)法2任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)【例11.2】用74LS161構(gòu)成8421BCD碼表示的24進(jìn)制計(jì)數(shù)器。解：因?yàn)镹24，而74161為模16計(jì)數(shù)器，所以要用兩片74161構(gòu)成.(1)先將兩芯片采用同步級(jí)聯(lián)方式連接成100進(jìn)制計(jì)數(shù)器。問(wèn)題：161中16進(jìn)制講數(shù)器，而24進(jìn)制對(duì)應(yīng)于低位是10進(jìn)制計(jì)數(shù)，即時(shí)，無(wú)法利用RCO端，進(jìn)位信息如何傳遞？ (2)用異步清零法實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。利用置位端構(gòu)成十進(jìn)制1001即到9D時(shí)置數(shù)端有效，等下一個(gè)脈沖到來(lái)時(shí)把0000輸入，即計(jì)數(shù)循環(huán)為10D0010，0100即計(jì)數(shù)到24D時(shí)馬上強(qiáng)制清零，又從0開始，即計(jì)數(shù)循環(huán)為0D23D利用清零端實(shí)現(xiàn)24進(jìn)制3Q2QET

11、CP0D1D2D3DRCO1Q0Q74161(1) 低位EPRDDLD13DD3DCPQQ00RCO74161(2) 高位L21ETQDQR2DEP11計(jì)數(shù)脈沖清零脈沖0132QQQQ4576QQQQ&G1G2G3圖11-11 74161構(gòu)成24進(jìn)制計(jì)數(shù)器11.2.4 計(jì)數(shù)器應(yīng)用舉例 1. 測(cè)量脈沖信號(hào)的頻率圖11-12 測(cè)量脈沖頻率的框圖 圖11-13 測(cè)量脈沖原理示意圖 圖11-14 獲標(biāo)準(zhǔn)取樣脈沖的方法2多次分頻計(jì)數(shù)電路的運(yùn)用 12位的計(jì)數(shù)器4040有Q0Q11位輸出端，其分頻值分別為20，21，22，211，輸出端Q11Q10Q9Q8Q7Q6Q5Q4Q3Q2Q1在計(jì)數(shù)脈沖的控制下，可實(shí)

12、現(xiàn)二進(jìn)制遞加數(shù)從0000000000000000000001000000000101111111111100000000000的循環(huán)。圖11-15 4040管腳圖3組成脈沖分配器 圖11-16 計(jì)數(shù)器構(gòu)成脈沖分配器波形4數(shù)字測(cè)速系統(tǒng) 圖11-17 數(shù)字測(cè)速系統(tǒng)示意圖及其工作波形 本章回顧1時(shí)序邏輯電路通?？煞譃閮纱箢悾和綍r(shí)序邏輯電路與異步時(shí)序電路。常見(jiàn)的時(shí)序邏輯電路有寄存器、計(jì)數(shù)器等。2寄存器用來(lái)存放二進(jìn)制代碼，按其功能可分為數(shù)碼寄存器和移位寄存器。數(shù)碼寄存器電路簡(jiǎn)單，只用來(lái)存放數(shù)碼，具有接收數(shù)碼、保持并清除原有數(shù)碼等功能。一個(gè)多位數(shù)碼寄存器可看作是多個(gè)觸發(fā)器的并行使用。移位寄存器是一個(gè)同步

13、時(shí)序電路，具有存放數(shù)碼功能且還有移位數(shù)碼的功能，即在CP作用下，能將其存放的數(shù)碼依次左移或右移。按存放數(shù)碼的輸入輸出方式不同，移位寄存器有四種工作方式：串行輸入/串行輸出、串行輸入/并行輸出、并行輸入/串行輸出、并行輸入/并行輸出。3計(jì)數(shù)器的基本功能是對(duì)輸入計(jì)數(shù)脈沖CP進(jìn)行加法或減法計(jì)數(shù)，也可用于分頻、定時(shí)、運(yùn)算和自控等。二進(jìn)制計(jì)數(shù)器是構(gòu)成各種計(jì)數(shù)器的基礎(chǔ)，應(yīng)重點(diǎn)掌握；十進(jìn)制計(jì)數(shù)器應(yīng)用廣泛，學(xué)習(xí)時(shí)應(yīng)側(cè)重理解8421BCD碼計(jì)數(shù)器。4常用集成時(shí)序邏輯器件寄存器和計(jì)數(shù)器的產(chǎn)品很多，要正確使用這些器件，必須要學(xué)會(huì)借助有關(guān)器件手冊(cè)和技術(shù)資料，弄清楚所用器件的邏輯功能、外接引腳功能以及邏輯關(guān)系。要了解和

14、記住一些常用信號(hào)名和作用，以方便使用。對(duì)于一些多功能的芯片，使用時(shí)一定要根據(jù)使用要求注意正確連接，否則就達(dá)不到使用要求。實(shí)驗(yàn) 秒計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康模?）熟悉集成計(jì)數(shù)器邏輯功能和各控制端作用。（2）掌握計(jì)數(shù)器使用方法。二、實(shí)驗(yàn)儀器及材料（1）74LS161 十進(jìn)制同步計(jì)數(shù)器2片（2）74LS00四2輸入與非門1片（3）GMS5101共陰極數(shù)碼顯示電路2片（4）4511 七段譯碼器 2片（5）4040 計(jì)數(shù)器 1片 （6）4060 帶振蕩的計(jì)數(shù)器 1片（7）32768Hz晶振 1塊（8）電阻 1M/100K 各1（9）開關(guān) 2個(gè)三、實(shí)驗(yàn)內(nèi)容及步驟圖11-21 脈沖計(jì)數(shù)顯示電路圖四、實(shí)驗(yàn)報(bào)告1. 整理實(shí)驗(yàn)內(nèi)容和各實(shí)驗(yàn)數(shù)據(jù)。2. 說(shuō)明實(shí)驗(yàn)電路的工作原理。3畫出用74LS192替代74LS161構(gòu)成秒脈沖計(jì)數(shù)顯示電路圖，并分析其工作原理。五、想一想、做一做1用