直接數(shù)字頻率合成器（DDS）

1、 設(shè)計(jì)說明1.1 設(shè)計(jì)內(nèi)容利用QuartusII軟件和SmartSOPC實(shí)驗(yàn)箱設(shè)計(jì)一個(gè)頻率及相位均可控制的具有正弦和余弦輸出的直接數(shù)字頻率合成器（Direct Digital Frequency Synthesizer 簡(jiǎn)稱DDFS或DDS）。1.2 設(shè)計(jì)目的（1）學(xué)習(xí)EDA集成工具軟件QuartusII的使用； （2）學(xué)習(xí)基于可編程邏輯器件的EDA設(shè)計(jì)流程； （3）學(xué)會(huì)基于可編程邏輯器件的電路設(shè)計(jì)。1.3 設(shè)計(jì)要求1.3.1 基本要求（1）利用QuartusII軟件和SmartSOPC實(shí)驗(yàn)箱實(shí)現(xiàn)DDS的設(shè)計(jì)；（2）DDS中的波形存儲(chǔ)器模塊用Altera公司的Cyclone系列FPGA芯片中的

2、RAM實(shí)現(xiàn)，RAM結(jié)構(gòu)配置成21210類型；（3）具體參數(shù)要求：頻率控制字K取4位；基準(zhǔn)頻率fc=1MHz,由實(shí)驗(yàn)板上的系統(tǒng)時(shí)鐘分頻得到；（4）系統(tǒng)具有使能功能；（5）利用實(shí)驗(yàn)箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，能夠通過示波器觀察到正弦波形；（6）通過開關(guān)（實(shí)驗(yàn)箱上的Ki）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗(yàn)證。1.3.2 提高要求（1）通過按鍵（實(shí)驗(yàn)箱上的Si）輸入DDS的頻率和相位控制字，以擴(kuò)大頻率控制和相位控制的范圍；(注意：按鍵后有消顫電路)；（2）在數(shù)碼管上顯示生成的波形頻率；（3）設(shè)計(jì)能輸出多種波形（三角波、鋸齒波、方波等）的多功能波形發(fā)生器；

3、（4）充分考慮ROM結(jié)構(gòu)及正弦函數(shù)的特點(diǎn)，進(jìn)行合理的配置，提高計(jì)算精度；（5）基于DDS的AM調(diào)制器的設(shè)計(jì)；（6）自己添加其他功能。1.4 設(shè)計(jì)原理1.4.1 DDS概念DDS是將先進(jìn)的數(shù)字處理理論與方法引入頻率合成的一項(xiàng)新技術(shù)，DDS把一系列數(shù)字量形式的信號(hào)通過數(shù)/模轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號(hào)。在本系統(tǒng)中，DDS的具體工作過程是由N位相位累加器、N位加法器和N位累加寄存器組成。每來一個(gè)時(shí)鐘脈沖，N位加法器將頻率控制字K與N位累加寄存器輸出的累加相位數(shù)據(jù)相加，并把相加后的結(jié)果送至累加寄存器的輸入端。累加寄存器一方面將上一時(shí)鐘周期作用后所產(chǎn)生的新的相位數(shù)據(jù)反饋到加法器的輸入端，使加法器在下一時(shí)

4、鐘的作用下繼續(xù)與頻率控制字K相加;另一方面將這個(gè)值作為取樣地址送入幅度/相位轉(zhuǎn)換電路，幅度/相位轉(zhuǎn)換電路根據(jù)這個(gè)地址輸出相應(yīng)的波形數(shù)據(jù)。1.4.2 DDS組成及工作原理主電路是由脈沖信號(hào)發(fā)生電路利用分頻器產(chǎn)生1MHz的時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)驅(qū)動(dòng)地址累加電路循環(huán)產(chǎn)生12位地址信息。產(chǎn)生的地址信息同時(shí)輸出到各種預(yù)存好函數(shù)信息的ROM的地址端，根據(jù)這一地址，各ROM便會(huì)輸出地址所對(duì)應(yīng)的函數(shù)值，再通過數(shù)據(jù)選通模塊，根據(jù)我們的需要選擇輸出某路函數(shù)信息，送至實(shí)驗(yàn)箱上的D/A芯片，便能將二進(jìn)制信息變?yōu)槟M量，最后用低通濾波器濾除高頻分量，送至示波器便能輸出較為清晰的函數(shù)圖像。DDS的組成及其工作原理結(jié)構(gòu)圖如圖

5、1.1所示：圖1.1 DDS的組成及工作原理結(jié)構(gòu)框圖(1)頻率預(yù)置與調(diào)節(jié)電路頻率預(yù)置電路輸入有清零、使能和頻率控制字，頻率控制字改變函數(shù)頻率的原理主要是通過改變累加的步長(zhǎng)改變輸出信號(hào)的頻率，沒有頻率控制字的時(shí)候，步長(zhǎng)默認(rèn)為1，當(dāng)改變頻率控制字為n時(shí)，頻率則變?yōu)閒/n. (2)累加器地址累加模塊原理并不復(fù)雜，其主要由加法器和寄存器構(gòu)成，累加的地址結(jié)果存儲(chǔ)在寄存器中，每當(dāng)一個(gè)時(shí)鐘來到，原地址便加上預(yù)置的頻率控制字成為新的地址并保存在寄存器中，以供穩(wěn)定輸出供ROM選擇數(shù)據(jù)使用。相位累加器如圖1.2所示，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，相位累加器的組成= N位加法器+N位

6、寄存器。圖1.2 N位相位累加器(3)波形存儲(chǔ)器ROM模塊是本系統(tǒng)的核心部分之一，該模塊中儲(chǔ)存了所需要的函數(shù)信息，用Matlab生成儲(chǔ)存函數(shù)信息的. mif文件,再用Quartus II 中編輯好的LPM ROM模塊便能輕松產(chǎn)生對(duì)應(yīng)的ROM模塊，該系統(tǒng)所用的ROM有12位的地址線和10位的數(shù)據(jù)線，ROM中共有4096個(gè)數(shù)值。其原理圖如圖1.3所示：圖1.3 波形存儲(chǔ)器（4）D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用：把已經(jīng)合成的正弦波的數(shù)字量轉(zhuǎn)換成模擬量。其原理如圖1.4所示：圖1.4 D/A轉(zhuǎn)換器工作原理圖（5）低通濾波器 低通濾波器的作用：濾除生成的階梯形正弦波中的高頻成分，將其變成光滑的正弦波。如圖

7、1.5所示：圖1.5 低通濾波器工作原理（6）核心單元電路及工作流程DDS的基本結(jié)構(gòu)主要由相位累加器、相位調(diào)制器、正弦波數(shù)據(jù)表(ROM)、D/A轉(zhuǎn)換器構(gòu)成。相位累加器由N位加法器N位寄存器構(gòu)成。每來一個(gè)CLOCK，加法器就將頻率控制字fwrod與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結(jié)果又反饋送至累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加以此，相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值進(jìn)行

8、找表查出，完成相位到幅值的轉(zhuǎn)換。頻率和相位均可控制的具有正弦和余弦輸出的DDS核心單元電路及其工作流程示意圖如圖1.6所示圖1.6 核心單元電路及工作流程示意圖2 實(shí)驗(yàn)電路設(shè)計(jì)2.1 電路總體設(shè)計(jì)圖圖2.1 總體電路設(shè)計(jì)圖由電路總圖可以直觀的看出，該電路由5個(gè)模塊組成，它們分別是分頻電路、累加器及頻率相位控制電路、顯示電路、消顫電路和測(cè)頻電路。在下文中將會(huì)對(duì)各個(gè)模塊加以詳細(xì)說明。2.2 各模塊設(shè)計(jì)2.2.1 分頻電路該實(shí)驗(yàn)平臺(tái)已經(jīng)提供了48MHz的時(shí)鐘頻率，本系統(tǒng)使用的基準(zhǔn)頻率是1Mhz的時(shí)鐘頻率，因此我們需要對(duì)48Mhz進(jìn)行48分頻，但是動(dòng)態(tài)顯示電路也需要1Khz、1Hz和0.5Hz的時(shí)鐘，

9、因此我們需要設(shè)計(jì)多個(gè)分頻器組合得到各種我們所需要的頻率。（1）二分頻二分頻電路就是一個(gè)D觸發(fā)器，其原理圖如下所示：圖2.2 二分頻電路圖封裝后：圖2.3 二分頻封裝圖仿真波形圖：圖2.4 二分頻波形圖（2）三分頻三分頻電路由兩個(gè)D觸發(fā)器來實(shí)現(xiàn)，其原理圖如下所示;圖2.5 三分頻電路圖封裝后：圖2.6 三分頻封裝圖波形仿真圖：圖2.7 三分頻波形圖（3）八分頻 八分頻是由3個(gè)二分頻串聯(lián)而成。如下圖所示：圖2.8 八分頻電路圖波形仿真圖：圖2.9 八分頻波形圖（4）十分頻電路十分頻電路是由74163來實(shí)現(xiàn)，如下圖所示：圖2.10 十分頻電路圖封裝后：圖2.11 十分頻封裝圖（5）1000分頻100

10、0分頻是由3個(gè)十分頻電路串聯(lián)而成，其電路圖如下所示：圖2.11 1000分頻電路圖（6）分頻電路總設(shè)計(jì)圖圖2.12 總分頻電路封裝后：圖2.13 總分頻封裝圖2.2.2 頻率相位控制電路累加電路主要由加法器和寄存器構(gòu)成，累加的地址結(jié)果存儲(chǔ)在寄存器中，每當(dāng)一個(gè)時(shí)鐘來到，原地址便加上預(yù)置的頻率控制字成為新的地址并保存在寄存器中，以供穩(wěn)定輸出供ROM選擇數(shù)據(jù)使用。頻率預(yù)置與調(diào)節(jié)電路由四部分組成，首先需將輸入信號(hào)進(jìn)行模100的計(jì)數(shù)，在將所記的8421BCD碼轉(zhuǎn)化為2進(jìn)制數(shù)，以控制頻率域相位的變化。該設(shè)計(jì)實(shí)現(xiàn)一個(gè)頻率和相位自動(dòng)遞增的過程。頻率變化范圍由100HZ-8KHZ。通過開關(guān)K1和K2分別控制頻率

11、的清零和保持端，以便計(jì)數(shù)到需要值時(shí)清零重新開始遞增和保持同一頻率顯示。K3、K4作為相位控制按鈕，與頻率控制相同分別為清零和保持端。模100位計(jì)數(shù)器電路模100位計(jì)數(shù)器電路由兩片74160芯片組成。利用74160的異步清零并輸出來實(shí)現(xiàn)100位計(jì)數(shù)器，其原理圖如下所示：圖2.14 模100計(jì)數(shù)器電路圖封裝后：圖2.15 模100計(jì)數(shù)器封裝圖（2）8421BCDbin2電路模100的輸出信號(hào)經(jīng)兩片74184 BCD二進(jìn)制轉(zhuǎn)換芯片實(shí)現(xiàn)二進(jìn)制轉(zhuǎn)換。其原理如下所示：圖2.16 8421BCDbin2電路圖封裝后：圖2.17 8421BCDbin2封裝圖(3)頻率控制電路頻率控制電路由2片帶公共時(shí)鐘和復(fù)位

12、六D觸發(fā)器74174組成。輸出結(jié)果由累加器累加，實(shí)現(xiàn)頻率自動(dòng)按照一定步長(zhǎng)累加變化。電路圖如下所示：圖2.18 頻率控制電路圖封裝后：圖2.19 頻率控制封裝圖（4）相位控制電路相位控制電路實(shí)現(xiàn)對(duì)產(chǎn)生波形相位進(jìn)行控制。電路由2片帶公共時(shí)鐘和復(fù)位六D觸發(fā)器74174組成。相位控制字從74174輸入端輸入，送入后面的加法器。高四位，低8位置零，這樣相位的變化能更明顯。電路圖如下所示：圖2.20 相位控制電路圖封裝后：圖2.21 相位控制封裝（5）加法器加法器由3片4位加法器7483級(jí)聯(lián)實(shí)現(xiàn)，使得4位頻率控制字和4位相位控制字和寄存器里的內(nèi)容不斷相加。這里要注意的是頻率控制字和寄存器的低四位相加，而相

13、位控制字是和寄存器的高四位相加，因?yàn)槿绻辔豢刂谱趾偷退奈幌嗉拥脑?，改變相位控制字的時(shí)候就不能再示波器上看出相位的明顯變化。由于要求N=12，故選用2片寄存器74174組成12位寄存器。電路圖連接如下：圖2.22 加法器電路圖封裝后：圖2.23 加法器封裝圖（6）累加器累加器由3片7483全加器和2片74174寄存器構(gòu)成。每來一個(gè)時(shí)鐘脈沖，加法器就將步長(zhǎng)與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以使加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加器在時(shí)鐘的作用下，進(jìn)行相位累加。當(dāng)

14、相位累加器達(dá)到滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。因?yàn)镽OM中設(shè)定的相位取樣地址為12位，而本實(shí)驗(yàn)中我們?nèi)☆l率控制字K=4，所以將頻率步長(zhǎng)k3.0加在低4位，高8位置0。第一片7483產(chǎn)生的進(jìn)位進(jìn)入到第二片7483進(jìn)行累加，依次往后從而實(shí)現(xiàn)累加的過程。其電路圖如下圖所示：圖2.24 累加器電路圖封裝后：圖2.25 累加器封裝圖（7）頻率相位控制電路圖圖2.26 頻率相位控制電路圖2.2.3 波形存儲(chǔ)器電路本實(shí)驗(yàn)中波形存儲(chǔ)器模塊用Altera公司的Cyclone系列FPGA芯片中的RAM實(shí)現(xiàn)，RAM結(jié)構(gòu)配置成21210類型，其作用就是進(jìn)行波形-幅值轉(zhuǎn)換。利用下面的波形函數(shù)，通過C+編程

15、得到生產(chǎn)ROM的*.mif文件。正弦sin.mif程序如下：for i=1:1:4096 a(i,1)=i-1;endfor j=1:1:4096 a(j,2)=round(29-0.5)*sin(2*pi*(j-1)/212)+29-0.5);end fid=fopen(sin.txt,wt);fprintf(fid,%g : %g ;n ,a);fclose(fid);WIDTH=10;DEPTH=4096;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENT BEGIN余弦cos.mif程序如下：for i=1:1:4096 a(i,1)=i-1;endfor

16、 j=1:1:4096 a(j,2)=round(28)*cos(2*pi*(j-1)/212)+29-0.5);end fid=fopen(cos.mif,wt);fprintf(fid,%g : %g ;n ,a);fclose(fid);三角波sanjiaobo.mif程序如下： for i=1:1:4096 a(i,1)=i-1;endfor j=1:1:1024 a(j,2)=round(0.5*j+512);end for j=1025:1:3072 a(j,2)=round(1024-0.5*(j-1024);end for j=3073:1:4096 a(j,2)=round(

17、0.5*(j-3072);endfid=fopen(sanjiaobo.mif,wt);fprintf(fid,%g : %g ;n ,a);fclose(fid);方波fangbo.mif程序如下：for i=1:1:4096 a(i,1)=i-1;endfor j=1:1:2048 a(j,2)=1000;end for j=2049:1:4096 a(j,2)=100;end fid=fopen(fangbo.mif,wt);fprintf(fid,%g : %g ;n ,a);fclose(fid);鋸齒波juchibo.mif程序如下：for i=1:1:4096 a(i,1)=i-

18、1;endfor j=1:1:4096 a(j,2)=round(j*0.25);end fid=fopen(juchibo.mif,wt);fprintf(fid,%g : %g ;n ,a);fclose(fid);建立ROM封裝電路步驟如下：（1）新建Block Diagram/Schematic File文件，在名稱欄輸入lpm_rom，并點(diǎn)擊OK；（2）在輸出文件類型中選擇VHDL，填寫對(duì)應(yīng)ROM文件的文件名，點(diǎn)擊Next；（3）Wide和Memeory分別設(shè)置為10bit和4096words，點(diǎn)擊Next；（4）在File name中選擇對(duì)應(yīng)*.mif文件路徑，點(diǎn)擊Next,再點(diǎn)擊

19、Finish，結(jié)束創(chuàng)建。以上5種不同波形的ROM的創(chuàng)建方式均相同，可以得到封裝好的ROM如下圖所示： 圖2.27 5種ROM封裝圖2.2.4 波形選擇電路波形選擇電路實(shí)現(xiàn)在余弦、三角波、方波和鋸齒波中選擇一個(gè)波形輸出，通過開關(guān)K5和K6控制數(shù)據(jù)選擇器地址端，來選擇波形。電路封裝后如下圖所示：圖2.28 波形選擇封裝圖2.2.5 顯示電路測(cè)頻顯示、頻率字和相位字的顯示共8位，一共8路信號(hào)。因此我使用八選一數(shù)據(jù)選擇器依次選擇八路信號(hào)單獨(dú)通過譯碼器7447，并使用3-8譯碼器控制對(duì)應(yīng)的數(shù)碼管顯示。而對(duì)于顯示信號(hào)的輸出，只需要使用一個(gè)模8計(jì)數(shù)器不斷的循環(huán)計(jì)數(shù)就可以簡(jiǎn)單的實(shí)現(xiàn)控制。其中高四位顯示測(cè)頻電路

20、測(cè)出的頻率，低四位顯示相位和頻率的步長(zhǎng)。電路如下圖所示：圖2.29 顯示電路圖封裝后：圖2.30 顯示電路封裝圖2.2.6 消顫電路為避免輸出波形有毛刺，因?yàn)镈觸發(fā)器對(duì)毛刺不敏感，只是在時(shí)鐘來時(shí)輸出，所以設(shè)計(jì)了6個(gè)D觸發(fā)寄存器來消除毛刺。電路圖如下所示：圖2.31 消顫電路圖封裝后：圖2.32 消顫電路封裝圖2.2.7 測(cè)頻電路測(cè)頻就是計(jì)算1秒鐘內(nèi)脈沖的個(gè)數(shù)。我們利用計(jì)數(shù)器和鎖存器實(shí)現(xiàn)這一功能。由于累加器以頻率控制字K為間隔,當(dāng)累加器滿量時(shí)就會(huì)產(chǎn)生一次溢出,完成一次周期性的動(dòng)作,這個(gè)周期也就是DDS信號(hào)的一個(gè)頻率周期,所以將累加器的最高位作為測(cè)頻電路技術(shù)器的脈沖。將1HZ的時(shí)鐘信號(hào)二分頻,得到

21、0.5Hz。將0.5Hz脈沖送入鎖存器的時(shí)鐘端,0.5Hz反相延時(shí)后的脈沖送入計(jì)數(shù)器的清零端。這樣就使計(jì)數(shù)器在2s的脈沖周期內(nèi),1s內(nèi)清零,1s內(nèi)計(jì)數(shù)。由于鎖存器的脈沖和計(jì)數(shù)器的脈沖是反相的,且有一定的延時(shí),所以當(dāng)鎖存器有效脈沖來到時(shí),計(jì)數(shù)器是清零狀態(tài),鎖存器就鎖存前1s內(nèi)計(jì)數(shù)器的計(jì)數(shù)信號(hào)。這樣就完成了1s內(nèi)的脈沖計(jì)數(shù),再將鎖存器的輸出送入譯碼顯示電路,就可以在數(shù)碼管上顯示波形頻率。其電路原理如下所示圖2.33 測(cè)頻電路圖封裝后：圖2.34 測(cè)頻電路封裝圖3 調(diào)試仿真及下載3.1 調(diào)試先保存，將上述電路以字母輸入方式輸入并保存在工程文件夾中。再將文件置頂，最后進(jìn)行編譯，在主菜單 中選擇proc

22、essing項(xiàng)，在彈出的對(duì)話框中選擇Start complication鍵，則編譯開始。在編譯過程中，若有任何信息、錯(cuò)誤和警告消息，都將顯示在自動(dòng)打開的Message-Compiler窗口中；若由于文件出錯(cuò)而沒有通過，則需要返回原文件進(jìn)行修改，修改后存盤，再編譯直至文件通過。3.2 仿真新建一個(gè)“Vector Waveform file”文件，并在下拉列表中選.vwf擴(kuò)展名，生成波形文件。右鍵單擊，在彈出的菜單中選Enter Nodes Frome SNF,在彈出的對(duì)話框中選擇要觀測(cè)的節(jié)點(diǎn)。選OptionGrid Size和FileEnd Time，設(shè)置相應(yīng)選項(xiàng)，并給輸入引腳加上適當(dāng)?shù)男盘?hào)。然

23、后，選FileSave保存。接著選擇主菜單中的Simulator項(xiàng)，打開模擬器，點(diǎn)擊Start開始仿真。3.3 下載(1)在主菜單Assignments中選擇Device項(xiàng)，在彈出的對(duì)話框中選擇相應(yīng)的器件EP1C12Q240C8。(2) 在主菜單Assignments 選“Pins”，打開平面布置圖編輯器窗口，將設(shè)計(jì)的電路圖中的各輸入輸出鎖定在相應(yīng)的管腳上。具體管腳分配如下圖所示：圖3.1 管腳分配圖(3) 在主菜單選FileSave保存文件，再次編譯項(xiàng)目，生成.sof文件，以用于下載。(4) 在主菜單Tools 選Programmer，在彈出的對(duì)話框中單擊start，即可完成下載。(5) 要

24、注意在實(shí)驗(yàn)的不同階段，系統(tǒng)板上各短路帽、跳線帽的插拔與否。4 實(shí)驗(yàn)結(jié)果4.1 仿真結(jié)果圖4.1 總電路仿真波形4.2 示波器結(jié)果圖4.2 實(shí)驗(yàn)線路連接圖圖4.3 正弦和余弦波圖4.4 正弦和三角波圖4.5 正弦和鋸齒波圖4.6 正弦和方波圖4.7 測(cè)頻顯示4.3 實(shí)驗(yàn)結(jié)果不論是波形仿真結(jié)果還是實(shí)驗(yàn)箱實(shí)際調(diào)試結(jié)果都是符合設(shè)計(jì)要求的。（1）撥動(dòng)清零開關(guān)K1，用示波器檢測(cè)，能觀察到到頻率不斷增加的雙路輸出的正余弦函數(shù)波形；（2）撥動(dòng)使能開關(guān)K2，系統(tǒng)輸出的雙路輸出的正余弦函數(shù)波形頻率保持不變；撥動(dòng)相位控制字調(diào)節(jié)開關(guān)K3、K3，當(dāng)K7K6對(duì)應(yīng)的二進(jìn)制碼為00時(shí)，為默認(rèn)輸出狀態(tài)，兩路正余弦波形相位差為/2；為01時(shí)，兩波形相位差為；為10時(shí)，兩波形相位差為3/2；為11時(shí)，兩波形相位差為0；（3）撥動(dòng)選擇輸出控制開關(guān)K5、K4，當(dāng)K5K4對(duì)應(yīng)的二進(jìn)制碼為00時(shí)，為默認(rèn)輸出狀態(tài)，輸出兩路正余弦波形；為01時(shí)，只輸出方波波形；為10時(shí)，只輸出三角波波形；為11時(shí)，只輸出矩形脈沖函數(shù)波形；（4）測(cè)頻電路能準(zhǔn)確、穩(wěn)定工作，當(dāng)調(diào)整頻率控制字穩(wěn)定后，數(shù)碼管的能顯示當(dāng)前波形的頻率，與示波器上所測(cè)得的頻率基本一致，只有很小的誤差。5 設(shè)計(jì)感想在實(shí)驗(yàn)調(diào)試過程中遇到了一些問題，例如剛開始使用4位開關(guān)控制相位，但由于低位控制相位變化為/16,變化不明顯，故采用了2個(gè)開關(guān)控制相位，調(diào)整后撥動(dòng)