半導(dǎo)體前道設(shè)備行業(yè)深度研究：國內(nèi)前道設(shè)備迎本土擴產(chǎn)東風(fēng)

1、半導(dǎo)體前道設(shè)備行業(yè)深度研究：國內(nèi)前道設(shè)備迎本土擴產(chǎn)東風(fēng)1 前道半導(dǎo)體設(shè)備：半導(dǎo)體制造核心工藝設(shè)備半導(dǎo)體制造分為前道工藝（Front End）和后道工藝（Back End），其中前道 工藝指在晶圓上形成器件的工藝過程，也稱晶圓制造，后道工藝指將晶圓上的 器件分離，封裝的工藝過程。當前半導(dǎo)體產(chǎn)業(yè)界 IDM（垂直整合）和 “fabless+foundry+OSAT”分工兩大模式中，IDM 和 foundry 具備前道工藝生 產(chǎn)線，其中頭部代表企業(yè)如 IDM 英特爾、三星、海力士、美光、德州儀器，foundry 如臺積電、聯(lián)電、格羅方德、中芯國際、華虹半導(dǎo)體等。前道制造工藝通過物理、化學(xué)工藝步驟在晶圓

2、表面形成器件，并生成金屬導(dǎo)線 將器件相互連接形成集成電路。前道工藝共有七大工藝步驟，分別為氧化/擴散 （Thermal Process）、光刻（Photo-lithography）、刻蝕（Etch）、離子注入（Ion Implant）、薄膜生長（Dielectric and Metal Deposition）、清洗與拋光（Clean & CMP）、金屬化（Metalization），通過循環(huán)重復(fù)上述工藝，最終在晶圓表面形成 立體的多層結(jié)構(gòu)，實現(xiàn)整個集成電路的制造。由于制程提升，晶圓上集成的器 件和電路復(fù)雜度和密度隨之提升，先進邏輯芯片和存儲芯片需要上千道工序去 完成芯片的制造。前道設(shè)備為投資重

3、點，供給端高度集中于美、日、歐頭部廠商半導(dǎo)體前道制造設(shè)備是半導(dǎo)體制造設(shè)備的投資重點。根據(jù)半導(dǎo)體制造中前道工 藝（晶圓制造）和后道工藝（封裝測試）之分，應(yīng)用于集成電路領(lǐng)域的設(shè)備通 ?？煞譃榍暗拦に囋O(shè)備和后道工藝設(shè)備兩大類，其中前道設(shè)備市場占半導(dǎo)體設(shè)備主要市場份額，根據(jù) SEMI 數(shù)據(jù)，2020年全球晶圓制造（前道）設(shè)備市場占比為 86.1%，后道封裝及測試設(shè)備分占 5.4%和 8.5%，預(yù)計 2021-2023 年該比重也將維持在 86%左右。薄膜生長、刻蝕和光刻設(shè)備為半導(dǎo)體前道制造核心設(shè)備，其市場規(guī)模最大。對 應(yīng)主要工藝，半導(dǎo)體前道設(shè)備主要包括氧化/擴散設(shè)備、光刻設(shè)備、刻蝕設(shè)備、 清洗設(shè)備、離

4、子注入設(shè)備、薄膜沉積設(shè)備、機械拋光設(shè)備等，其中光刻、刻蝕和薄膜生長設(shè)備市場規(guī)模最大。根據(jù) Gartner 數(shù)據(jù)，2020 年全球半導(dǎo)體前道薄 膜生長、刻蝕和光刻設(shè)備市場規(guī)模分別為 139.2 億美元、136.9 億美元和 135.4 億美元，分別以 21.5%、21.1%和 21.9%市占率位居前三。全球半導(dǎo)體前道設(shè)備由美、日、歐企業(yè)主導(dǎo)供給端，中國廠商市場占比較低。 根據(jù) Gartner 數(shù)據(jù)，2020年前十大前道半導(dǎo)體設(shè)備廠商中 3 家來自美國，總計 市占率 40%；4 家來自日本，市占率 19.5%；荷蘭的 ASML 由于其在浸潤式 DUV 光刻機及 EUV 壟斷地位，以 18.1%市場

5、份額占據(jù)全球第二。中國主要前 道半導(dǎo)體設(shè)備廠商北方華創(chuàng)、屹唐旗下 Mattson、中微公司和盛美總計僅占全 球 1.5%市場份額。擴產(chǎn)周期內(nèi)，半導(dǎo)體設(shè)備龍頭有望迎戴維斯雙擊。根據(jù)歷年財報數(shù)據(jù)，2016 年 至 2021 年，全球前道半導(dǎo)體設(shè)備龍頭應(yīng)用材料、ASML 和泛林營收分別增長 1.1、2.1、1.5 倍，凈利潤增長 2.4、3.3、3.3 倍，同期（2016 年 12 月 31 日 至 2021 年 12 月 31 日），市值分別增長 3、5.8、4.9 倍。2022 年全球半導(dǎo)體設(shè)備市場規(guī)模有望再創(chuàng)新高半導(dǎo)體設(shè)備行業(yè)隨半導(dǎo)體整體需求呈顯著周期成長性。半導(dǎo)體下游需求的周期 性成長是半導(dǎo)

6、體設(shè)備行業(yè)周期性主要因素，根據(jù) SEMI 和 WSTS 數(shù)據(jù)，2005 年至 2020 年二十一年間，有十九年全球半導(dǎo)體設(shè)備銷售額同比增長方向與全 球半導(dǎo)體銷售額同比增長方向相同，且設(shè)備增長/下降幅度均顯著高于半導(dǎo)體銷 售額幅度，顯示更強彈性。2022 年全球半導(dǎo)體銷售額有望再次突破新高。根據(jù) WSTS 的數(shù)據(jù)，全球半導(dǎo) 體銷售額由 1999 年的 1494 億美元提高到了 2020 年的 4404 億美元，預(yù)計 2021、 2022 年還將分別增長 19.7%、8.8%，達到 5272 億美元、5734 億美元。2022 年全球半導(dǎo)體設(shè)備銷售額有望連續(xù)刷新歷史記錄。根據(jù) SEMI 預(yù)計，20

7、21 年原始設(shè)備制造商的半導(dǎo)體制造設(shè)備全球銷售總額將達到 1030 億美元的新高， 比 2020 年的 710 億美元的歷史記錄增長 44.7%。預(yù)計 2022 年全球半導(dǎo)體制造 設(shè)備市場總額將擴大到 1140 億美元，有望連續(xù)第三年創(chuàng)歷史新高。從供給端來看，2021 年北美半導(dǎo)體設(shè)備銷售額單月連續(xù)創(chuàng)歷史新高，日本半導(dǎo) 體設(shè)備銷售額大幅增長。根據(jù) SEMI 數(shù)據(jù)，2021 年北美半導(dǎo)體設(shè)備銷售額為 429.93 億美元，相較 2020 年、2019 年的 297.83 億美元、242.89 億美元增長 44.4%和 77.0%，其中 1-7 月連續(xù)刷新單月歷史新高。根據(jù) SEMI 和 SEAJ

8、 數(shù) 據(jù)，2021 年日本半導(dǎo)體設(shè)備銷售額達到 30767.56 億日元（約合 267.1 億美元）， 較 2020 年和 2019 年增長 37.1%和 51.3%。從需求端來看，中國大陸、中國臺灣和韓國成為全球前三大半導(dǎo)體設(shè)備市場。 根據(jù) SEMI 及 SEAJ 數(shù)據(jù)，2020 年中國半導(dǎo)體設(shè)備銷售額從 2005 年的 13.3 億 美元增加到 2020 年的 187.2 億美元，占全球比例由 12%提升到 26%，首次成 為全球半導(dǎo)體設(shè)備第一大銷售市場。2021 年前三季度中國半導(dǎo)體設(shè)備銷售額為 211.1 億美元，占比 30%，繼續(xù)維持全球第一。中國臺灣和韓國占比 24%和 23% 分

9、列第二三。北美、歐洲、日本占比從 2005 年 17.5%、9.9%、24.9%分別下 滑至 7.5%、3.0%和 8.6%。中國大陸自 2013 年本土和外資的晶圓代工、存儲器項目以及封測項目同時新 建、擴建推動設(shè)備市場總體保持快速增長；中國臺灣主要由臺積電對先進制程 不斷投入拉動設(shè)備投資；韓國設(shè)備投資主要由全球存儲巨頭三星和海力士拉動， 因此設(shè)備市場規(guī)模隨存儲需求波動，且波動幅達較大。前道設(shè)備規(guī)模近千億美元，Memory 和 foundry 擴產(chǎn)是投資主推力2022年全球前道晶圓廠設(shè)備支出有望連續(xù)第三年創(chuàng)歷史新高。根據(jù)SEMI數(shù)據(jù)， 2019 由于存儲器投資合理回落造成負增長外，在 201

10、6 年至 2021 年全球前道 晶圓廠設(shè)備支出呈現(xiàn)總體持續(xù)增長趨勢（CAGR 18%），并于 2020 和 2021 年 連續(xù)創(chuàng)歷史新高（635 億美元、914 億美元）。從資本開支來看，存儲芯片制造商（主要為 IDM）和 foundry 是主要投資方。 根據(jù) Omdia 數(shù)據(jù)，2009 年至 2016 年，存儲芯片制造商平均每年資本開支占比 為 33.7%,在 2018 年存儲芯片擴產(chǎn)最高峰時攀升至 60.3%，對應(yīng) 666 億美元資 本開支，Omdia 預(yù)計 2022-2025 年存儲芯片資本開支將觸底后逐步回升，占據(jù) 年均 43.9%資本開支，對應(yīng) 520 億美元/年。全球 foundr

11、y 資本開支占比從 2009 年 20.4%提升至 2020 年 24.1%，Omdia 預(yù)計 2022 年-2025 年 foundry 資本開 支占比將提升至年均 33.1%，對應(yīng) 390 億美元/年。SEMI 則預(yù)計 foundry 部分 占 2022 的總支出的 46%，超過 memory 的 37%。從晶圓產(chǎn)能增長看，本輪產(chǎn)能擴產(chǎn)幅度最大亦為 foundry 和存儲器制造商。根 據(jù) SEMI 數(shù)據(jù)，截止 2021 年第三季度，全球 Memory 和 foundry 月產(chǎn)能為 768.9 萬片和 821.6 萬片折合 8 寸晶圓，較 2019 年第一季度分別增長 58.6 萬片和 11

12、4.8 萬片折合 8 寸晶圓，分別占全行業(yè)新增產(chǎn)能的 21.9%和 42.9%。先進制程推動 foundry 單位產(chǎn)能設(shè)備投資大幅增長。在摩爾定律的推動下，元 器件集成度的大幅提高要求集成電路線寬不斷縮小，導(dǎo)致生產(chǎn)技術(shù)與制造工序 愈為復(fù)雜，制造成本呈指數(shù)級上升趨勢。例如采用昂貴的極紫外光刻機（EUV）， 或采用多重模板工藝，重復(fù)多次薄膜沉積和刻蝕工序以實現(xiàn)更小的線寬，使得 薄膜沉積和刻蝕次數(shù)顯著增加，意味著集成電路制造企業(yè)需要投入更多且更先 進的光刻機、刻蝕設(shè)備和薄膜沉積設(shè)備等，造成巨額的設(shè)備投入。根據(jù) IBS 統(tǒng) 計，隨著技術(shù)節(jié)點的不斷縮小，集成電路制造的設(shè)備投入呈大幅上升的趨勢。 以 5

13、納米技術(shù)節(jié)點為例，其投資成本高達數(shù)百億美元，是 14 納米的兩倍以上， 28 納米的四倍左右。新興應(yīng)用的推陳出新擴大了 foundry 成熟制程、特色工藝的市場需求。特色工 藝主要包括圖像傳感器、指紋識別、特殊存儲、嵌入式非易失性存儲器、功率 分立器件、模擬和電源管理 IC、高壓、射頻和微機電系統(tǒng)等，一般以 28nm 及 以上工藝制造。特色工藝多數(shù)具備產(chǎn)品研發(fā)投入較低,不依賴于先進設(shè)備和先進 技術(shù),以及產(chǎn)品門類繁多等特點。特色工藝正得到全球主要晶圓代工廠的關(guān)注， 成為半導(dǎo)體制造領(lǐng)域的另一個重要發(fā)展機遇。根據(jù) Yole 數(shù)據(jù)顯示，成熟制程的需求增長主要由電源管理、CIS、射頻器件等 需求驅(qū)動。隨

14、著 5G、新能源汽車、物聯(lián)網(wǎng)的滲透率提升將帶動射頻器件、CIS 芯片和電源管理芯片市場規(guī)模提升，加大成熟制程的晶圓需求。根據(jù) Yole 預(yù)計 到 2023 年全球成熟制程晶圓需求為 6640 萬片（以 8 英寸計），其中電源管理 芯片消耗最多占比為 57%，其次為 CIS 芯片占比為 27%，射頻器件占比為 11%， 而增速最快的主要為射頻及 CIS 芯片需求。全球成熟制程強需求促使全球主要晶圓代工企業(yè)進入成熟制程擴產(chǎn)周期。 IHS Markit 預(yù)測，28nm 及以上成熟制程 2025 年市場規(guī)?？蛇_ 431 億美元，主 要應(yīng)用于 MCU、移動設(shè)備、物聯(lián)網(wǎng)、汽車電子等領(lǐng)域。應(yīng)對新興領(lǐng)域成熟制

15、 程芯片需求提升，臺積電、聯(lián)電、格芯、力積電、中芯國際、華虹半導(dǎo) 體等全球主要晶圓代工企業(yè)正在進行或規(guī)劃成熟制程產(chǎn)能擴充。存儲芯片方面，DRAM 工藝節(jié)點進入 10 納米級別及 3D NAND 層數(shù)增長推動 產(chǎn)能擴充的資本開支和設(shè)備投資不斷增長。DRAM 方面， DRAM 最小特征尺 寸（內(nèi)存單元陣列激活區(qū)的“半間距”的尺寸）自 2017 年開進入 10nm 級別， 目前已進入 1znm 節(jié)點，隨著節(jié)點的不斷縮小如同先進邏輯制程一樣設(shè)備投入 亦大幅增長。NAND 方面，隨著 3D NAND 取代 2D NAND 成為主流，并且層 數(shù)不斷推進至 192 層，薄膜沉積和刻蝕等工序制造工藝步驟大幅增

16、長，設(shè)備投 入相應(yīng)不斷增長。本土需求、外部因素催生本土擴產(chǎn)強周期，國產(chǎn)前道設(shè)備進入快車道中國是全球最大的半導(dǎo)體市場，但國產(chǎn)化率較低。我國是全球半導(dǎo)體銷售規(guī)模 最大的市場，根據(jù) SIA 的數(shù)據(jù)，2020 年全球半導(dǎo)體市場規(guī)模為 4360 億美元， 中國半導(dǎo)體市場規(guī)模為 1512 億美元，占比 35%。中國半導(dǎo)體本土企業(yè)，相比 海外公司有著地理位置、文化交流等優(yōu)勢，能夠更好的為本地客戶提供支持。與市場規(guī)模全球第一形成鮮明對的是我國半導(dǎo)體產(chǎn)能不足，自給率明顯偏低。 根據(jù) IC Insights 的數(shù)據(jù)，2020 年中國半導(dǎo)體企業(yè)僅占全球半導(dǎo)體 5%的份額， 其中 IDM 低于 1%，F(xiàn)abless

17、相對占比較高，為 15%。從國產(chǎn)化率來看，2020 年中國芯片市場規(guī)模為 1430 億美元，中國制造的芯片價值 227 億美元，占比 15.9%，但這里面還包括了海外半導(dǎo)體大廠在中國大陸設(shè)立的廠商。若僅考慮 總部在中國的企業(yè)，國產(chǎn)化率僅 5.8%，未來國產(chǎn)替代空間廣闊。從來料加工驅(qū)動逐步過渡到本土創(chuàng)新驅(qū)動，復(fù)雜國際環(huán)境下半導(dǎo)體供應(yīng)鏈安全 至關(guān)重要。隨著中國進入經(jīng)濟升級的時代，我國數(shù)字經(jīng)濟規(guī)模已超過 5 萬億美 元（中國信通院，2020 年數(shù)據(jù)），5G、AIoT、新能源汽車等應(yīng)用創(chuàng)新逐步走在 世界前列，我們認為國內(nèi)半導(dǎo)體需求增長推力從過去以來料加工、組裝電子產(chǎn) 品的“世界工廠”模式驅(qū)動過渡到本土

18、創(chuàng)新驅(qū)動。因此，在中美貿(mào)易摩擦升級 和全球新冠疫情影響下，作為電子信息關(guān)鍵元器件的半導(dǎo)體供應(yīng)鏈安全至關(guān)重 要。本土芯片設(shè)計產(chǎn)業(yè)進入爆發(fā)期，晶圓制造需求有望不斷擴大。在政策支持下， 大量社會資本開始涌入半導(dǎo)體行業(yè)，根據(jù)云岫資本的統(tǒng)計，2020 年我國半導(dǎo)體 行業(yè)股權(quán)投資 413 起，約是 2019 年的兩倍，投資金額超 1400 億元，相比 2019 年約 300 億人民幣的投資額增長近 4 倍。在此情況下，我國半導(dǎo)體企業(yè)數(shù)量激 增，2020 年我國設(shè)計企業(yè)數(shù)量達 2218 家，是 2015 年的 3 倍。另一方面， 出于提升自身產(chǎn)品競爭力、供應(yīng)鏈安全等目的，作為已經(jīng)成長起來的本土消費 電子制造

19、商、互聯(lián)網(wǎng)廠商、OEM、通信設(shè)備等業(yè)外廠商紛紛投資進入半導(dǎo)體設(shè) 計領(lǐng)域。在此背景下，本土晶圓制造需求有望隨之不斷擴大。國產(chǎn)先進存儲芯片技術(shù)實現(xiàn)突破，未來五年有望產(chǎn)能顯著提升。截至 2021 年， 國內(nèi)先進 DRAM 制造商長鑫存儲已開始商業(yè)量產(chǎn) 19nm DDR4 DRAM 產(chǎn)品，長 江存儲實現(xiàn)商業(yè)量產(chǎn) 64 層 3D NAND flash 芯片，開始商業(yè)量產(chǎn) 128 層 3D NAND。根據(jù) Omdia 數(shù)據(jù)，2021 年長鑫存儲和長江存儲產(chǎn)能合計僅占全球約 2.5%，根據(jù) Yole 預(yù)計未來五年中國存儲芯片產(chǎn)能年均增長 40-50%，形成較高 的市場競爭力。中國晶圓制造擴產(chǎn)大周期已拉開。根

20、據(jù) SIA 數(shù)據(jù)，僅 2021 年，中國本土廠商 宣布了 28 個新增制造產(chǎn)線項目，涉及總投資達 260 億美元，其中既包括了總 投資 89 億美元和 24 億美元的中芯國際 28nm 及以上成熟 foundry 生產(chǎn)線，也 包括了如眾多模擬、分立器件、化合物半導(dǎo)體產(chǎn)線以及實驗線。根據(jù)前道設(shè)備 占據(jù) 70%-80%的晶圓產(chǎn)線建設(shè)成本，結(jié)合建廠時間預(yù)測，僅 2021 年新增產(chǎn)線 建設(shè)項目有望在 2021-2024 年釋放總計 182億-208億美元的前道設(shè)備市場需求。中國晶圓制造擴產(chǎn)周期有望延續(xù)多年，本土前道設(shè)備部分環(huán)節(jié)取得突破有望份 額顯著提升。根據(jù) Omdia 預(yù)測，2021-2025 年中

21、芯國際、華虹、長江存儲、長 鑫存儲、華潤微等本土主要晶圓制造廠商每年資本開支合計將繼續(xù)維持在 110-130 億美元，加上其他 IDM、圓制造項目主體在內(nèi)，有望達到 150-200 億 美元，對應(yīng)每年釋放超過 120-160 億美元前道設(shè)備需求。根據(jù)芯謀研究的統(tǒng)計， 2020 年中國晶圓廠設(shè)備采購中僅 7%來自于中國企業(yè)，由于以北方華創(chuàng)、中微 公司、盛美、屹唐等我國半導(dǎo)體設(shè)備企業(yè)正在逐步突破，甚至在部分細分市場 全球領(lǐng)先，我們認為，在國產(chǎn)化和中國大陸晶圓廠擴建的大背景下，本土前道 設(shè)備企業(yè)有望獲得突破成長新機遇。2 前道設(shè)備細分賽道梳理：前道設(shè)備國產(chǎn)化曙光漸顯光刻： ASML 光刻機一枝獨秀，

22、芯源微領(lǐng)銜涂膠/顯影國產(chǎn)替代光刻工藝是半導(dǎo)體集成電路制造的核心圖形（patterning）工藝。光刻的基本 原理是將對光敏感的光刻膠旋涂在晶圓上，在表面形成一層薄膜，光源透過光 罩（掩模版）照射在光刻膠上，使得光刻膠選擇性的曝光，接著對光刻膠顯影， 完成光罩上電路特定層的圖形的轉(zhuǎn)移。經(jīng)典八步基本工藝即襯底的準備、光刻膠涂覆、軟烘焙、曝光、曝光后烘培、 顯影、硬烘焙和顯影檢測，涉及主要設(shè)備有光刻機、涂膠顯影設(shè)備、清洗設(shè)備 和量測設(shè)備。在集成電路制造工藝中，光刻工藝的成本約為整個芯片制造工藝 的 35%，并且耗費時間約占整個芯片工藝的 40%-60%。光刻機：ASML 一家獨大地位繼續(xù)穩(wěn)固，上海微

23、電子肩負國產(chǎn)化破局使命光刻機是光刻工藝對準和曝光的核心設(shè)備。光刻機通過一系列的光源能量、形 狀控制手段，將光束透射過畫著線路圖的掩模，經(jīng)物鏡補償各種光學(xué)誤差，將 線路圖成比例縮小后映射到硅片上，然后使用化學(xué)方法顯影，得到刻在硅片上 的電路圖。光刻機的主要性能指標有：支持基片的尺寸范圍，分辨率、對準精 度、曝光方式、光源波長、光強均勻性、生產(chǎn)效率等。投影透鏡的分辨率、對準精度及吞吐量是光刻機系統(tǒng)三大關(guān)鍵指標。光刻機由 激光器、測量臺、曝光臺（雙工件臺）、光束矯正器、能量控制器、光束形狀設(shè) 置、遮光器、能量探測器、掩膜臺、物鏡、內(nèi)部封閉框架和減振器等組件構(gòu)成， 隨著摩爾定律延續(xù)，晶體管數(shù)量不斷翻倍

24、增加，曝光精度迅速從幾微米到幾納 米以內(nèi)，對應(yīng)光刻機制造難度急劇增加。光刻機在發(fā)展過程中，不斷追求曝光更短波長輔以高精度的對準技術(shù)，確保曝 光精度和套刻精度提升。根據(jù)瑞利公式：CD=k1*(/NA)，主要改進方向就是降 低波長 ，提高鏡頭的數(shù)值孔徑 NA，降低綜合因素 k1。由于光具有波粒二象性， 波長越短粒子性越強，波性越弱，用更短的波長能有效避免波的衍射現(xiàn)象，確 保光刻精度和成影效果。目前，光刻機曝光波長以從 436nm/365nm 到 238nm、 193nm 到 13.5nm 極紫外光，加工至最小 3nm 特征尺寸的器件。 光刻機從類型上也經(jīng)歷了從曝光式（Aligner）、接觸式（co

25、ntact） 、步進式 （stepper）、掃描式 scanner、浸沒式（Immersion）到現(xiàn)在 EUV 光刻機。全球前道制造光刻機市場規(guī)模超 130 億美元，市場份額異常集中，ASML 市占 率一枝獨秀。根據(jù) Gartner 數(shù)據(jù)，2020 年全球前道光刻機市場規(guī)模為 135.4 億 億美元，較 2019 年增長 15.6%，其中包括最先進的 EUV 光刻機在內(nèi)的步進式 光刻機（stepper）占 95%市場份額。2020 年 ASML、尼康和佳能壟斷全球前 道光刻機市場，其中 AMSL 以 88.8%市場份額絕對領(lǐng)先。其他光刻機廠商如應(yīng) 用材料、SuSS、Veeco 產(chǎn)品主要應(yīng)用于后

26、道封裝、光罩制造等領(lǐng)域。從出貨機型分析，ASML 幾乎壟斷高端光刻機，市場份額有望繼續(xù)鞏固。從光 刻機出貨量來看，根據(jù)芯思想研究院數(shù)據(jù)，2020 年 ASML、Nikon、Cannon 分別出貨 258、31、122 臺光刻機，ASML 是唯一 EUV 光刻機提供商以及占據(jù) 86%浸潤式 ArF 光刻機和 67%干法 ArF 光刻機，牢牢掌控全球高端光刻機市場。 2021 年公司出貨 EUV 光刻機 42 臺，占總營收 46%，浸潤式 ArF 光刻機 81 臺。高強度研發(fā)投入鑄起 ASML 光刻機技術(shù)壁壘。2011 年至 2021 年，ASML 平均 研發(fā)費用率達到 22.8%,大幅超過全球半

27、導(dǎo)體設(shè)備大廠應(yīng)用材料（13.8%）和泛 林（14.2%）。從絕對值上看，10 年間 ASML 總計投入 146.2 億美元，接近應(yīng) 用材料 161.8 億美元并大幅超過泛林 86.24 億美元。通過持續(xù)高強度研發(fā)投入， ASML 在高端光刻機領(lǐng)域構(gòu)建起絕對領(lǐng)先的技術(shù)壁壘。根據(jù) ASML 官網(wǎng)，ASML EUV 光刻機研發(fā)時間超過 17 年，總計投入研發(fā)費用 60 億歐元。2013 年 ASML 收購光刻機光源公司 Cymer 以提速研發(fā) EUV 光源， 構(gòu)建起 EUV 光刻機壟斷地位。同時，ASML 仍在不斷改進浸潤式 ArF 光刻機， 從分辨率上，ASML 最新浸潤式 ArF 光刻機可支持至

28、 5nm 先進邏輯工藝及先進 DRAM 制程；從生產(chǎn)效率上，最新 NXT 2050i 提供一天 6000 片晶圓生產(chǎn)效率， 進一步領(lǐng)先其競爭對手。由于先進邏輯制程、先進存儲工工藝以及 28nm 成熟 邏輯制程全球性擴產(chǎn)，ASML 有望憑借其高端光刻機繼續(xù)穩(wěn)固其絕對龍頭市場 地位。上海微電子為中國目前唯一前道晶圓制造光刻機整機制造商，具備制造支持 90nm 工藝節(jié)點光刻機。上海微電子裝備(集團)股份有限公司(簡稱 SMEE)主要 致力于半導(dǎo)體裝備、泛半導(dǎo)體裝備、高端智能裝備的開發(fā)、設(shè)計、制造、銷售 及技術(shù)服務(wù)。公司設(shè)備廣泛應(yīng)用于集成電路前道、先進封裝、FPD 面板、MEMS、 LED、Power

29、 Devices 等制造領(lǐng)域。2017 年 4 月，公司承擔(dān)的國家 02 重大科技專項任務(wù)“浸沒光刻機關(guān)鍵技術(shù)預(yù) 研項目”通過了國家正式驗收；2017 年 10 月，公司承擔(dān)的 02 重大科技專項 “90nm 光刻機樣機研制”任務(wù)通過了 02 專項實施管理辦公室組織的專家組現(xiàn) 場測試；2018 年 3 月，90nm 光刻機項目通過正式驗收，目前為國內(nèi)獲得驗 證通過的最先進前道光刻機，此外，公司目前在研可應(yīng)用于 28nm 工藝節(jié)點 制造的 ArF 浸潤式光刻機。涂膠顯影設(shè)備：東京電子占全球九成份額，芯源微進入量產(chǎn)周期涂膠顯影設(shè)備（ Track 或 CoaterDeveloper）是光刻工序中與光

30、刻機配套 使用的涂膠、烘烤及顯影設(shè)備，包括涂膠機（又稱涂布機、勻膠機，英文簡稱 Spin Coater）、噴膠機（適用于不規(guī)則表面晶圓的光刻膠涂覆，英文簡稱 Spray Coater）和顯影機（英文簡稱 Developer）。涂膠/顯影機分別作為光刻機的輸 入（曝光前光刻膠涂覆）和輸出（曝光后圖形的顯影），主要通過機械手使晶圓 在各系統(tǒng)之間傳輸和處理，從而完成晶圓的光刻膠涂覆、固化、顯影、堅膜等 工藝過程，其不僅直接影響到光刻工序細微曝光圖案的形成，顯影工藝的圖形 質(zhì)量對后續(xù)蝕刻和離子注入等工藝中圖形轉(zhuǎn)移的結(jié)果也有著深刻的影響，是集 成電路制造過程中不可或缺的關(guān)鍵處理設(shè)備。全球前道涂膠顯影設(shè)備

31、整體呈現(xiàn)增長態(tài)勢。根據(jù) VLSI 數(shù)據(jù)，全球前道涂膠顯 影設(shè)備銷售額由 2013 年的 14.07 億美元增長至 2023 年的 24.76 億美元，另 據(jù) Gartner 數(shù)據(jù)，2019 年和 2020 年全球前道涂膠顯影設(shè)備銷售額已達到 20.67 億美元和 25.47 億美元，高于 VLSI 預(yù)測。東京電子占據(jù)全球近 90%市場份額，為細分市場絕對龍頭。根據(jù) Gartner 數(shù)據(jù)， 2020 年東京電子（日）、SEMES（韓）、SCREEN（日）和 SUSS MicroTec（德） 分別占據(jù)全球 87.4%、6.9%、4.7%、1.0%前道涂膠顯影機市場份額。東京電 子提供從 8 寸到

32、12 寸、涵蓋 i-line 到 EUV 全面的前道涂膠顯影設(shè)備，獨占細 分市場第一。芯源微前道涂膠顯影設(shè)備通過驗證漸進規(guī)?；慨a(chǎn)周期。公司作為項目責(zé)任單 位承擔(dān)并完成了兩項與所處涂膠顯影設(shè)備領(lǐng)域相關(guān)的“02 重大專項”項目，分 別是“凸點封裝涂膠顯影、單片濕法刻蝕設(shè)備的開發(fā)與產(chǎn)業(yè)化”項目和“300mm 晶圓勻膠顯影設(shè)備研發(fā)”項目，成功突破了包括凸點封裝工藝相關(guān)的超厚光刻 膠膜的涂覆、顯影、單片濕法多工藝藥液同腔分層刻蝕以及 193nm（ArF）光 刻工藝超薄膠膜均勻涂敷、精細化顯影、精密溫控?zé)崽幚淼仍趦?nèi)的多項核心關(guān) 鍵技術(shù)，開發(fā)出國產(chǎn)涂膠顯影設(shè)備并實現(xiàn)量產(chǎn)。公司前道涂膠顯影設(shè)備已陸續(xù) 獲得了

33、上海華力、長江存儲、武漢新芯、中芯紹興、廈門士蘭集科、上海積塔、 株洲中車、青島芯恩、中芯寧波、等多個客戶訂單?？涛g機：泛林、TEL、應(yīng)材占比九成，中微、北方華創(chuàng)份額逐步提升刻蝕工藝（Etch）通過選擇性地移除沉積過程中添加的介電（絕緣）材料和金 屬（導(dǎo)電）材料，協(xié)助形成芯片構(gòu)件，是與光刻相聯(lián)系的圖形化（pattern）處 理的一種主要工藝?？涛g影響圖形工藝的工藝參數(shù)包括不完全刻蝕、過刻蝕、 鉆蝕、選擇比和側(cè)邊的各項異性/各向同性刻蝕?？涛g工藝分為導(dǎo)體刻蝕、介電質(zhì)刻蝕或多晶硅刻蝕，分別用于去除晶圓上不同 類型的薄膜。介電質(zhì)刻蝕作用在刻蝕氧化層以留下“氧化絕緣體”來分隔器件； 多晶硅刻蝕用于制作

34、晶體管內(nèi)的柵極；采用介電質(zhì)刻蝕來刻蝕用于鋪設(shè)金屬導(dǎo) 電路徑的通孔和溝槽；同時，金屬刻蝕可去除鋁、鎢或銅層，以在逐級疊加的 芯片結(jié)構(gòu)中生成互聯(lián)導(dǎo)線圖形。干法刻蝕是目前集成電路制造主流的刻蝕技術(shù)?？涛g可以分為濕法刻蝕和干法 刻蝕，濕法刻蝕各向異性較差，側(cè)壁容易產(chǎn)生橫向刻蝕造成刻蝕偏差，通常用 于工藝尺寸較大的應(yīng)用，或用于干法刻蝕后清洗殘留物等；干法刻蝕具備選擇 比高，可控性、靈活性、重復(fù)性好、潔凈度高等特點，在半導(dǎo)體圖像尺寸發(fā)展 到 2 微米以下時成為主流刻蝕工藝。干法刻蝕主要包括等離子刻蝕、離子束刻 蝕、反應(yīng)離子刻蝕（RIE）等，其中反應(yīng)離子刻蝕結(jié)合了等離子刻蝕和離子束刻 蝕原理。等離子體刻蝕設(shè)

35、備主要包括電容性等離子體刻蝕設(shè)備（CCP, Capacitively Coupled Plasma）和電感性等離體刻蝕設(shè)備（ICP, Inductively Coupled Plasma）。等離子刻蝕是將電磁能量施加到含有化學(xué)反應(yīng)成分（如氟或氯）的 氣體中實現(xiàn)。等離子會釋放帶正電的離子來撞擊晶圓以去除（刻蝕）材料，并 和活性自由基產(chǎn)生化學(xué)反應(yīng)，與刻蝕的材料反應(yīng)形成揮發(fā)性或非揮發(fā)性的殘留 物。電容性等離子體刻蝕設(shè)備主要用于刻蝕氧化物、氮化物等硬度高、需要高 能量離子反應(yīng)刻蝕的介質(zhì)材料。電感性等離子體刻蝕設(shè)備主要用于刻蝕單晶硅、 多晶硅等材料。由于微觀器件越做越小，薄膜厚度越來越薄，線寬控制越來越

36、 嚴，ICP 刻蝕機取代以往的 CCP 刻蝕設(shè)備成為市場規(guī)模占主導(dǎo)地位的設(shè)備。先進邏輯、DRAM 制程由于線寬不斷縮小、芯片結(jié)構(gòu) 3D 化引入多重模板工藝 （多重曝光）使得刻蝕工藝步驟大幅增長，3D NAND 層數(shù)不斷增加既增加了 刻蝕步驟，又提升了高深寬比刻蝕需求，因此刻蝕相關(guān)需求隨之不斷增長。根 據(jù)中微公司數(shù)據(jù)，7nm 邏輯工藝總刻蝕步驟約為 140 道，相對 40nm、28nm 的約 35 道、50 道有大幅提升。根據(jù) SEMI 的統(tǒng)計數(shù)據(jù)，刻蝕機在前道晶圓制 造設(shè)備市場占比已從 2010 年約 14%提升至 2020 年約 21%。根據(jù) Gartner 統(tǒng)計數(shù)據(jù)，2020 年全球集成電

37、路制造干法刻蝕設(shè)備市場規(guī)模預(yù) 計將回升至 136.89 億美元，同比增長 25.36%，在全球集成電路制造設(shè)備市 場的規(guī)模占比達 21.10%；2025 年，全球集成電路制造干法刻蝕設(shè)備市場規(guī)模 預(yù)計將增長至 181.85 億美元，年復(fù)合增長率約為 5.84%。泛林、東京電子、應(yīng)用材料合計市占超 9 成，國內(nèi)廠商具備較大發(fā)展空間。根 據(jù) Gartner 數(shù)據(jù)，泛林、東京電子、應(yīng)用材料分別占據(jù)全球前道刻蝕機 47%、 27%、17%市場份額，其中東京電子和泛林在介質(zhì)刻蝕設(shè)備占據(jù) 53%、38%市 場份額，泛林和應(yīng)用材料在導(dǎo)體刻蝕設(shè)備占據(jù) 54%、30%市場份額。相比之下， 國內(nèi)廠商起步較晚，如中

38、微公司、北方華創(chuàng)、屹唐半導(dǎo)體等企業(yè)尚處于追趕階 段，全球市場占有率較低，但近年產(chǎn)品通過全球和國內(nèi)主要晶圓代工廠和存儲 芯片大廠驗證并進大規(guī)模出貨，具備較大的發(fā)展空間。中微公司從主打 CCP 刻蝕機，向 ICP 刻蝕機拓展。中微公司先期開發(fā)了 CCP 刻蝕機，近年來進入 ICP 刻蝕機領(lǐng)域，公司的兩種刻蝕設(shè)備都有單反應(yīng)臺反應(yīng) 器，每臺設(shè)備可以帶有六個獨立的反應(yīng)器，可以滿足高端刻蝕應(yīng)用的需求。中 微公司的 CCP 刻蝕 設(shè)備已廣泛的被國內(nèi)外客戶廣泛接受，已在 5 納米器件 上實現(xiàn)量產(chǎn)，并在 5 納米以下器件的試生產(chǎn)上實現(xiàn)了突破性的進展。中微公司 的 ICP 刻蝕機進入市場后迎來高速發(fā)展階段，出貨量

39、正在攀升。北方華創(chuàng) ICP 刻蝕機積累深厚，累計出貨超千臺。2005 年公司第一臺 8 寸 ICP 刻蝕機交付客戶生產(chǎn)線，2016 年公司首臺 14nm 硅刻蝕設(shè)備交付客戶，2017 年公司首臺應(yīng)用于 8 英寸 0.13um 及以下技術(shù)的 Al 金屬刻蝕機交付客戶， 2019 年公司原子層刻蝕設(shè)備進入客戶生產(chǎn)線，截止 2020 年 12 月，北方華創(chuàng) ICP 刻蝕機累計交付量破千臺。目前公司形成涵蓋 8 寸、12 寸集成電路、先進 封裝、MEMS、LED、功率器件等應(yīng)用領(lǐng)域等離子刻蝕機產(chǎn)品矩陣。屹唐半導(dǎo)體等離子刻蝕設(shè)備進入國內(nèi)外知名大廠。 根據(jù)公司招股書， paradigmE 系列取雙晶圓反應(yīng)

40、腔、雙反應(yīng)腔產(chǎn)干法刻蝕機可應(yīng)用于集成電路前 道工序，新產(chǎn)品 CCP 刻蝕機基于業(yè)界領(lǐng)先的遠程電感耦合等離子體發(fā)生器工程 設(shè)計，已實現(xiàn)量產(chǎn)銷售。目前，公司刻蝕設(shè)備已用于三星電子、長江存儲等國 內(nèi)外知名存儲芯片制造企業(yè)。薄膜沉積設(shè)備：北方華創(chuàng)、拓荊科技多線突破薄膜沉積是指在硅片襯底上沉積一層待處理的薄膜材料，利用沉積工藝可形成 用于構(gòu)建半導(dǎo)體器件的介電（絕緣）層和金屬（導(dǎo)電）材料，并促使器件集成 為電路。所沉積薄膜材料可以是二氧化硅、氮化硅、多晶硅等非金屬以及銅等 金屬，依據(jù)具體的材料和結(jié)構(gòu)類型，需要采用不同的技術(shù)，主要工藝有化學(xué)氣 相沉積（CVD）、物理氣相沉積（PVD）、原子沉積（ALD）、電

41、氣化學(xué)沉積（ECD）、 外延等。半導(dǎo)體薄膜需要滿足的一般標準包括厚度或均勻性、表面平整度或粗 糙度、組成或核粒尺寸、無應(yīng)力、純凈度、完整性等。化學(xué)氣相沉積（CVD）是通過化學(xué)反應(yīng)的方式，利用加熱、等離子或光輻射等 各種能源，在反應(yīng)器內(nèi)氣態(tài)或蒸汽狀態(tài)的化學(xué)物質(zhì)在氣相或氣固界面上經(jīng)化學(xué) 反應(yīng)形成固態(tài)沉積物的技術(shù)，是一種通過氣體混合的化學(xué)反應(yīng)在硅片表面沉積 薄膜的工藝。典型應(yīng)用包括淺溝槽隔離層、金屬前電介質(zhì)層、金屬層間電介質(zhì) 層和鈍化保護層。該工藝也在應(yīng)變工程中發(fā)揮重要作用，采用壓縮或拉伸應(yīng)力 薄膜來改善導(dǎo)電性，從而提升晶體管的性能。CVD 設(shè)備由氣相反應(yīng)室（進氣方向與樣品表面成水平或垂直），能量系

42、統(tǒng)（加 熱或射頻），反應(yīng)氣體控制系統(tǒng)，真空系統(tǒng)及廢氣處理裝置等組成。常用 CVD 設(shè)備包括 PECVD、SACVD、APCVD、LPCVD、ALD 等，適用于不同工藝節(jié) 點對膜質(zhì)量、厚度以及孔隙溝槽填充能力等的不同要求。常壓化學(xué)氣相沉積(APCVD)是指在大氣壓下進行的一種化學(xué)氣相淀積的方法， 是化學(xué)氣相淀積最初所采用的方法。這種工藝所需的系統(tǒng)簡單，反應(yīng)速度快， 并且其淀積速率可超過 1000 埃/min，特別適于介質(zhì)淀積，但是它的缺點是均勻 性較差，所以，APCVD 一般用在厚的介質(zhì)淀積。低壓化學(xué)氣相沉積(LPCVD)是指系統(tǒng)工作在較低的壓強下的一種化學(xué)氣相淀積 的方法。隨著半導(dǎo)體工藝特征尺

43、寸的減小，對薄膜的均勻性要求及膜厚的誤差 要求不斷提高，發(fā)展出低壓化學(xué)氣相淀積。LPCVD 技術(shù)沉積出來的薄膜均勻性 和臺階覆蓋性較好，且具有較低的淀積速率和較高的淀積溫度。LPCVD 技術(shù)不 僅用于制備硅外延層，還廣泛用于各種無定形鈍化膜及多晶硅薄膜的淀積，是 一種重要的薄膜淀積技術(shù)。等離子體增強化學(xué)氣相淀積(PECVD)是指采用高頻等離子體驅(qū)動的一種氣相 淀積技術(shù)，是一種射頻輝光放電的物理過程和化學(xué)反應(yīng)相結(jié)合的技術(shù)。該氣相 淀積的方法可以在非常低的襯底溫度下淀積薄膜，例如在鋁(AL)上淀積二氧化 硅。工藝上等離子體增強化學(xué)氣相淀積主要用于淀積絕緣層。先進制程發(fā)展下，ALD（原子層沉積）應(yīng)用

44、越來越廣泛。ALD 工藝直接在芯片 表面堆積材料，一次沉積單層薄膜幾分之一的厚度，以盡可能生成最薄、最均 勻的薄膜。從原理上說，ALD 是通過化學(xué)反應(yīng)得到生成物，但在沉積反應(yīng)原理、 沉積反應(yīng)條件的要求和沉積層的質(zhì)量上都與傳統(tǒng)的 CVD 不同。相對于傳統(tǒng)的 沉積工藝而言，ALD 工藝具有自限制生長的特點，可精確控制薄膜的厚度，制 備的薄膜具有均勻的厚度和優(yōu)異的一致性，臺階覆蓋率高，特別適合深槽結(jié)構(gòu) 中的薄膜生長。ALD 設(shè)備在 Finfet 的 fin 結(jié)構(gòu)形成、高 k 材料、金屬柵、STI、 BSI 等工藝中均存在大量應(yīng)用。物理氣相沉積(Physical Vapor Deposition，PV

45、D)技術(shù)表示在真空條件下，采 用物理方法，將固體或液體等材料源表面氣化成氣態(tài)原子、分子或部分電離成 離子，并通過低壓氣體（或等離子體）過程，在基體表面沉積具有某種特殊功 能的薄膜的技術(shù)。半導(dǎo)體前道物理氣相沉積的主要方法有真空蒸鍍、濺射鍍膜 等，PVD 沉積工藝用于為先進晶體管高 k 柵介質(zhì)/金屬柵極生成超薄蓋帽層和 金屬柵極薄膜，也用于在互連結(jié)構(gòu)中形成超薄阻擋膜和種子層。濺射（Sputtering）工藝目前為集成電路前道制造物理氣相沉積制備薄膜的主 要技術(shù)。濺射主要利用離子源產(chǎn)生的離子，在高真空中經(jīng)過加速聚集，而形成 高速度能的離子束流，轟擊固體（濺射靶材）表面，離子和濺射靶材表面原子 發(fā)生動

46、能交換，使固體表面的原子離開固體并沉積在基底表面。如同刻蝕工藝，由于先進邏輯、DRAM 制程由于線寬不斷縮小、芯片結(jié)構(gòu) 3D 化 引入多重模板工藝（多重曝光）以及 3D NAND 層數(shù)不斷增加，薄膜沉積工藝 步驟隨之顯著增加。根據(jù) Maximize Market Research 預(yù)測，至 2025 年全球全 球薄膜沉積設(shè)備市場規(guī)模將達到 340 億美元，2017 年至 2025 年維持 13.3%復(fù) 合增長率。薄膜沉積設(shè)備占據(jù)最大前道設(shè)備市場份額。根據(jù) Gartner 數(shù)據(jù)，2020 年薄膜沉 積設(shè)備在前道晶圓制造設(shè)備市場占比約 25.1%，合計 139.2 億美元，超過光刻 和刻蝕設(shè)備市場

47、份額成為最大的前道工藝設(shè)備細分市場。其中 PECVD 占比達 到 34%為最高，ALD 占據(jù) 13%，LPCVD 占據(jù) 7%；屬于 PVD 濺射和電鍍 ECD 分別占據(jù) 21%和 4%市場份額。應(yīng)用材料、泛林、東京電子占據(jù)全球前道薄膜沉積設(shè)備市場超 7 成市場份額。 根據(jù) Gartner 數(shù)據(jù)，2020 年應(yīng)用材料、泛林、東京電子分別占據(jù)全球前道薄膜 沉積設(shè)備 43%、19%、11%市場份額，CR3 集中度達 73%。從主要 CVD 設(shè)備 看，應(yīng)用材料、泛林分別占據(jù) PECVD 的 48.7%、34.4%市場份額，荷蘭的 ASM International 東京電子、泛林占據(jù) ALD 的 45

48、.8%、28.5%和 10.1%市場份額。 而在 PVD 濺射設(shè)備市場，應(yīng)用材料以 86.8%份額主導(dǎo)市場。北方華創(chuàng)薄膜沉積設(shè)備布局全面。PVD 方面，北方華創(chuàng)微電子憑借十余年的微 電子領(lǐng)域高端工藝設(shè)備開發(fā)經(jīng)驗，公司突破了濺射源設(shè)計技術(shù)、等離子產(chǎn)生與 控制技術(shù)、顆粒控制技術(shù)、腔室設(shè)計與仿真模擬技術(shù)、軟件控制技術(shù)等多項關(guān) 鍵技術(shù)，建立了具有自主知識產(chǎn)權(quán)的核心技術(shù)優(yōu)勢，形成了國產(chǎn)集成電路領(lǐng)域 高端薄膜制備設(shè)備零的突破，設(shè)備應(yīng)用跨越多個技術(shù)代，代表著國產(chǎn)集成電路 薄膜制備工藝設(shè)備的較高水平，并成功進入國際供應(yīng)鏈體系。CVD 方面，公司 先后完成了 PECVD、APCVD、LPCVD、ALD 等設(shè)備的

49、開發(fā)，滿足集成電路、 半導(dǎo)體照明、微機電系統(tǒng)、功率半導(dǎo)體、化合物半導(dǎo)體、新能源光伏等領(lǐng)域多 種制造工藝需求。拓荊科技主要從事高端半導(dǎo)體專用設(shè)備的研發(fā)、生產(chǎn)、銷售和技術(shù)服務(wù)。公司 主要產(chǎn)品包括等離子體增強化學(xué)氣相沉積（PECVD）設(shè)備、原子層沉積（ALD） 設(shè)備和次常壓化學(xué)氣相沉積（SACVD）設(shè)備三個產(chǎn)品系列，根據(jù)其招股書，公 司產(chǎn)品已廣泛應(yīng)用于國內(nèi)晶圓廠 14nm 及以上制程集成電路制造產(chǎn)線，并已展 開 10nm 及以下制程產(chǎn)品驗證測試。清洗設(shè)備：多家本土公司穩(wěn)健起步，有望率先國產(chǎn)替代半導(dǎo)體清洗工藝用于去除半導(dǎo)體硅片制造、晶圓制造和封裝測試每個步驟中可 能存在的雜質(zhì)，避免雜質(zhì)影響芯片良率和芯

50、片產(chǎn)品性能。隨著芯片制造工藝先 進程度的持續(xù)提升，清洗是貫穿半導(dǎo)體產(chǎn)業(yè)鏈的重要工藝環(huán)節(jié)，對晶圓表面污 染物的控制要求不斷提高，每一步光刻、刻蝕、沉積等重復(fù)性工序后，都需要 一步清洗工序。半導(dǎo)體清洗去除半導(dǎo)體制造過程中的顆粒、自然氧化層、金屬污染、有機物、 犧牲層、拋光殘留物等雜質(zhì)，將晶圓制造過程中晶圓表面的上述各種污染物控 制在工藝要求的范圍之內(nèi)，并保證晶圓表面無損傷，以保證芯片的良率及性能。 隨著工藝節(jié)點不斷發(fā)展，對晶圓表面污染物的控制要求越來越高。晶圓制造產(chǎn)線上通常以濕法清洗為主，少量特定步驟采用濕法和干法清洗相結(jié) 合的方式互補所短，構(gòu)建清洗方案。根據(jù)清洗介質(zhì)的不同，目前半導(dǎo)體清洗技 術(shù)主

51、要分為濕法清洗和干法清洗兩種工藝路線，根據(jù)盛美上海招股書，濕法清洗 是主流的清洗技術(shù)路線，占芯片制造清洗步驟數(shù)量的 90%以上。濕法清洗是針對不同的工藝需求，采用特定的化學(xué)藥液和去離子水， 對晶 圓表面進行無損傷清洗，以去除晶圓制造過程中的顆粒、自然氧化層、有 機物、金屬污染、犧牲層、拋光殘留物等物質(zhì)，可同時采用超聲波、加熱、 真空等輔助技術(shù)手段。干法清洗是指不使用化學(xué)溶劑的清洗技術(shù)，主要包括等離子清洗、超臨界 氣相清洗、束流清洗等技術(shù)。干法清洗主要是采用氣態(tài)的氫氟酸刻蝕不規(guī) 則分布的有結(jié)構(gòu)的晶圓二氧化硅層，雖然具有對不同薄膜有高選擇比的優(yōu) 點，但可清洗污染物比較單一，目前在 28nm 及以下

52、技術(shù)節(jié)點的邏輯產(chǎn)品 和存儲產(chǎn)品有應(yīng)用。在集成電路制造的先進工藝中，單片清洗已逐步取代槽式清洗成為主流。在濕法清 洗工藝路線下，目前主流的清洗設(shè)備主要包括單片清洗設(shè)備、槽式清洗設(shè)備、 組合式清洗設(shè)備和批式旋轉(zhuǎn)噴淋清洗設(shè)備等，其中單片清洗設(shè)備市場份額占比 最高。單片清洗能夠在整個制造周期提供更好的工藝控制，改善了單個晶圓和不同晶 圓間的均勻性，提高了產(chǎn)品良率，有效減少槽式清洗出現(xiàn)交叉污染的影響。濕法清洗工藝 路線下主流的清洗設(shè)備存在先進程度的區(qū)分，主要體現(xiàn)在可清洗顆粒大小，金 屬污染，腐蝕均一性以及干燥技術(shù)等標準。DNS（Dainippon Screen Semiconductor Solutio

53、ns）為全球前道清洗設(shè)備龍頭， 盛美、北方華創(chuàng)嶄露頭角。根據(jù) Gartner 數(shù)據(jù)，2020 年全球前道清洗設(shè)備市場 規(guī)模約為 33 億美元。其中單片清洗設(shè)備市場規(guī)模為 25.3 億美元，DNS 占據(jù) 38.3%市場份額居首，東京電子、SMES、泛林以 19.5%、19.2%、17.7%次之， 盛美和北方華創(chuàng)分別占據(jù) 5.2%和 0.2%市場份額，開始嶄露頭角。槽式清洗設(shè) 備市場規(guī)模約為 5.5 億美元，DNS 以 69.9%市占率占比第一，東京電子以 15.2% 市場份額次之，北方華創(chuàng)以 8%市占率居全球第三。CMP 設(shè)備：供給高度集中于 CR2，華海清科實現(xiàn)商業(yè)量產(chǎn)破局化 學(xué) 機 械 拋

54、光（Chemical Mechanical Polishing，CMP）是集成電路制 造過程中實現(xiàn)晶圓全局均勻平坦化的關(guān)鍵工藝。在集成電路制造的各個階段， 晶圓表面都要保持完全平坦或進行平坦化處理，目的是去除多余的材料，或者 是為了建立極其平坦的基底，以便添加下一層電路特征。如果晶圓制造過程中 無法做到納米級全局平坦化，既無法重復(fù)進行光刻、刻蝕、薄膜和摻雜等關(guān)鍵 工藝，也無法將制程節(jié)點縮小至納米級的先進領(lǐng)域，因此隨著超大規(guī)模集成電 路制造的線寬不斷細小化而產(chǎn)生對平坦化的更高要求需求，CMP 在先進工藝制 程中具有不可替代且越來越重要的作用。CMP 設(shè)備主要依托 CMP 技術(shù)的化學(xué)-機械動態(tài)耦合

55、作用原理，通過化學(xué)腐蝕 與機械研磨的協(xié)同配合作用，晶圓的背面施加精確的向下力并將晶圓正面壓在 由特殊材料制成（還含有化學(xué)藥劑和研磨劑的混合物）的旋轉(zhuǎn)墊上，從而去除 晶圓正面上的多余材料實現(xiàn)晶圓表面多余材料的高效去除與全局納米級平坦化。應(yīng)用材料占據(jù)全球前道 CMP 設(shè)備 6 成市場份額，CR2 集中率超 93%。根據(jù) Gartner 數(shù)據(jù)，2020 年全球前道 CMP 設(shè)備市場規(guī)模為 17.7 億美元，較 2019 年 14.5 億美元增長 22.1%，增速高于前道設(shè)備整體市場增速（16.4%）。其中 應(yīng)用材料占據(jù) 64%市場份額，日企荏原占據(jù) 29%市場份額，前二名供應(yīng)商占據(jù) 93%市場份額，

56、供給端高度集中。華海清科為國內(nèi)唯一實現(xiàn) CMP 商業(yè)量產(chǎn)突破的半導(dǎo)體設(shè)備制造商。華海清科 是一家成立于 2013 年擁有核心自主知識產(chǎn)權(quán)的高端半導(dǎo)體設(shè)備制造商，主要 從事半導(dǎo)體專用設(shè)備的研發(fā)、生產(chǎn)、銷售及技術(shù)服務(wù)，主要產(chǎn)品為化學(xué)機械拋 光（CMP）設(shè)備，是目前國內(nèi)唯一一家為集成電路制造商提供 12 英寸 CMP 商 業(yè)機型的高端半導(dǎo)體設(shè)備制造商。華海清科 CMP 設(shè)備已商業(yè)出貨國內(nèi)外集成電路制造生產(chǎn)線。根據(jù)華海清科招 股書，公司研制的 CMP 設(shè)備產(chǎn)品全面覆蓋集成電路制造過程中的非金屬介質(zhì) CMP、金屬薄膜 CMP、硅 CMP 等拋光工藝并取得量產(chǎn)應(yīng)用，高端 CMP 設(shè) 備的工藝技術(shù)水平已在

57、14nm 制程驗證中，形成了硬件+技術(shù)服務(wù)的全方位體 系。截至 2020 年 12 月 31 日，公司 CMP 設(shè)備已累計出貨 58 臺，在手訂 單 35 臺，設(shè)備已廣泛應(yīng)用于中芯國際、長江存儲、華虹集團、英特爾、長鑫 存儲、廈門聯(lián)芯、廣州粵芯、上海積塔等國內(nèi)外先進集成電路制造商的大生產(chǎn) 線中。離子注入機：美、日把持，萬業(yè)凱世通即將規(guī)?；M入國內(nèi)頭部大廠離子注入法(ion implant)是現(xiàn)代集成電路制造摻雜的主要制造工藝，在器件小 型化和多樣化方面起重要作用。離子注入法是通過離子注入機的加速和引導(dǎo)， 將要摻雜的離子以離子束形式入射到材料中去，離子束與材料中的原子或分子 發(fā)生一系列理化反應(yīng)，

58、入射離子逐漸損失能量，并引起材料表面成分、結(jié)構(gòu)和 性能發(fā)生變化，最后停留在材料中，從而優(yōu)化材料表面性能，或使材料獲得某 些新的性能。隨著芯片設(shè)計的日益復(fù)雜，所需的離子注入工序亦相應(yīng)增加。根 據(jù)應(yīng)用材料數(shù)據(jù)，采用嵌入式存儲器的 CMOS 集成電路的注入工序可能多達 60 多道。離子注入機主要由五部分組成：離子源、磁分析器、加速管或減速管、聚焦和 掃描系統(tǒng)、工藝腔(靶室和后臺處理系統(tǒng))。離子源：用來產(chǎn)生離子的裝置。原 理是通過鎢燈絲、射頻或和微波等技術(shù)制備要摻雜的離子對摻雜源進行離子化， 再經(jīng)吸極吸出，由初聚焦系統(tǒng)聚成離子束，射向磁分析器；磁分析器：利用不 同荷質(zhì)比的離子在磁場下運動軌跡的不同將離

59、子分離，選出所需的摻雜離子， 被選離子束通過可變狹縫，進入加速管或減速管；加速管或減速管：從分析器 出來的離子束，經(jīng)過加速或減速打到硅片內(nèi)部去，離子經(jīng)過加速或減速電極后， 在靜電場作用下獲得所需能量；聚焦和掃描系統(tǒng)：離子束離開加速管后進入控 制區(qū)，先由靜電聚焦透鏡使其聚焦進入偏轉(zhuǎn)系統(tǒng)，束流被偏轉(zhuǎn)注到靶上；工藝 腔：包括真空排氣系統(tǒng)、裝卸硅片的終端臺、硅片傳輸系統(tǒng)和計算機控制系統(tǒng)。離子注入時，從離子源引出的離子經(jīng)過磁分析器選擇出需要的離子，分析后的 離子經(jīng)加速或減速以改變離子的能量，再經(jīng)過兩維偏轉(zhuǎn)掃描器使離子束均勻的 注入到材料表面，用電荷積分儀可精確的測量注入離子的數(shù)量，調(diào)節(jié)注入離子 的能量可

60、精確的控制離子的注入深度。根據(jù)離子注入機通用規(guī)范（GB/T 15862-2012），離子注入機按能量高低可 分為：低能離子注入機、中能離子注入機、高能離子注入機和兆伏離子注入機； 按束流大小可分為：小束流離子注入機、中束流離子注入機、強流離子注入機 和超強流離子注入機。行業(yè)內(nèi)，通常將強流離子注入機和超強流離子注入機統(tǒng) 稱為大束流離子注入機，各類離子注入機中低能大束流技術(shù)難度最高。集成電路領(lǐng)域離子注入機包括三種機型：大束流離子注入機、中束流離子注入 機和高能離子注入機。根據(jù) Gartner 數(shù)據(jù)，2020 年全球前道晶圓制造離子注入 機市場規(guī)模為 16.5 億美元，其中大束流離子注入機、中束流離