NiosII開發(fā)常見問題

1、NiosII開發(fā)常見問題許多朋友在進(jìn)行NiosII系統(tǒng)的學(xué)習(xí)，開發(fā)中，常常會(huì)遇到許多問題；我也會(huì)經(jīng)常接 到許多E-Mail，以及電話，詢問一些nios開發(fā)中的問題。我對(duì)這些問題進(jìn)行了總結(jié)，寫成 了這篇文章。如果本文能對(duì)您有一點(diǎn)點(diǎn)幫助，我都會(huì)感到非常高興。對(duì)于許多問題，您仍然需要參考Altera提供的官方參考文檔以及隨機(jī)的help文檔。一。硬件相關(guān)：EPCSl（lMbits）是什么作用？回答：EPCS1是1Mbits的Altera專用配置芯片，它本質(zhì)上是一塊專用flash,用于保存 FPGA的配置信息。EP1C系列是基于sram的FPGA芯片，您可以通過下載電纜來在線配置該 芯片，但掉電后，F(xiàn)P

2、GA芯片內(nèi)部的配置信息會(huì)丟失；如果配合相應(yīng)的配置芯片,FPGA可以在 上電的時(shí)候，從配置芯片里面讀出配置內(nèi)容，這樣上電后即可使用。EPCS1能夠多次擦除、寫入嗎？回答：EPCS1可以多次擦除、寫入。您盡管可以放心得對(duì)EPCS1進(jìn)行擦除、寫入。3。開發(fā)板是不是不需要外置電源了？回答：在絕大多數(shù)情況下，USB 口可以提供足夠的電流，并不需要外接額外的電源。如 果您使用了比較多的外部設(shè)備，比如，自己外接了LCD等，并且從開發(fā)板取電，那么，您可 能需要通過額外的兩針取電接口（在開發(fā)板右下角）供電，并且千萬要斷開USB接口，因?yàn)?兩者不能同時(shí)使用。4。板子上的外擴(kuò)引腳（40個(gè)*2兩排），都可以做i/o

3、口嗎？差分輸入端，可否作為普通 i/o 口用？回答：板子上的外擴(kuò)引腳絕大多數(shù)都和Flash是共用的，您可以這樣來使用這些共用的 PIN:1將Flash的FLASH_CE# （對(duì)應(yīng)EP1C6的99腳）設(shè)置為高電平，也就是Disable掉 AM29LV160DB,這樣您可以單獨(dú)占用這些引腳，但不能使用Flash 了。2-通過分時(shí)復(fù)用的方 式來使用這些引腳。推薦使用方法一，這樣比較方便，并且，一般情況下，F(xiàn)lash并不是很 常用。差分輸入端當(dāng)然可以作為普通i/o 口來使用，他們的第一功能就是普通的I/O 口，第 二功能才是差分端口。5。您們的下載線是可以支持NIOSII的嗎?回答：我們的下載線是By

4、teBlasterll,支持通過JTAG 口來調(diào)試NIOSII,以及AS下載方 式。通常市面上比較多見的是ByteBlasterMV,也支持通過JTAG 口來調(diào)試NIOSII，但不支 持AS下載方式。我們的下載線兩者都支持！二。軟件相關(guān)：1。在SOPC Builder中出現(xiàn)以下錯(cuò)誤，不知何處理，特向您請(qǐng)教。Warning: FLEXlm soft ware error: Future * file forma t or misspelling in * file The file was issued for a later version of FLEXlm than this progra

5、m understands. Feature:6AF7_00A2*path:C:DocumentsandSettingsAdministratoraltera_tum.dat FLEXlm error: -90,313 For further information, refer to the FLEXlm End User Manual, available at HYPERLINK .Error:Cant open encrypted VHDL or Verilog HDL fileD:/Works/NIOS/simgen_tmp_0/cpu_0.v - current * file do

6、es not contain a valid * for encrypted file回答：這是*的問題。*可能沒有被正確設(shè)置。請(qǐng) 按 照 文 章EDA 軟 件 的 安 裝 與 配 置/jpwz/EDASetup/EDASetup.htm 重新配置*。另外，建議在 w2k+sp4,或者winxp+sp2下安裝、配置軟件。操作系統(tǒng)的service pack跟軟件的正確安裝、 執(zhí)行也有很大關(guān)系。建議您一定要為系統(tǒng)打上最新的service pack，比如，w2k要打上sp4.2。我運(yùn)行NiosIDE中的RUN或者Debug的時(shí)候，有如下提示信息如下，但系統(tǒng)運(yùn)行還是 正常的，請(qǐng)問這有影響嗎？nios2

7、-terminal: Warning: Unable to verify whether your download cable isnios2-terminal: supported for Nios II systems. If you use an unsupported cablenios2-terminal: you may experience intermittent JTAG communication failures.nios2-terminal: Please refer to the file errata.txt included in the Nios II nio

8、s2-terminal: development kit documents directory for information on how to nios2-terminal: update your system.回答：這對(duì)您運(yùn)行或者調(diào)試Nios基本沒有影響。使用ByteBlasterll,或者 ByteBlasterMV基本都會(huì)遇到這個(gè)提示，不必?fù)?dān)心。3。請(qǐng)問我做了一個(gè)ROM放在FPGA里面，斷電后ROM數(shù)據(jù)還在嗎？如何保證ROM數(shù)據(jù) 還在？回答：斷電后，ROM數(shù)據(jù)將為丟失。因?yàn)镕PGA是基于SRAM架構(gòu)的，掉電以后，所有存 儲(chǔ)在SRAM中的配置數(shù)據(jù)都會(huì)丟失。配置數(shù)據(jù)都丟失啦，ROM中

9、的內(nèi)容肯定也不存在啦，這 類似于一句古語：皮之不存，毛將焉附。在這里，您設(shè)計(jì)的ROM，只是一個(gè)邏輯概念：只能 讀出，不能寫入；它的物理本質(zhì)，還是基于SRAM的。解決的方法是：配合相應(yīng)的配置芯片 比如EP1C6可以使用EPCS1,使FPGA在上電的時(shí)候，自動(dòng)從配置芯片里面讀出配置內(nèi)容，這 樣上電后即可使用EPCS1本質(zhì)上是一塊專用flash,用于保存FPGA的配置信息,它在掉電后， 不會(huì)丟失內(nèi)容！4。我想問的是4。2的那個(gè)crack（可執(zhí)行文件）產(chǎn)生的*.dat文件在什么地方？回答：對(duì)于w2k,是在系統(tǒng)盤符（比如C）Documents and Settings您當(dāng)前的用戶名 altera_tum

10、.dat 中.5下載配置程序是，該下載哪一個(gè)文件？ .pof還是.sof?回答：JTAG下載方式對(duì)應(yīng).sof,AS下載方式對(duì)應(yīng).pof6我在設(shè)計(jì)一個(gè)NIOS的最小系統(tǒng)時(shí)，軟件都提示EPCS1的容量不夠，這是什么問題？回答:請(qǐng)您打開配置數(shù)據(jù)的壓縮選項(xiàng)即可以?。ㄔ赒uartusll的Assignments-Setting - Device Device & Pin Options - Configuration Generate compressed bitstreams, 在該選項(xiàng)前打勾就可以了），設(shè)置完成以后，需要重新編譯！7我在選擇。.POF文件下載時(shí)，下載線在AS 口或在JTAG 口。無論我這么配置都會(huì)出 現(xiàn)下面的提示，麻煩你看一下這是什么原因呢？cant add target de