組成原理選擇

1、選擇3)設(shè) 32 位浮點(diǎn)數(shù)中，符號(hào)位為 為3)設(shè) 32 位浮點(diǎn)數(shù)中，符號(hào)位為 為b_。A . + (2 -2-23)X 2+127C. + (2 _ 223)X 2+2554)某機(jī)字長(zhǎng) 32 位，其中B. 1+ (1 -2-23) X 2+127D 2+127 -2231 位符號(hào)位， 31 位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大1_d表示法主要用于表示浮點(diǎn)數(shù)中的階碼。原碼 B.補(bǔ)碼 C.反碼 D.移碼2( 1)字長(zhǎng) 32位，其中 1 位符號(hào)位， 31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 bA + (1 -2-32)B + ( 1 _2-31) C 2-32 D 2-31定點(diǎn) 1 6位字長(zhǎng)

2、的字，采用 2的補(bǔ)碼形式表示時(shí) ,一個(gè)字所能表示的整數(shù)范圍是_a。A -215 +(215 -1)B -(215 -1) +(215 -1)C -(215 + 1) +215D -215 +215 1 位，階碼為 8位，尾數(shù)位為 23 位，則它所能表示的最大規(guī)格化正數(shù)正整數(shù)是 _a+(231-1)B.+(230-1) C.+231D.+2325)某機(jī)字長(zhǎng) 32 位，其中 1 位符號(hào)位， 31 位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 b_。A +(1 -2-32)B +(1 -2-31)C 2-32D 2-313馮諾依曼機(jī)工作的基本方式的特點(diǎn)是bA 多指令流單數(shù)據(jù)流B 按地址訪(fǎng)問(wèn)并順序執(zhí)行

3、指令C 堆棧操作D 存貯器按內(nèi)容選擇地址4在機(jī)器數(shù) _b_c_中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼5在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)_d_來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器6(1)某計(jì)算機(jī)字長(zhǎng) 32 位，其存儲(chǔ)容量為 4MB ，若按半字編址，它的尋址范圍是 _cA 4MB B 2MB C 2M D 1M某機(jī)字長(zhǎng) 32位，存儲(chǔ)容量為 1 MB ，若按字編址，它的尋址范圍是_c_。A 1M B 512KB C 256K D 256KB某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是 64KB，若按字編

4、址，那么它的尋址范圍是_bA. 64K B. 32K C. 64KB D. 32 KB某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_bA 16MBB 2MC 8MB D5)某計(jì)算機(jī)字長(zhǎng) 32 位，其存儲(chǔ)容量為C.4M D. 2M16M8MB ，若按字編址，它的尋址范圍是 _dA 16MBB 2MC 8MB D5)某計(jì)算機(jī)字長(zhǎng) 32 位，其存儲(chǔ)容量為C.4M D. 2M16M8MB ，若按字編址，它的尋址范圍是 _dA. 1M B. 4MB主存貯器和 CPU之間增加cache的目的是 解決 CPU 和主存之間的速度匹配問(wèn)題 擴(kuò)大 CPU 中通用寄存器的數(shù)量7AC8A_a

5、_。B 擴(kuò)大主存貯器容量D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU 中通用寄存器的數(shù)量9單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 8位定點(diǎn)字長(zhǎng)的字，采用 2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A .-128 +127B. -127 +127 C.a。-129 +128D.-128 +128c_。10下面浮點(diǎn)運(yùn)算器的描述中正確的句子是： 10下面浮點(diǎn)運(yùn)算器的描述中正確的句子是： A 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)C 階碼部件只進(jìn)行階碼相加、相減和比較操作_a_c_。B 階碼部件可實(shí)現(xiàn)

6、加、減、乘、除四種運(yùn)算D 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算11(1)某一 RAM 芯片， 其容量為 51 2 X 8位，包括電源和接地端， 該芯片引出線(xiàn)的最小數(shù)目應(yīng)是 _dA 23 B 25 C 50D 19 某DRAM芯片，其存儲(chǔ)容量為 512K X 8位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為_(kāi)d_。 TOC o 1-5 h z A 8，512 B 512，8 C 18，8 D 19，8 某計(jì)算機(jī)字長(zhǎng)為 32 位，其存儲(chǔ)容量為 16MX 32 位，它的地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是_dA.16B. 32C. 64 D. 56某 SRAM 芯片，存儲(chǔ)容量為 64KX 16位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為 _d。A

7、 64， 16 B 16， 64 C 64， 8 D 16 ， 16雙端口存儲(chǔ)器在 _b_情況下會(huì)發(fā)生讀 /寫(xiě)沖突。A 左端口與右端口的地址碼不同B 左端口與右端口的地址碼相同C 左端口與右端口的數(shù)據(jù)碼不同D 左端口與右端口的數(shù)據(jù)碼相同 TOC o 1-5 h z 寄存器間接尋址方式中，操作數(shù)處在_bD. 堆棧A. 通用寄存器 B. 主存單元 C. D. 堆棧微程序控制器中，機(jī)器指令與微指令的關(guān)系是 _b_ 。A 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B 每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D 一條微指令由若干條機(jī)器指令組成 15假定下列

8、字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_d。AB CD16按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看，陣列乘法器可認(rèn)為是 。A 全串行運(yùn)算的乘法器 B 全并行運(yùn)算的乘法器 C 串并行運(yùn)算的乘法器 D 并串型運(yùn)算的乘法器 17 指令周期是指 _c_ 。A CPU 從主存取出一條指令的時(shí)間 ； B CPU 執(zhí)行一條指令的時(shí)間 ；C CPU從主存取出一條指令加上 CPI執(zhí)行這條指令的時(shí)間；D 時(shí)鐘周期時(shí)間 TOC o 1-5 h z 1 8 程序控制類(lèi)指令的功能是 。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與 CPU 之間的數(shù)據(jù)傳送C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)

9、行順序19由于 CPU 內(nèi)部的操作速度較快，而 CPU 訪(fǎng)問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用_a來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間B.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間20系統(tǒng)總線(xiàn)中控制線(xiàn)的功能是 。A 提供主存、 I / O 接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)B 提供數(shù)據(jù)信息C 提供時(shí)序信號(hào)D 提供主存、 I / O 接口設(shè)備的響應(yīng)信號(hào)21 四片 74181ALU 和 1 片 74182CLA 器件相配合，具有如下進(jìn)位傳遞功能 。A 行波進(jìn)位 ； B 組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ；C 組內(nèi)先行進(jìn)位，組間行波進(jìn)位 ； D

10、組內(nèi)行波進(jìn)位，組間先行進(jìn)位 ； 22指令系統(tǒng)采用不同尋址方式的目的是 _B。A 實(shí)現(xiàn)存貯程序和程序控制； B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性； 。C 可直接訪(fǎng)問(wèn)外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度； 在CPU中跟蹤指令后繼地址的寄存器是_b。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)_C時(shí)間。A 指令周期 B. 機(jī)器周期 C. 存儲(chǔ)周期 D. 總線(xiàn)周期定點(diǎn) 16 位字長(zhǎng)的字，采用 2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍_a215+ (215 -1)215+ (215 -1)B -(21

11、5-1) +(215-1)-(215 + 1) +215-215+21526.定點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行bA 十進(jìn)制數(shù)加法運(yùn)算B 定點(diǎn)數(shù)運(yùn)算 ； C 浮點(diǎn)數(shù)運(yùn)算D 既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算；27.雙端口存儲(chǔ)器所以能高速進(jìn)行讀 / 寫(xiě)，是因?yàn)椴捎?b_。A 高速芯片 B 兩套相互獨(dú)立的讀寫(xiě)電路C 流水技術(shù) D 新型器件28二地址指令中，操作數(shù)的物理位置可安排在_b。A 棧頂和次棧頂 B 兩個(gè)主存單元 C 一個(gè)主存單元和一個(gè)寄存器 D 兩個(gè)寄存器 29某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的 c_才能識(shí)別它。A. 譯碼器 B. 判別程序 C. 指令 D. 時(shí)序信號(hào) 30按其數(shù)據(jù)流的傳送過(guò)程和控制

12、節(jié)拍來(lái)看，陳列乘法器可認(rèn)為是_b_。A. 全串行運(yùn)算的乘法器B. 全并行運(yùn)算的乘法器C.串-并行運(yùn)算的乘法器D.并-串行運(yùn)算的乘法器31 存貯單元是指 bA. 存放一個(gè)二進(jìn)制信息位的存貯元A. 存放一個(gè)二進(jìn)制信息位的存貯元存放一個(gè)機(jī)器字的所有存貯元集合存放一個(gè)字節(jié)的所有存貯元集合D.存放兩個(gè)字節(jié)的所有存貯元集合32相聯(lián)存貯器是按 _c_進(jìn)行尋址的存貯器。 TOC o 1-5 h z A. 地址指定方式 B. 堆棧存取方式 C. 內(nèi)容指定方式 D. 地址指定與堆棧 33寄存器間接尋址方式中，操作數(shù)處在 b_。A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆棧34 .下面描述的 RIS

13、C機(jī)器基本概念中不正確的句子是_adc。A.RISC機(jī)器不一定是流水 CPU B.RISC機(jī)器一定是流水 CPUC.RISC機(jī)器有復(fù)雜的指令系統(tǒng)D.CPU配置很少的通用寄存器以下四種類(lèi)型的半導(dǎo)體存儲(chǔ)器中， 以傳輸同樣多的字為比較條件， 則讀出數(shù)據(jù)傳輸率最高的是 cA.DRAM B.SRAMC.閃速存儲(chǔ)器D.EPROM位操作類(lèi)指令的功能是 _c 。對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)（0或1）對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)強(qiáng)置（0或1）對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)或強(qiáng)置進(jìn)行移位操作 操作控制器的功能是 d_。A.產(chǎn)生時(shí)序信號(hào)B.從主

14、存取出一條指令C.完成指令操作的譯碼從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令 在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有_c_，它一般用 來(lái)實(shí)現(xiàn)。A.譯碼電路與非門(mén) B.編碼電路 或非門(mén)C.溢出判斷電路異或門(mén) D移位電路與或非門(mén) 交叉存貯器實(shí)質(zhì)上是一種 a_存貯器，它能 執(zhí)行獨(dú)立的讀寫(xiě)操作。A.模塊式 并行 多個(gè)B.模塊式 串行 多個(gè)C.整體式 并行 一個(gè)D.整體式 串行 多個(gè) 雙端口存儲(chǔ)器所以能高速進(jìn)行讀寫(xiě)，是因?yàn)椴捎胈b_。A.高速芯片B兩套相互獨(dú)立的讀寫(xiě)電路C.流水技術(shù)D.新型器件41 . 多總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用 c_方法，對(duì)提高系統(tǒng)

15、的吞吐能力最有效。A. 多端口存貯器 B. 提高主存的速度 C. 交叉編址多模存貯器 D. 高速緩沖存貯器 TOC o 1-5 h z 程序控制類(lèi)指令的功能是 _d。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序 計(jì)算機(jī)的外圍設(shè)備是指 d_。A.輸入/輸出設(shè)備B.外存儲(chǔ)器C.遠(yuǎn)程通信設(shè)備D.除了 CPU和內(nèi)存以外的其它設(shè)備 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_d。A RAM存貯器 B ROM存貯器C主存貯器 D cache、主存貯器和外存貯器.存儲(chǔ)單元是指 _b_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元

16、集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；.相聯(lián)存貯器是按 c_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式D 地址方式與堆棧方式47.變址尋址方式中，操作數(shù)的有效地址等于_c。A 基值寄存器內(nèi)容加上形式地址（位移量） B 堆棧指示器內(nèi)容加上形式地址C 變址寄存器內(nèi)容加上形式地址（位移量） D 程序記數(shù)器內(nèi)容加上形式地址48 以下敘述中正確描述的句子是： _da。A 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相斥性微操作49若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_cA 階符與數(shù)符相同為規(guī)格化數(shù) B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)50 用某個(gè)寄存器中操作數(shù)的尋址方式稱(chēng)為_(kāi)c尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接51 二地址指令中，操作數(shù)的物理位置可以安排在 。A.棧頂和次棧頂B.兩個(gè)主存單元C一個(gè)主存單元和一個(gè)通用寄存