I2C總線協(xié)議學(xué)習(xí)筆記

1、協(xié)議2條雙向串行線，一條數(shù)據(jù)線SDA，一條時(shí)鐘線SCL。SDA傳輸數(shù)據(jù)是大端傳輸，每次傳輸8bit，即一字節(jié)。支持多主控(multimastering)，任何時(shí)間點(diǎn)只好有一個(gè)主控。總線上每個(gè)設(shè)施都有自己的一個(gè)addr，共7個(gè)bit，廣播地點(diǎn)全0.系統(tǒng)中可能有多個(gè)同種芯片，為此addr分為固定部分和可編程部份，細(xì)節(jié)視芯片而定，看datasheet。I2C位傳輸數(shù)據(jù)傳輸：SCL為高電平常，SDA線若保持穩(wěn)固，那么SDA上是在傳輸數(shù)據(jù)bit；若SDA發(fā)生跳變，則用來(lái)表示一個(gè)會(huì)話的開(kāi)始或結(jié)束（后邊講）數(shù)據(jù)改變：SCL為低電平常，SDA線才能改變傳輸?shù)腷itI2C開(kāi)始和結(jié)束信號(hào)開(kāi)始信號(hào)：SCL為高電平常

2、，SDA由高電平向低電平跳變，開(kāi)始傳遞數(shù)據(jù)。結(jié)束信號(hào)：SCL為高電平常，SDA由低電平向高電平跳變，結(jié)束傳遞數(shù)據(jù)。I2C應(yīng)答信號(hào)Master每發(fā)送完8bit數(shù)據(jù)后等候Slave的ACK。即在第9個(gè)clock，若從IC發(fā)ACK，SDA會(huì)被拉低。若沒(méi)有ACK，SDA會(huì)被置高，這會(huì)惹起Master發(fā)生RESTART或STOP流程，以下所示：I2C寫流程寫存放器的標(biāo)準(zhǔn)流程為：Master倡始STARTMaster發(fā)送I2Caddr（7bit）和w操作0（1bit），等候ACKSlave發(fā)送ACKMaster發(fā)送regaddr（8bit），等候ACKSlave發(fā)送ACK6.Master發(fā)送data（8b

3、it），即要寫入存放器中的數(shù)據(jù)，等候ACKSlave發(fā)送ACK第6步和第7步能夠重復(fù)多次，即次序?qū)懚鄠€(gè)存放器Master倡始STOP寫一個(gè)存放器寫多個(gè)存放器I2C讀流程讀存放器的標(biāo)準(zhǔn)流程為：Master發(fā)送I2Caddr（7bit）和w操作1（1bit），等候ACKSlave發(fā)送ACKMaster發(fā)送regaddr（8bit），等候ACKSlave發(fā)送ACKMaster倡始STARTMaster發(fā)送I2Caddr（7bit）和r操作1（1bit），等候ACKSlave發(fā)送ACKSlave發(fā)送data（8bit），即存放器里的值Master發(fā)送ACK第8步和第9步能夠重復(fù)多次，即次序讀多個(gè)存放器

4、讀一個(gè)存放器讀多個(gè)存放器2.PowerPC的I2C實(shí)現(xiàn)Mpc8560的CCSR中控制I2C的存放器共有6個(gè)。I2CADR地點(diǎn)存放器CPU也能夠是I2C的Slave，CPU的I2C地點(diǎn)有I2CADR指定I2CFDR頻次設(shè)置存放器TheserialbitclockfrequencyofSCLisequaltotheCCBclockdividedbythedivider.用來(lái)設(shè)置I2C總線頻次I2CCR控制存放器MEN：ModuleEnable.置1時(shí)，I2C模塊使能MIEN：ModuleInterruptEnable.置1時(shí)，I2C中止使能。MSTA：Master/slavemode.1Maste

5、rmode，0Slavemode.當(dāng)1-0時(shí)，CPU倡始STOP信號(hào)當(dāng)0-1時(shí)，CPU倡始START信號(hào)MTX：Transmit/receivemodeReceivemode，1TransmitmodeTXAK：Transferacknowledge.置1時(shí)，CPU在9thclock發(fā)送ACK拉低SDARSTA：RepeatSTART.置1時(shí)，CPU發(fā)送REPEATSTARTBCST：置1，CPU接收廣播信息（信息的slaveaddr為7個(gè)0）I2CSR狀態(tài)存放器MCF：0Bytetransferisinprocess1BytetransferiscompletedMAAS：當(dāng)CPU作為Sla

6、ve時(shí)，若I2CDR與會(huì)話中Slaveaddr般配，此bit被置1MBB：0I2Cbusidle1I2CbusbusyMAL：若置1，表示仲裁失敗BCSTM：若置1，表示接收到廣播信息SRW：WhenMAASisset,SRWindicatesthevalueoftheR/Wcommandbitofthecallingaddress,whichissentfromthemaster.0Slavereceive,masterwritingtoslave1Slavetransmit,masterreadingfromslaveMIF：Moduleinterrupt.TheMIFbitissetwhenaninterruptispending,causin