教育學(xué)關(guān)關(guān)雎鳩 南郵 微電子導(dǎo)論課件 ch4

1、第四講微電子工藝根底芯片制造流程目錄微電子工藝技術(shù)圖形轉(zhuǎn)換技術(shù)摻雜技術(shù)制膜技術(shù)集成電路工藝流程雙極工藝流程CMOS工藝流程圖形轉(zhuǎn)換技術(shù)圖形轉(zhuǎn)換：將設(shè)計在掩膜版上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上。底片相紙光刻技術(shù)4.1.1 圖形轉(zhuǎn)換技術(shù)光刻根本步驟顯影腐蝕去膠氧化層硅基片光刻膠（抗蝕劑）涂膠掩模版曝光4.1.1 圖形轉(zhuǎn)換技術(shù)光刻膠定義：膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體。特性：光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變。4.1.1 圖形轉(zhuǎn)換技術(shù)光刻膠的分類正膠：曝光前不溶，曝光后可溶。分辨率高，在超大規(guī)模集成電

2、路工藝中用途最廣。負(fù)膠：曝光前可溶，曝光后不溶。分辨率差，適于加工線寬3m的線條。正膠負(fù)膠4.1.1 圖形轉(zhuǎn)換技術(shù)常見曝光方法接觸式曝光： 分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。光源光學(xué)系統(tǒng)4.1.1 圖形轉(zhuǎn)換技術(shù)常見光刻方法接近式曝光： 在硅片和掩膜版之間有一個很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低。光源光學(xué)系統(tǒng)4.1.1 圖形轉(zhuǎn)換技術(shù)常見光刻方法投影式曝光： 利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，分辨率高，自動化程度高。目前用的最多的曝光方式。光源光學(xué)系統(tǒng)光學(xué)系統(tǒng)4.1.1 圖形轉(zhuǎn)換技術(shù)光刻設(shè)備4.1.1 圖形轉(zhuǎn)換技術(shù)刻蝕技術(shù)濕法刻蝕：利

3、用液態(tài)化學(xué)試劑或溶液通過化學(xué)反響進(jìn)行刻蝕的方法。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反響或通過轟擊等物理作用而到達(dá)刻蝕的目的。4.1.1 圖形轉(zhuǎn)換技術(shù)濕法腐蝕：濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、本錢低缺點是鉆蝕嚴(yán)重、對圖形的控制性較差。各向同性(有鉆蝕)各向異性(無鉆蝕)4.1.1 圖形轉(zhuǎn)換技術(shù)干法刻蝕：等離子刻蝕等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反響，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小

4、，但各向異性較差。氣體RF電源排氣輸氣管硅片4.1.1 圖形轉(zhuǎn)換技術(shù)干法刻蝕：反響離子刻蝕反響離子刻蝕(Reactive Ion Etching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反響雙重作用刻蝕。兼有各向異性和選擇性好的優(yōu)點。是VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)。氣體RF電源排氣硅片氣體4.1.1 圖形轉(zhuǎn)換技術(shù)目錄微電子工藝技術(shù)圖形轉(zhuǎn)換技術(shù)摻雜技術(shù)制膜技術(shù)集成電路工藝流程雙極工藝流程CMOS工藝流程雜質(zhì)摻雜摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以到達(dá)改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸。磷(P)、砷(As) N型硅硼(B) P型硅摻雜工藝：擴(kuò)散、離子注入4.

5、1.2 摻雜技術(shù)擴(kuò)散分類：固態(tài)源擴(kuò)散、液態(tài)源擴(kuò)散、氣態(tài)源擴(kuò)散原理：4.1.2 摻雜技術(shù)擴(kuò)散步驟1)氧化硅SiO2含雜質(zhì)玻璃層預(yù)擴(kuò)散層3)預(yù)擴(kuò)散4)去玻璃5)再擴(kuò)散4.1.2 摻雜技術(shù)6)去氧化層2)光刻擴(kuò)散后的雜質(zhì)分布縱向距離雜質(zhì)濃度橫向距離雜質(zhì)濃度WXj0.8Xj0.8XjW0.8Xj0.8XjXjNDNANANDNAND4.1.2 摻雜技術(shù)離子注入離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定。離子注入三要素：雜質(zhì)類型、注入能量、注入劑量4.1.2 摻雜技術(shù)SiO2離子注入步驟。1)氧化硅3)粒

6、子注入4)去光刻膠2)光刻光刻膠5)熱處理4.1.2 摻雜技術(shù)5)去氧化層退火后的雜質(zhì)分布縱向距離雜質(zhì)濃度橫向距離雜質(zhì)濃度WXj0.8Xj0.8XjW0.8Xj0.8XjXjNDNANANDNAND4.1.2 摻雜技術(shù)粒子注入的特點摻雜的均勻性好。溫度低：小于600?？梢跃_控制雜質(zhì)分布?？梢宰⑷敫鞣N各樣的元素。橫向擴(kuò)展比擴(kuò)散要小得多。可以對化合物半導(dǎo)體進(jìn)行摻雜。4.1.2 摻雜技術(shù)目錄微電子工藝技術(shù)圖形轉(zhuǎn)換技術(shù)摻雜技術(shù)制膜技術(shù)集成電路工藝流程雙極工藝流程CMOS工藝流程制膜技術(shù)氧化技術(shù)制備二氧化硅?；瘜W(xué)氣相淀積技術(shù)制備單晶硅、多晶硅、二氧化硅、氮化硅等無機(jī)膜和W、Mo等局部金屬膜。物理氣相淀

7、積技術(shù)制備金屬薄膜，如Al、Cu等。4.1.3 制膜技術(shù)氧化技術(shù)二氧化硅的性質(zhì)：SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反響。氧化層的作用：在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成局部。擴(kuò)散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層。作為集成電路的隔離介質(zhì)材料。作為電容器的絕緣介質(zhì)材料。作為多層金屬互連層之間的介質(zhì)材料。作為對器件和電路進(jìn)行鈍化的鈍化層材料。4.1.3 制膜技術(shù)熱氧化法干氧氧化氧化層致密、均勻性、重復(fù)性好，但速度慢、溫度高。濕氧氧化溫度低、速度快，但氧化層疏松，與光刻膠附著性差。干氧濕氧干氧(簡稱干

8、濕干)氧化法。4.1.3 制膜技術(shù)化學(xué)氣相淀積CVDChemical Vapor Deposition，通過氣態(tài)物質(zhì)的化學(xué)反響在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等。4.1.3 制膜技術(shù)化學(xué)氣相淀積CVD優(yōu)點：設(shè)備簡單、膜生長速率快、易于生產(chǎn)。缺點：膜的均勻性、臺階覆蓋性不好。常壓化學(xué)氣相淀積APCVD溫度：300-500，大氣壓：105Pa4.1.3 制膜技術(shù)化

9、學(xué)氣相淀積CVD優(yōu)點：臺面覆蓋性好、成膜均勻、致密。缺點：淀積速度慢。低壓化學(xué)氣相淀積LPCVD溫度：400-800，大氣壓：10-2Pa4.1.3 制膜技術(shù)化學(xué)氣相淀積CVD優(yōu)點：成膜溫度低、膜生長速率快。缺點：薄膜質(zhì)量差于LPCVD。等離子體增強(qiáng)化學(xué)氣相淀積PECVD溫度：200-400，大氣壓：10-2Pa4.1.3 制膜技術(shù)物理氣相沉積PVD蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬外表的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種。4.1.3 制膜技術(shù)物理氣相沉積PVD濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的

10、離子被強(qiáng)電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上。真空泵Ar離子濺出靶的金屬原子金屬靶淀積在基片上的金屬原子硅基片高壓電源4.1.3 制膜技術(shù)集成電路工藝圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：擴(kuò)散：固態(tài)源、液態(tài)源、氣態(tài)源離子注入制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射4.1 集成電路工藝技術(shù)作業(yè)簡述光刻的根本過程。簡述二氧化硅的特點和在集成電路中的作用。簡述各種CVD工藝的特點和優(yōu)缺點。在雜質(zhì)濃度ND31016cm3的硅中按照如下工藝進(jìn)行摻雜，假設(shè)再擴(kuò)散后硼摻雜和磷摻雜的y方向濃度分布分別為NA(

11、y)=(18-5104y)1016cm3和ND(y)=(3-2104y)1017cm3 ，試求橫向擴(kuò)散差x為多少微米？1)硼預(yù)擴(kuò)散2)磷預(yù)擴(kuò)散3)再擴(kuò)散xxy4.1 集成電路工藝技術(shù)目錄微電子工藝技術(shù)圖形轉(zhuǎn)換技術(shù)摻雜技術(shù)制膜技術(shù)集成電路工藝流程雙極工藝流程CMOS工藝流程N埋層雙極工藝流程P型基片NPN晶體管4.2.1 N埋層雙極工藝N埋層雙極工藝流程N埋層制作氧化光刻埋層M1磷注入去氧化層4.2.1 N埋層雙極工藝N埋層雙極工藝流程外延層生長N型硅外延4.2.1 N埋層雙極工藝N埋層雙極工藝流程隔離擴(kuò)散光刻隔離區(qū)M2氧化推阱硼注入去氧化層4.2.1 N埋層雙極工藝N埋層雙極工藝流程P型基區(qū)制

12、作光刻基區(qū)M3去除氧化層硼注入、推阱氧化4.2.1 N埋層雙極工藝N埋層雙極工藝流程N發(fā)射區(qū)制作光刻發(fā)射區(qū)M4去除氧化層磷注入、推結(jié)氧化4.2.1 N埋層雙極工藝N埋層雙極工藝流程接觸孔和引線制作光刻接觸孔M5光刻引線M6濺射鋁氧化4.2.1 N埋層雙極工藝目錄微電子工藝技術(shù)圖形轉(zhuǎn)換技術(shù)摻雜技術(shù)制膜技術(shù)集成電路工藝流程雙極工藝流程CMOS工藝流程N阱CMOS工藝流程P型基片N阱CMOS4.2.2 N阱CMOS工藝N阱CMOS工藝流程N阱制作光刻N阱區(qū)M1、刻蝕SiO2磷注入、推阱氧化氧化4.2.2 N阱CMOS工藝N阱CMOS工藝流程場區(qū)制作氧化光刻場區(qū)M2、刻蝕Si3N4淀積Si3N4去氧化4.2.2 N阱CMOS工藝N阱CMOS工藝流程場區(qū)制作高壓氧化刻蝕SiO2刻蝕Si3N4刻蝕SiO24.2.2 N阱CMOS工藝N阱CMOS工藝流程柵氧化層制作光刻柵區(qū)M3、刻蝕多晶硅淀積多晶硅4.2.2 N阱CMOS工藝N阱CMOS工藝流程源漏制作磷離子注入N區(qū)