觸發(fā)器和時序邏輯電路演示文稿

1、觸發(fā)器和時序邏輯電路演示文稿第一頁，共七十頁。優(yōu)選觸發(fā)器和時序邏輯電路第二頁，共七十頁。&G2&G101若：(1)輸入 , 時輸出變?yōu)椋喝簦河|發(fā)器由“1”翻轉(zhuǎn)為“0”不變第三頁，共七十頁。10&G2&G1(2)輸入 , 時若：輸出變?yōu)椋喝簦翰蛔冇|發(fā)器由“0”翻轉(zhuǎn)為“1”第四頁，共七十頁。11輸出保持原狀態(tài)&G2&G1(3)輸入 , 時若：若：不變不變具有記憶功能。第五頁，共七十頁。輸出在信號沒有撤銷全是1，撤銷后“不定”。&G2&G1(4)輸入 , 時不定00第六頁，共七十頁。(5)基本RS觸發(fā)器的功能表第七頁，共七十頁。(6)邏輯符號Q低電平有效第八頁，共七十頁。(7)波形圖反映觸發(fā)器輸入信

2、號取值和狀態(tài)之間對應關系的圖形稱為波形圖RSQQ置1置0置1置1置1保持不允許第九頁，共七十頁?；綬S觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器原來的狀態(tài)有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關系，即有約束條件。第十頁，共七十頁。2 可控 RS觸發(fā)器&G2&G1&G4&G3CP1） 電路簡介構成基本觸發(fā)器導引電路R、S 置“0”，置“1”信號輸入端CP時鐘脈沖輸入端（正脈沖）CP=0 保持不變CP=1 根據(jù)R、S變化，過

3、去后不變。直接復位和置位端。第十一頁，共七十頁。&G2&G1&G4&G3CP2)、工作情況分析時鐘脈沖來到之前的狀態(tài)（CP=0）時鐘脈沖來到之后的狀態(tài)（CP=1）(1) S=1 ， R=0 （時鐘到，正脈沖）01=1第十二頁，共七十頁。&G2&G1&G4&G3CP(2) S=0 ， R=1（時鐘到，正脈沖）10=0(3) S=0 ， R=0（時鐘到，正脈沖）=(4) S=1 = R（時鐘到，正脈沖）禁用第十三頁，共七十頁。3)簡化的功能表第十四頁，共七十頁。4)邏輯符號RDSDRSCQ第十五頁，共七十頁。5)波形圖CPRSQ第十六頁，共七十頁。主要特點（1）時鐘電平控制。在CP1期間接收輸入信

4、號，CP0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。第十七頁，共七十頁。3、計數(shù)式RS觸發(fā)器設觸發(fā)器的初始狀態(tài)為0。根據(jù)同步RS觸發(fā)器的邏輯功能可知，第1個時鐘脈沖C到來時，因R=Q=0、S=Q=1，所以觸發(fā)器狀態(tài)翻轉(zhuǎn)為1，即R=Q=1、S=Q=0；第2個時鐘脈沖C到來時，觸發(fā)器狀態(tài)翻轉(zhuǎn)為0，即R=Q=0、S=Q=1。由此可見，每輸入一個時鐘脈沖C，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，故稱為計數(shù)式RS觸發(fā)器，計數(shù)式觸發(fā)器常用來累計時鐘脈沖C的個數(shù)。第十八頁，共七十頁。21.1.2 J-K觸發(fā)

5、器R2S2CF從R1S1CF主CPKJCP=1時，主觸發(fā)器工作，從觸發(fā)器被封鎖，即觸發(fā)器的輸出狀態(tài)保持不變。1、主、從觸發(fā)器CP=0時，即CP由1變?yōu)?時，主觸發(fā)器被封鎖，從觸發(fā)器工作，其輸出狀態(tài)與主觸發(fā)器的輸出狀態(tài)一致。第十九頁，共七十頁。2 、工作情況R2S2CF從R1S1CF主CPKJ(1) J=1 ， K=0 （時鐘到，正脈沖）=1第二十頁，共七十頁。(2) J=0 ， K=1（時鐘到，正脈沖）=0R2S2CF從R1S1CF主CPKJ(3) J=K=0（時鐘到，正脈沖）=第二十一頁，共七十頁。R2S2CF從R1S1CF主CPKJ(4) J=K=1（時鐘到，正脈沖）=計數(shù)第二十二頁，共七

6、十頁。CPQJ=K=1時：第二十三頁，共七十頁。功能表邏輯符號RDSDCQKJ下降沿翻轉(zhuǎn)！第二十四頁，共七十頁。時序圖CPQ下降沿翻轉(zhuǎn)！第二十五頁，共七十頁。第二十六頁，共七十頁。21.1.3 D觸發(fā)器&G3&D&CPG2G1G6G5G4構成基本觸發(fā)器時鐘控制數(shù)據(jù)輸入第二十七頁，共七十頁。RDSDDCQ功能表邏輯符號Qn+1=Dn第二十八頁，共七十頁。CPDQ例：畫出D觸發(fā)器的輸出波形。第二十九頁，共七十頁。21.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換RDSDCQJDK功能表1. 將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器第三十頁，共七十頁。功能表RDSDCQJTK2. 將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器第三十一頁，共七十頁。

7、21.2 寄存器 寄存器：在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路。寄存器是由具有存儲功能的觸發(fā)器組合起來構成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構成。分類：數(shù)碼寄存器和移位寄存器兩大類。并行串行存放數(shù)據(jù)方式：并行串行取出數(shù)據(jù)方式：寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。第三十二頁，共七十頁。21.2.1 數(shù)碼寄存器四位數(shù)碼寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3清零取數(shù)脈沖寄存脈沖( CP )2341工作原理（1011）1 ） 、清零寄存指令未到2） 、寄存3） 、取數(shù)第三十三頁，共七十頁。21.2.2

8、 移位寄存器 所謂“移位”，就是將寄存器所存各位 數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)第三十四頁，共七十頁。21.2.2 移位寄存器移位寄存器：存放數(shù)碼和移位移位：來一移位脈沖，觸發(fā)器的狀態(tài)向右或向左移動一位。工作原理（1011）1 ） 、清零2 ） 、輸入數(shù)碼第三十五頁，共七十頁。1、4位右移移位寄存器并行輸出2）、存數(shù)碼和移位1）、先用RD（負脈沖）將各個觸發(fā)器清零。第三十六頁，共七十頁。第三十七頁，共七十頁。21.3 計數(shù)器能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器

9、異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器第三十八頁，共七十頁。1. 異步二進制加法計數(shù)器21.3.1 二進制計數(shù)器1）狀態(tài)表 Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 十進 制數(shù)計數(shù)脈沖數(shù) 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0

10、 14 15 1 1 1 1 15 16 0 0 0 0 0 第三十九頁，共七十頁。2）電路（1）最低位來一個時鐘脈沖翻轉(zhuǎn)一次（2）高位都是在其相鄰低位觸發(fā)器由1變0，進位翻轉(zhuǎn)。（3）J-K觸發(fā)器組成。（4）進位脈沖從Q輸出，送到相鄰高位觸發(fā)器的CP端。a.特點第四十頁，共七十頁。b.工作波形CPQ0Q1Q212345678Q3C.缺點速度慢，精度差。第四十一頁，共七十頁。2、同步二進制加法計數(shù)器1）電路（1） F0 ，來一個脈沖翻轉(zhuǎn)一次， J0= K0 =1（2）F1 ， Q0 =1時，來一個脈沖翻轉(zhuǎn)一次， J1= K1= Q0 （3）F2 ， Q1 = Q0 = 1時，來一個脈沖翻轉(zhuǎn)一次，

11、 J2= K2= Q1 Q0 （4）F2 ， Q2= Q1 = Q0 = 1時，來一個脈沖翻轉(zhuǎn)一次， J2= K2= Q2 Q1 Q0 Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖CPJ3Q3Q3K3&第四十二頁，共七十頁。2）工作情況第四十三頁，共七十頁。例1: 分析圖示邏輯電路的邏輯功能,說明其用途.設初始狀態(tài)為“0000”。JJJKKK清零計數(shù)脈沖Q2Q1Q0F0F1F2第四十四頁，共七十頁。解：分析： 從各觸發(fā)器的C端連接來看，這是一個異步工作方式的計數(shù)器。其中，F(xiàn)0 和 F2的C與計數(shù)脈沖相連，F(xiàn)1 的時鐘端C = Q0 ，即F1只有在Q0的狀態(tài)從1變?yōu)?時才能翻轉(zhuǎn)。（

12、1）各J、K、CP 端的邏輯式（ Q0每從1變?yōu)?時， 翻轉(zhuǎn)一次）Q1返回第四十五頁，共七十頁。（2）列狀態(tài)表注意到F1只有在Q0的狀態(tài)從1變?yōu)?時才能翻轉(zhuǎn)C012345K2111111J1111111J2000100K1111111J0111101K0111111Q2 Q1 Q00 0 00 0 10 1 00 1 11 0 00 0 0第四十六頁，共七十頁。3 功能：這是一個五進制的異步加法計數(shù)器。時序圖如下CQ0Q1Q21 2 3 4 5第四十七頁，共七十頁。21.3.2 十進制計數(shù)器用四位二進制數(shù)來代表十個十進制數(shù)碼09四位二進制數(shù)共有16個狀態(tài)，用于代表09時會多余出6個狀態(tài)。編碼方

13、式的不同，決定了狀態(tài)的取舍。最常用的編碼方式為8421碼第四十八頁，共七十頁。1、同步十進制加法計數(shù)器Q3Q2Q1Q0JJJJKKKK計數(shù)脈沖J0=K0=1 ； J1 = Q3Q0，K1 = Q0 ； J2=K2 = Q1Q0 ； J3=Q2Q1Q0 ， K3 =Q0 返回（1）各J、K 端的邏輯式（控制方程）第四十九頁，共七十頁。J0=K0=1 ； J1 = Q3Q0， K1 = Q0 ；J2=K2 = Q1Q0 ； J3=Q2Q1Q0 ， K3 =Q0 C 0 1 2 3 4 5 6 7 8 910J3K3J2K2J1K1K0J0Q3Q2 Q1 Q00 0 0 00 0 0 10 0 1

14、00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1（2）列狀態(tài)表第五十頁，共七十頁。（3）、 波形圖Q2CP12345678910Q1Q0Q3第五十一頁，共七十頁。 74LS90 內(nèi)部

15、含有兩個獨立的 計數(shù)電路：一個是模 2 計數(shù)器(CPo為其時鐘，Qo為其輸出端)，另一個是模 5 計數(shù)器(CP1為其時鐘，Q1Q2Q3為其輸出端)。 外部時鐘CP是先送到CPo還 是先送到CP1，在Q3Q2Q1Q0這四個輸出端會形成不同的碼制。2、異步十進制加法計數(shù)器（二- 五- 十進制計數(shù)器）第五十二頁，共七十頁。S9（1）CT 74LS2901 2 3 4 5 6 714 13 12 11 10 9 8S9（2）Q2Q1Q3Q0CP0CP1R0（1）R0（2）UCCGNDR0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q01 10 0 1 1 0 0 0 0 0 0 0 0 0 0 0

16、 01 0 0 1 計數(shù) 計數(shù) 計數(shù) 計數(shù)CT74LS290的管腳圖和功能表第五十三頁，共七十頁。R 0(1) R 0(2) S 9(1) S 9(2) Q3 Q2 Q1 Q0 X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 計數(shù)狀態(tài)74LS 90功能表歸納： 1. 74LS 90在“計數(shù)狀態(tài)”或“清零狀態(tài)”時，均要求S 9(1)和S 9(2)中至少有一個必須為“0”。 2. 只有在R 0(1)和R 0(2)同時為 “1”時，它才進入“清零狀態(tài)”；否則 它必定處于“計數(shù)狀態(tài)”。 第五

17、十四頁，共七十頁。Q3Q2Q1Q0F3F2F1F0&CP0CP1JKJKKJJKS9(1)S9(2)R0(1)R0(2)CT74LS290的內(nèi)部邏輯圖第五十五頁，共七十頁。第五十六頁，共七十頁。1.只接CP0時,由Q0輸出,為二進制計數(shù)器。2.只接CP1時，由Q3、Q2、Q1輸出，為五進制計數(shù)器。3.將Q0與CP1連接, 由CP1輸入計數(shù)脈沖,可得十進制計數(shù)器。4.利用“反饋清零法”,可得到小于十的任意進制計數(shù)器。邏輯功能第五十七頁，共七十頁。 用反饋清零法將CT74LS290連接成6進制計數(shù)器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先將Q0與CP1連接組成十進

18、制計數(shù)器。2.將置位端接0, Q2和Q1端反饋至清零端。例：返回第五十八頁，共七十頁。原理分析：設初始狀態(tài)為00001.因為R0(1)=R0(2)=S9(1)=S9(2)=0，所以電路為計數(shù)狀態(tài)，從0000開始計數(shù)。2.當?shù)谖鍌€計數(shù)脈沖過后，輸出為 0101。再來一個計數(shù)脈沖時，輸出變?yōu)?110，由于Q1和Q2分別接R0(1)和R0(2)清零端，所以0110這個狀態(tài)，剛一出現(xiàn)，馬上又變?yōu)?000。第五十九頁，共七十頁。5K5K5K8 +UCC562731 GND41 GND2 低電平觸發(fā)端3 輸出端4 復位端6 高電平觸發(fā)端7 放電端8 正電源端518VC1C221.5 由555集成定時器組成的單穩(wěn)態(tài)觸發(fā)器21. 5.1 555集成定時器第六十頁，共七十頁。21.2.2 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器5K5K5K8 +UCC5627314+UCC+UCC0.01Fuiu0RCucucuiu0tpttttp=RC ln3=1.1RCC1C2第六十一頁，共七十頁。單穩(wěn)態(tài)觸發(fā)器的主要用途:1.用作定時控制,改變RC參數(shù)大小,可改變輸出高電平時間寬度,即改變定時時間.2.用于脈沖整形。第六十二頁，共七十頁。21.5.3 由555定時器組成的多諧振蕩器8 +UCC56315K