邏輯門電路及組合邏輯電路演示

1、（優(yōu)選）邏輯門電路及組合邏輯電路ppt講解第一頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路一、邏輯代數(shù)及邏輯函數(shù)邏輯代數(shù)的產(chǎn)生：1849年英國數(shù)學家喬治布爾(George Boole)首先提出，用來描述客觀事務(wù)邏輯關(guān)系的數(shù)學方法稱為布爾代數(shù)。后來被廣泛用于開關(guān)電路和數(shù)字邏輯電路的分析與設(shè)計所以也稱為開關(guān)代數(shù)或邏輯代數(shù)。邏輯代數(shù)中用字母A、B、C、等表示變量邏輯變量，每個邏輯變量的取值只有兩種可能0和1 。它們也是邏輯代數(shù)中僅有的兩個常數(shù)。 0和1只表示兩種不同的邏輯狀態(tài)，不表示數(shù)量大小。A、B、C、等表示原變量，等表示反變量?？捎肍表示電路的輸出。邏輯函數(shù)可表示

2、為第二頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路二、邏輯運算及邏輯門(一)基本邏輯運算與邏輯函數(shù)三種基本運算是：與、或、非（反）。它們都有集成門電路與之對應(yīng)，與門、或門和非門。1.“與”邏輯及“與門” 邏輯關(guān)系：決定事件的全部條件都滿足時，事件才發(fā)生。這就是與邏輯。 用1表示開關(guān)接通，0表示開關(guān)的斷開；1表示燈亮，可得如下真值表：與邏輯的邏輯表達式為：F=A B或F=AB用集成邏輯門電路實現(xiàn)與邏輯關(guān)系，即為邏輯門，與門的邏輯邏輯符號為： 只有輸入全為1 時，輸出才為1111001010000FBA與門有0出0全1出1門電路的邏輯關(guān)系可以用波形圖表示。第三頁，共

3、三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路2.或運算、或邏輯、或門 邏輯關(guān)系：決定事件的諸條件中，只要有任意一個滿足，事件就會發(fā)生。這就是或邏輯。真值表有1出1全0出0或邏輯的邏輯表達式為：F=A +B可用邏輯或門實現(xiàn)這種運算，或門的邏輯符號為：或門或門的波形為：第四頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路3.非運算、非邏輯、非門 邏輯關(guān)系：決定事件的條件滿足，事件不會發(fā)生；條件不滿足時，事件才發(fā)生。這就是非邏輯。真值表有0出1有1出0非邏輯的邏輯表達式為：可用邏輯非門實現(xiàn)這種運算，非門的邏輯符號為：非門非門的波形為：第五頁，共三

4、十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路(二)復(fù)合邏輯運算及其復(fù)合門 用兩個以上基本運算構(gòu)成的邏輯運算。包括與非、或非、與或非、異或和同或運算。和三個基本運算一樣，它們都有集成門電路與之對應(yīng)。真值表（除與或非運算外）邏輯門符號：第六頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路異或的邏輯式 兩個變量取相同值時，輸出為0；取不同值時，輸出為1同或的邏輯式 兩個變量取相同值時，輸出為1；取不同值時，輸出為0與或非邏輯A與B等于1 ，或者C與D等于1 ，F(xiàn)等于0。邏輯符號：三態(tài)與非門實際用中有時需要將兩個和多個與非門的輸出端接在同一線上，需要

5、一種輸出端除0和1兩種狀態(tài)外的第三種狀態(tài)，即開路狀態(tài)。第七頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路三、邏輯代數(shù)運算法則1.基本運算法則0A=0 1A=A AA=A 0+A=A 1+A=1 A+A=A 2.交換律AB=BA A+B=B+A 3.結(jié)合律ABC=(AB)C=A(BC) A+B+C=A+(B+C)=(A+B)+C 4.分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)證：(A+B)(A+C)=AA+AB+AC+BC=A+A(B+C)+BC=A1+(B+C)+BC=A+BC5.吸收律A(A+B)=A證：A(A+B)=AA+AB=A+AB=A

6、(1+B)=AA+AB=A證：6.反演律(摩根定律)第八頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路四、邏輯函數(shù)的化簡(一)應(yīng)用邏輯代數(shù)運算法則化簡1.并項法利用公式可將兩項并為一項。2.吸收法利用公式A+AB=A，將AB項消去。利用公式，可消去多余因子。3.拆項法利用公式將某項乘以，然后拆成兩項，再分別與其他項合并。4.添項法利用公式A+A=A，可以將函數(shù)中重復(fù)或多次寫入某一項，再合并化簡。第九頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路(二)應(yīng)用卡諾圖化簡邏輯函數(shù)卡諾圖：與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填

7、入一個最小項。最小項為滿足下列條件的“與”項。1)各項都含有所有輸入變量，每個變量是它的一個因子。 2)各項中每個因子以原變量(A，B，C，)的形式或以反變量的形式出現(xiàn)一次。如三變量的全部最小項為n個變量有2n個組合，最小項有2n個，卡諾圖1.卡諾圖相應(yīng)有2n個小方格。第十頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路2.應(yīng)用卡諾圖化簡邏輯函數(shù)應(yīng)用卡諾圖化簡邏輯函數(shù)時，先將邏輯式中的最小項分別用1填入相應(yīng)的小方格內(nèi)。如果邏輯式中的最小項不全，則填寫0或空著不填。如果邏輯式不是由最小項構(gòu)成，一般應(yīng)先化為最小項?；喎椒ǎ?)將取值為1的相鄰小方格圈在一起，相鄰小方格

8、包括最上行與最下行及最 左列與最右列同列或同行兩端的兩個小方格，稱為邏輯相鄰。2)圈的個數(shù)應(yīng)最少，圈內(nèi)小方格個數(shù)應(yīng)盡可能多。每圈一個新圈時，必須包 含至少一個未被圈過的取值為1的小方格；每一個取值為1的小方格可被圈 多次，但不能遺漏。3)按著循環(huán)碼排列變量取值時，相鄰小方格中最小項之間只有一個變量取值 不同。相鄰的兩項可合并為一項，消去一個因子；相鄰的四項可合并為一 項，消去兩個因子；依此類推，相鄰的2n項可合并為一項，消去n個因子。4)將合并的結(jié)果相加，即為所求的最簡“與或”式。第十一頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路例8-6 化簡 BA010111

9、1A例8-8 應(yīng)用卡諾圖化簡 BCA0001111000132145761111第十二頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.1 邏輯代數(shù)及邏輯門電路例8-11 化簡 CDAB00011110000132014576111213151410891110111111111第十三頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 由門電路組成的邏輯電路稱為組合邏輯電路，簡稱組合電路。其特點是在任意時刻，電路的輸出狀態(tài)僅取決于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路是一種無記憶功能的邏輯電路。 組合電路的分析是根據(jù)給出的邏輯電路，從輸入端開始逐級推導出輸出

10、端的邏輯函數(shù)表達式，并依據(jù)該表達式，列出真值表，從而確定該組合電路的邏輯功能。其分析步驟如下：一、組合電路的分析由邏輯圖寫出各門電路輸出端的邏輯表達式；化簡和變換各邏輯表達式；列寫邏輯真值表；根據(jù)真值表和邏輯表達式，確定該電路的功能。第十四頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路例8-12 分析如圖所示電路的邏輯功能。解 寫出邏輯表達式并化簡 列寫邏輯真值表 邏輯功能分析 兩個變量取相同值時，輸出為1；取不同值時，輸出為0同或邏輯第十五頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路例8-13 分析圖8-33所示電路的邏輯功能。 解 寫出邏輯表達

11、式并化簡 列寫邏輯真值表 邏輯功能分析只有A、B、C全為0或全為1時，輸出F才為1。故該電路稱為“判一致電路”，可用于判斷三個輸入端的狀態(tài)是否一致。第十六頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 組合電路設(shè)計與組合電路分析過程相反，它是根據(jù)給定的邏輯功能要求，設(shè)計能實現(xiàn)該功能的最簡單的電路。其設(shè)計步驟如下：二、組合電路的設(shè)計 根據(jù)給定設(shè)計問題的邏輯關(guān)系或邏輯要求，列出真值表； 根據(jù)真值表寫出邏輯表達式； 化簡或變換邏輯表達式； 根據(jù)最簡的邏輯表達式畫出相應(yīng)的邏輯電路圖。第十七頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 例8-14 試設(shè)計一個

12、三輸入的三位奇數(shù)校驗電路。要求輸入A、B、C中有奇數(shù)個1時，輸出為1，否則輸出為0。A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001解 根據(jù)題意列出邏輯真值表。 由真值表寫出邏輯表達式： 化簡該邏輯表達式?？梢娚鲜鲞壿嫳磉_式已經(jīng)是最簡的。第十八頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 畫出邏輯電路圖。如果輸入只給出原變量，對所用器件沒有要求，則可畫出如圖所示的邏輯電路。ABCF第十九頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路如果輸入只給出原變量，要求只用與非門實現(xiàn)，則應(yīng)

13、對上述邏輯表達式用摩根律進行變換：第二十頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 例8-15 某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行；若三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。解 用A、B、C分別表示三個車間的開工狀態(tài)：開工為1，不開工為0；G1和G2運行為1，停機為0。 根據(jù)題意列出邏輯真值表。A B CG1G20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101

14、1101101001第二十一頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 由邏輯真值表寫出邏輯表達式并化簡 由邏輯表達式畫出邏輯電路圖如圖所示。 第二十二頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路三、組合電路的應(yīng)用Ai BiCi0 00 11 01 101100001 只求本位和沒有相鄰低位進位的加法稱為半加（如個位加）。(一) 加法器1. 半加器真值表半加器的邏輯圖及邏輯符號第二十三頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路2. 全加器Ai Bi Ci-1Si CiAi Bi Ci-1Si Ci0 0 00 0 10

15、 1 00 1 10 01 01 00 11 0 01 0 11 1 01 1 11 00 10 11 1 所謂全加是指除本位外還有低位的進位參與相加的加法。因此，在設(shè)計全加器時，不僅要考慮本位的兩個加數(shù)Ai、Bi，還必須考慮來自相鄰低位的進位Ci-1。全加器的真值表。第二十四頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路由真值表可寫出全加和Si和進位Ci的邏輯式： 全加器的邏輯圖和邏輯符號第二十五頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路(二) 編碼器1編碼不同的數(shù)碼不僅可以表示數(shù)量的不同大小，而且還能用來表示不同的事物或一些文字符號信息，此時

16、該數(shù)碼稱為代碼。 把若干個二進制數(shù)碼0和1按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每組代碼以特定的含義，叫做編碼。 編制代碼時，要遵循一定的規(guī)則，這些規(guī)則稱為碼制。(1) 二進制編碼用二進制代碼表示有關(guān)對象(文字符號信息)的過程叫做二進制編碼。 n位二進制代碼有 2n種取值可能，可以表示 2n個信號。對N個信息進行編碼時，可用公式2nN來確定需要使用的二進制代碼的位數(shù)n。 (2) 二-十進制編碼用二進制數(shù)形式表示十進制數(shù)的編碼稱為十進制數(shù)的二進制編碼，簡稱二-十進制編碼，也稱BCD碼。 二-十進制編碼用4位二進制數(shù)表示1位十進制數(shù)符。4位二進制數(shù)有16種不同的組合, 十進制數(shù)的10個數(shù)符

17、只需要其中的10種組合, 因此有不同編碼方案。 第二十六頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 編碼種類十進制數(shù)8421碼2421(A)碼2421(B)碼5211碼余三碼格雷碼右移碼01234567890000000100100011010001010110011110001001000000010010001101000101011001111110111100000001001000110100101111001101111011110000000101000101011110001001110011011111001101000101011001111000

18、1001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001權(quán)23222120842121222120242124215211無權(quán)碼（單步碼）常用BCD碼第二十七頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路 二-十進制碼種類繁多，大致可分為有權(quán)碼和無權(quán)碼兩大類。表中的前四種為有權(quán)碼，即每位都對應(yīng)著一個固定的位權(quán)值。如8421BCD碼，自高位到低位，各位的位權(quán)值為23222120，即8421。如果將每個代碼看作一個4為二進

19、制數(shù)，那么這二進制數(shù)的值恰好對應(yīng)著它所代表的十進制數(shù)的大小。例8-16 用8421BCD碼表示十進制數(shù)468。 解468010001101000所以（468）10=（）8421BCD注意：每4位BCD碼表示1位十進制數(shù)，BCD碼前面的“0”不可以省略。第二十八頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路2編碼器分析編碼器的邏輯功能，可以用組合電路的分析方法。即先根據(jù)邏輯圖寫出輸出的邏輯表達式，再寫出真值表，進而得出其邏輯功能。用以完成編碼的數(shù)字電路，稱之為編碼器。(1) 二進制編碼器二進制編碼器：用n位二進制代碼對N=2n個一般信號進行編碼的邏輯裝置。3位二進制編碼器輸

20、 入輸 出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A B C0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第二十九頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路鍵控8421BCD碼編碼器1100用于判斷是否有鍵被按下第三十頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路輸 入S

21、9 S8 S7 S6 S5 S4 S3 S2 S1 S0輸 出A B C D S 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 101111111111第三十一頁，共三十八頁。第八章 邏輯門電路及組合邏輯電路8.2 組合邏輯電路(三)譯碼器變量譯碼器 碼制變換譯碼器 數(shù)碼顯示譯碼器如：三位二進制代碼八個對應(yīng)輸出信號輸出是一組高、低電平信號。二進制譯碼器輸入