數(shù)字電子技術(shù)基礎(chǔ)(第3版) 李慶常 王美玲 課后習(xí)題答案

1、第 2 章 邏輯代數(shù)及其化簡(jiǎn)2-1 分別將十進(jìn)制數(shù) 29.625，127.175 和 378.425 轉(zhuǎn)換成二進(jìn)制數(shù)。解答：(29.625) 210(127.175) =(111,1111.0010,1100,)102(378.425) =(1,0111,1010.0110,1100,)1022-2 分別將二進(jìn)制數(shù) 101101.11010111 和 101011.101101轉(zhuǎn)換成十進(jìn)制數(shù)。解答：(101101.11010111)=(45.83984375)102(101011.101101)=(43.703125)2102-3 分別將二進(jìn)制數(shù) 100110.100111 和 1010111

2、01.1100111轉(zhuǎn)換成十六進(jìn)制數(shù)。解答：(100110.100111)=(0010,0110.1001,1100) =(26.9C)2216(101011101.1100111)=(1,0101,1101.1100,1110)=(15D.CE)22162-4 分別將十六進(jìn)制數(shù) 3AD.6EBH 和 6C2B.4A7H 轉(zhuǎn)換成二進(jìn)制數(shù)。解答：(3AD.6EB) =(11,1010,1101.0110,1110,1011)162(6C2B.4A7) =(110,1100,0010,1011.0100,1010,0111)1622-5 試用真值表法證明下列邏輯等式：(1) + AC+ = + C

3、(2) + + = + + (3) + + CA= + + (4) + + + = A+ (5) + + + DA= + (6) + + = A+ B證明：(1) + += +C1真值表如下所示：由真值表可知，邏輯等式成立。(2) + + = + + 真值表如下所示：A00001111B00110011C010101010011110100111101由真值表可知，邏輯等式成立。(3) +CA= +真值表如下所示：A0000B0011C010101110111211110011010111101110由真值表可知，邏輯等式成立。(4) + + = A+真值表如下所示：+ + (5) + +DA

4、= + + +DA+ 000010 00 11 01 10 0100001000000003(6) + + = A+B+ + 0000111100110011010101011111110011111100由真值表可知，邏輯等式成立。2-6 求下列各邏輯函數(shù) F 的反函數(shù)F 和對(duì)偶式 :F(1) F = A+ + 1(2) F = (A+ B)(A+ ABC+ (B+ C)+ + 24(3) F = A+ B+ + 3(4) F = + + C+ + B+ D4( )(5) F = + + 5(6) F = + + + 6解答：(1) F = A+ + 1F = (A+B+C)(A+C)1F

5、= (A+B+C)(A+C)1(2) F = (A+ B)(A+ ABC+ (B+ C)+ + 2F =(+ +B+C)A+(A+B)(A+B+C)2F =(+ +B+C)A+(A+B)(A+B+C)2(3) F = A+ B+ + 3F = +DA+D+B3F = +DA+D+B3(4) F = + + C+ + B+ D4F =(A+B)(B+DC(A+B)4F =(A+B)(B+DC(A+B)4( )(5) F = + + 5F =(A+B)(A+B)+(B+C)(B+C)5F =(A+B)(A+B)+(B+C)(B+C)5(6) F = + + + 6F =C+DC+D)(A+C)(D

6、+B)65F =C+DC+D)(A+C)(D+B)62-7 某邏輯電路有 ABC共 3 個(gè)輸入端，一個(gè)輸出端F，當(dāng)輸入信號(hào)中有奇數(shù)個(gè)1 時(shí)，輸出 F 為 1，否則輸出為0，試列出此邏輯函數(shù)的真值表，寫(xiě)出其邏輯函數(shù)表達(dá)式，并畫(huà)出邏輯電路圖。解答：由題意可列出真值表如下：F01101001F = + + + 由真值表可以得到函數(shù)表達(dá)式為：邏輯電路如圖 T2-7 所示：ABCABABCABC圖 T2-72-8 設(shè)計(jì)一個(gè) 3 人表決電路，要求：當(dāng)輸入 A、C中有半數(shù)以上人同意時(shí)，決議才能通過(guò)，但 A有否決權(quán)，如 A不同意，即使 、C 都同意，決議也不能通過(guò)。解答：定義變量 A、B、C，1 代表同意，0

7、 代表不同意；F 為結(jié)果，1 代表通過(guò)，0 代表不能通過(guò)。由題意可列出真值表如下：6F00000111F = + + ，化簡(jiǎn)可以得到F=+。由真值表可以得到函數(shù)表達(dá)式為2-9 試用代數(shù)公式法證明題 2-5 中的各等式。+ += +C（1）證明：+ += +(A+BC+ + = + + （2）證明：+ + = + = +(+ + )= + + +CA= +（3）證明：+CA=(+BC)+(+CA)+(+CA)= +CA+ +=(+BC)+(+CA)+ AB)= + + = A+（4）證明：+ + = A+ = +C)+= A+7+ +DA= + （5）證明：+ +DA=(A+B)(B+CC+D)

8、(D+ )=(+ +BC +)= + + + = A+B（6）證明：+ + = + A+B+ =(A+ )+(+B)= A+B2-10 證明下列異或運(yùn)算公式：(1) A? A 0(2) A? 1 A(3) A? 0 A(4) A? A 1(5) ? A(6) A? B A? B解答：AA=0（1）（2）（3）（4）證明：AA= + =0+0=0A1= A證明：A1= 1+ 1= i0+ 1=0+1=1A0= A證明：A0= i0+ i0= 1+ i0= AAA=1證明：8AA= + = + = A+A=1= A（5）（6）證明：= i+ i= (A+B)+(A+B)= + = AAB= AB證

9、明：AB= + = + = + = =(A+B)(A+B)= + = AB2-11 用公式法化簡(jiǎn)下列邏輯函數(shù)為最簡(jiǎn)與或式：(1) F = + + (+ CD)1(2) F = + + + 2(3) F = (+ AB)(A+ B)3(4) F = (A+ )(A+ + C)4(5) F = + (B+ C+ D)5(6) F = (A+ B)(A+ ABC+ (B+ C)+ + 6解答：F = + + (+)1（1）化簡(jiǎn)：F = + + (+)= A+ (+CD)1= A+B(+)= AB(+CD)= F = + + + 2（2）化簡(jiǎn)：F = + + + = (+C)+ + 2= (B+C)+

10、 + = + + = A+ =(A A B C )+ + ( + )+= + + + = + + A= + A= A+9F =(+ AB)(A+B)3（3）化簡(jiǎn)：F =(+ AB)(A+B)=(+ AB)= + =0+0=03F =(A+ )(A+C)4（4）化簡(jiǎn)：F =(A+ )(A+C)=(A+B)(A+B+C)=(A+B)=04F = + (B+C+D)5（5）化簡(jiǎn)：F = + (B+C+D)=(A+B)(A+C+D)(B+C+D)5=(+ + + +)(B+C+D)=(+ + +)(B+C+D)=(+ + +)(B+C+D)=(+ + AD)(B+C+D)= + + + + + + +

11、 + = + + F =(A+B)(A+ ABC+ (B+C)+ + 6（6）化簡(jiǎn)：F =(A+B)(A+ ABC+ (B+C)+ + 6=(A+ C+ A+ + = + A+ + = A+ = A+B+= A+B+C2-12 用卡諾圖化簡(jiǎn)下列邏輯函數(shù)為最簡(jiǎn)與或式：(1) F =(3,5,6,7)1(2) F =(4,5,6,7,8,9,10,11,12,13)(2,3,6,7,10,11,12,15)(1,3,4,5,8,9,13,15)2(3) F =3(4) F =410(5) F =(1,3,4,6,7,9,11,12,14,15)(0,2,4,7,8,9,12,13,14,15)5(

12、6) F =6解答：F = 3,5,6,7）（1）1卡諾圖：1001F = 3,5,6,7= + +由卡諾圖可知：1F = 4,5,6,7,8,9,10,11,12,13）（2）2卡諾圖：11 100101F = 4,5,6,7,8,9,10,11,12,13= + + 由卡諾圖可知：2F = 2,3,6,7,10,11,12,15）（3）3卡諾圖：11 1000011110001000001111110111F = 2,3,6,7,10,11,12,15= + +由卡諾圖可知：3F = 34,5,8,9,13,15 ）（4）4卡諾圖：11 100000F = 134,5,8,9,13,15

13、= + + + 由卡諾圖可知：4F = 134,6,7,9,11,12,14 15）（5）5卡諾圖：11 100110F = 134,6,7,9,11,12,14 15= +由卡諾圖可知：5F = 024,7,8,9,12,13,14,15 ）（6）6卡諾圖：000111 1010112101100由卡諾圖可知：F = 024,7,8,9,12,13,14,15 = + + + +62-13 對(duì)具有無(wú)關(guān)項(xiàng)+ = 0的下列邏輯函數(shù)進(jìn)行化簡(jiǎn)：(1) F = + 1(2) F = AC+ 2(3) F = + + + 3(4) F = + + + 4（5）F = + ABCD+ + 5(6) F =

14、 + + 6解答：F = + 1（1）F = + = + + + = +B+ 1F = + 2（2）解：F = + = + + + = B+C2F = + + + 3（3）= + + + + = +B+ + = +B+ + = B+C+ = B+C+ F = + + + 4（4）13F = + + + 4= + + + + + = + + + + + = + + + + = + + + = + F = + + + 5（5）F = + + + 5= + + + + + = + + + + + = + + + + = + + + = + + = +F = + + 6（6）F = + + 6= +

15、+ + + = + + + = + + + = + 2-14 化簡(jiǎn)下列具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)：(1) F =(0,1,3,5,8)+1(2) F =(0,1,2,3,4,7,8,9) +(2,3,4,7,12,13,14)+(0,2,7,8,13,15)+? (10,11,12,13,14,15)? (5,6,8,9,10,11)2(3) F =3(4) F =? (1,5,6,9,10,11,12)4(5) F =(0,4,6,8,13)+? ? (5,7,13,15)5(6) F =(0,2,6,8,10,14) +6解答：F = (0,1,3,5,8) + (10,11,12,13,14,

16、15)（1）114卡諾圖如圖所示：11 10000111100010F = +由卡諾圖可知：1F = (0,1,2,3,4,7,8,9) + (10,11,12,13,14,15)（2）2卡諾圖如圖所示：11 1010由卡諾圖可知：2F = (2,3,4,7,12,13,14)+ (5,6,8,9,10,11)（3）3卡諾圖如圖所示：11 100001111011F = + +由卡諾圖可知：3F = (0,2,7,8,13,15) + (1,5,6,9,10,11,12)（4）4卡諾圖如圖所示：1511 1000011110101F = +由卡諾圖可知：4F = (0,4,6,8,13) +

17、（5）5卡諾圖如圖所示：11 1010F = B+ + 5由卡諾圖可知：F = (0,2,6,8,10,14) + (5,7,13,15)（6）6卡諾圖如圖所示：11 1000011110100100001111F = +6由卡諾圖可知：2-15 用 Multism2001 將下列邏輯函數(shù)式化簡(jiǎn)為與或形式。(1)Y(A，C，E)=E + ABDE+ + (+CD) 16(2)Y(A，C，E)=m(0，4，11，15，16，19，20，23，27，31)(3)Y(ADE)=35891213181922232425，28，29)(4)Y(A，C，E，F(xiàn))=m(0，4，8，11，1215，16，17

18、，20，21，27，31，32，36，59，63)(5)Y(A，C，E，F(xiàn))= m(3，7，9，11，15，16，19，27，29，36，41，43，45，47，48)(6)Y(A，C，E，F(xiàn))= m(0，4，9，11，25，27，31，32，41，45，53，59，63)+(13，29，36，43，47，57，61)解答：F(,C,E)= E+ ABDE+ + AC(+CD)(1)在 Logic Convert 底部的邏輯表達(dá)式框內(nèi)輸入函數(shù)表達(dá)式，先得到對(duì)應(yīng)真值表，再對(duì)真值表進(jìn)行化簡(jiǎn)，可以得到最簡(jiǎn)與或形式：F(,C,E)= ABDE+ ABC+ A+ +EF(,C,E)= + + + +即F

19、(,C,E)= (0,4,11,15,16,19,20,23,27,31)(2)在 Logic Convert 對(duì)應(yīng)真值表中的最小項(xiàng)設(shè)置為 1F(,C,E)= BDE+ +F(,C,E)= + +即：F(,C,E)= (1,3,5,8,9,12,13,18,19,22,23,24,25,28,29)(3)在 Logic Convert 對(duì)應(yīng)真值表中的最小項(xiàng)設(shè)置為 1F(,C,E)= ABCE+ ADE+ D+F(,C,E)= + + +即F(,C,E)= (0,4,8,11,12,15,16,17,20,21,27,31,32,36,59,63)(4)在 Logic Convert 對(duì)應(yīng)真值表

20、中的最小項(xiàng)設(shè)置為 117F(,C,E)= ABEF+ AE+ A+BCEF+F(,C,E)= + + + +即F(,C,E)= (3,7,9,11,13,15,16,19,27,29,36,41,43,45,47,48)(5)在 Logic Convert 對(duì)應(yīng)真值表中的最小項(xiàng)設(shè)置為 1F(,C,E)= AB+ AD+ AF+ CF+B+DEFF(,B,C,E)= AB+ + + +即：F(,C,E)= (0,4,9,11,15,25,27,31,32,41,45,53,59,63)(6)+ (13,29,36,43,47,57,61)在 Logic Convert 對(duì)應(yīng)真值表中的最小項(xiàng)設(shè)置為

21、 1到最簡(jiǎn)與或形式：F(,C,E)= BCEF+ F+F(,C,E)= + +即：18數(shù)字電子技術(shù)基礎(chǔ)第三章習(xí)題答案3-1 如圖 3-63ad 所示 4 個(gè) TTL 門(mén)電路，B端輸入的波形如圖 e 別畫(huà)出 F1、F2、F3 和 F4 的波形圖。略3-2 電路如圖 3-64a 所示，輸入B的電壓波形如圖 3-64b 所示，試畫(huà)出各個(gè)門(mén)電路輸出端的電壓波形。略3-3 在圖 3-7 所示的正邏輯與門(mén)和圖 3-8輯，試列出它們的邏輯真值表，并說(shuō)明 F 和 、B之間是什么邏輯關(guān)系。1）圖 3-7負(fù)邏輯真值表A0011B0101F 與 、B之間相當(dāng)于正邏輯的“或操作。（2）圖 3-8負(fù)邏輯真值表A0011

22、B0101F 與 、B之間相當(dāng)于正邏輯的“與操作。3-4 試說(shuō)明能否將與非門(mén)、或非門(mén)、異或門(mén)當(dāng)做反相器使用？如果可以，各輸入端應(yīng)如何連接？(1)與非門(mén): 將多余輸入端接至高電平或與另一端并聯(lián)；(2)或非門(mén)：將多余輸入端接至低電平或與另一端并聯(lián)；(3) 異或門(mén)：將另一個(gè)輸入端接高電平。3-5 為了實(shí)現(xiàn)圖 3-65所示的各 TTL 多余的輸入端進(jìn)行處理。答：）多余輸入端可以懸空，但建議接高電平或與另兩個(gè)輸入端的一端相連；多余輸入端接低電平或與另兩個(gè)輸入端的一端相連；c) 未用與門(mén)的兩個(gè)輸入端至少一端接低電平，另一端可以懸空、接高電平或接低電平；d）未用或門(mén)的兩個(gè)輸入端懸空或都接高電平。3-6 如要

23、實(shí)現(xiàn)圖 3-66所示各 TTL 入端的連接是否正確？若不正確，請(qǐng)予以改正。答：50提高到至少2K。b) 不正確。第三腳 V 應(yīng)該接低電平。CC2K，從而使輸出結(jié)果0。因此多余輸入端應(yīng)接低電平，萬(wàn)用表只能測(cè)量 A或 B 的輸入電壓。3-7 6k 3.5 k,=30改為=80）為了提高 TTL 與非門(mén)的帶負(fù)載能力，可在其輸出端接一個(gè)NPN 晶體管，組成如圖 3-67 V =3.6VOH供的最大電流是多少？答：如果輸出高電平，則其輸出電流為(3.6-0.7)/6=483A，而與非門(mén)輸出高電平時(shí)最大負(fù)載電流是 400，因此最大電流I =(4000.7/3.5)80=16mA。L3-8 如圖 3-68

24、所示TTL 與非門(mén)，其多發(fā)射晶體管的基極電阻 R =2.8k，若在1A輸入端分別為 5V3.6V0.6V0.3V0V的電壓，試分析計(jì)算接到B 輸入端的電壓表的讀數(shù)是多少？輸出電壓 v 是多少？O1）當(dāng)輸入 5V時(shí)，表的電壓讀數(shù)為 1.4V,v =0V;O（2）當(dāng)輸入 3.6V時(shí)，表的電壓讀數(shù)為 1.4V,v =0V;O（3）當(dāng)輸入 0.6V時(shí)，表的電壓讀數(shù)為 0.6V,v =3.6V;O（4）當(dāng)輸入 0.3V時(shí)，表的電壓讀數(shù)為 0.3V,v =3.6V;O（5）當(dāng)輸入 0V時(shí)，表的電壓讀數(shù)為 0V,v =3.6V;O3-9 用雙線示波器觀測(cè)到某 TTL 與非門(mén)的輸入信號(hào) v 和輸出信號(hào) v 的

25、波形如10圖 3-69所示，試求此與非門(mén)的傳輸延遲時(shí)間 t 、t 和平均傳輸延遲時(shí)間 t 。PHLPLHPD答：t =7ns，t =10ns，t =8.5nsPHLPLHPD3-10 為什么說(shuō) TTL 與非門(mén)的輸入端懸空相當(dāng)于接高電平？多余的輸入端應(yīng)如何處理？ TTL 平，因此相當(dāng)于接入高電平。因此多余的輸入端懸空，或接高電平。3-11 有 TTL 3-70a b 是各輸入端的輸入波形，試畫(huà)出 F 和 F 的波形圖。121）當(dāng)E 為高電平時(shí)，緩沖器（三態(tài)門(mén)）輸出為高阻，對(duì)應(yīng)與非門(mén)與或非門(mén)的輸入相當(dāng)于懸空，而 TTL 門(mén)懸空相當(dāng)于輸入高電平，因此F = B,F =0。12（2）當(dāng) E 為低電平時(shí)

26、，緩沖器（三態(tài)門(mén)）輸入同輸入，輸出為 0，因此F =1,F = A。123-12 （修改原題，a）圖中的 PNP 管改為 NPN 管）試分析圖 3-71所示 3 個(gè)邏輯功能。）圖真值表A00110101因此， ，電路實(shí)現(xiàn)“或非”運(yùn)算功能。b）從圖中可以看出，A A A 與A A A 分別通過(guò)三個(gè)發(fā)射結(jié)實(shí)現(xiàn)“與”運(yùn)算，123123然后進(jìn)行或非”運(yùn)算，簡(jiǎn)化真值表如下表所示：123123因此， A AA A ，電路實(shí)現(xiàn)與或非”運(yùn)算功能。123123（）圖真值表AB0101因此，F(xiàn) = + AB，電路實(shí)現(xiàn)異或”運(yùn)算功能。3-13 圖 3-72 G G G 是 OC 門(mén)。負(fù)載電阻R =2k，其輸123L

27、出低電平的輸出特性如圖 b 所示。負(fù)載門(mén)是 CT74H 系列的與非門(mén)，其多發(fā)射極晶體管的基極電阻 R1=2.8 ，輸入高電平漏電流 I =40A，OC 門(mén)輸出高電平IH的漏電流 I =2AVOHmin=3VVOLmax=0.4V求此線與”輸出能帶二輸入 TTLOH與非門(mén)多少個(gè)？答：OC 門(mén)輸出短接時(shí)可以實(shí)現(xiàn)“線與”功能，分析圖中所示電路驅(qū)動(dòng)雙輸入與非門(mén)的數(shù)量（高為 (1) 當(dāng)“線與”端為高電平時(shí)，所有 OC 門(mén)均輸出高電平，此時(shí)應(yīng)滿足如下不等式：V R VCCLLOHmin其中：I =3I +2nILIH100032240n =L(2) 當(dāng)“線與”端為低電平時(shí)，考慮最壞情況，即只有一個(gè)OC 門(mén)

28、輸出為低電平，此時(shí)應(yīng)滿足如下不等式：V VI = I + =+ BBF = I11F = I3F = F F，2B2124-13寫(xiě)出真值表A1 A0用 4-16 線譯碼器實(shí)現(xiàn)輸入 A A B B 分別接 4-16 譯碼器的地址段 A ,A ,A ,A10103210D = D = D = D =1（1)F 端：057D = D = D = D = D = D =1（2)F 端：, 其余數(shù)據(jù)端接 0, 其余數(shù)據(jù)端接 01679D = D = D =1（3)F 端：2（4)F 端：34-14I1）只要把兩片的直接相連就可以判斷三個(gè)輸入數(shù)據(jù)是否相等，A=B4-15假定輸入為 ABCD 四門(mén)課程，及格

29、為 1，不及格為 0；輸出 F 為能否畢業(yè)，能夠畢業(yè)為 1，不能畢業(yè)為 0。寫(xiě)出真值表0101010101010101F = (表達(dá)式為：將輸入 A、B 分別接 4 選 1 的地址 A ,A01D = D = ,D = D =D = D = D =03567024第四章習(xí)題答案4-1F = A A F = A A F = A A F = A(a)(b),00111222333C = A B C =(AB)+(A BC S = A B S =(A B)C,0001111100001110F = + AB(c)（同或）F = + F = + F = + ,(d),1234-20123A000000

30、0011F = F = F = F = 3210F = D F = D+ F =+ + AD F = AD+ ABD,32102) 真值表，輸入為 ABCD，輸出為 F ，F(xiàn) ，F(xiàn) ，F(xiàn)0123A000001111B000010000C00110001101234567801010010101111011任意項(xiàng)任意項(xiàng)Y = Y = ，32Y = Y m(0,2,4,6,8)=，10用 4-16 線譯碼器實(shí)現(xiàn)Y = F F F F F Y = F F F F F Y = F F F F F Y = F F F F F,3567892123491034780024684-3將四片 138 譯碼器級(jí)

31、聯(lián)，ST 接高電平，ST 接低電平，ST 由譯碼控制132423222121101 = AA = A A = AA = A A42433243324332434-4F = (1,3,4,7) =mm m m = F F F F113471347F = (0,4,6) =m m m = F F F20460464-51）一片 8 選 1，輸入 A、B、C 分別接 8 選 1 的地址 A ,A ,A210D = D = D = ,D = D =D = D = ,D =0024365712）兩片 8 選 1，輸入 A、B、C，D 分別接 4 選 1 的地址E,A,A,A210D = D = D =

32、D = D = D = D =D = D = D = D = D = D = D = D = D =102348101515679111213144-6F =S S +SS (A+B)+S S (AB)+SS A1010101 0F = S S +SS A+SS B+S S AB+S S +SS A10101010101 0S,S ,AA,A,A，則輸入端分別是將分別接 8 選 1 的地址10210D = D = D = ,D = ,D = D =D = D =0124536074-71) 輸入 A,B,C,D 分別接加法器的 A ,A ,A ,A , 加法器的 B B B B =0011,C

33、I=032103210321032104-832103210B = EM,B = F M,B =GM,B = HM, = M32104-9M0000000011111111A0000111100001111B0011001100110011F00000001000101110101010101010101F = (1)8 選 1 數(shù)據(jù)選擇器，M,BA,A,A，則輸入端分別是將分別接 8 選 1 的地址210D = D = D =C,D =D = D = D = D =0356701242)用 3-8 譯碼器F = m m m m m = F F F F F7 7 4-10設(shè)三個(gè)開(kāi)關(guān)分別為 A,

34、B,C，開(kāi)關(guān)的關(guān)閉為 1，打開(kāi)為 0；燈的輸出為 F，燈的亮為 1，滅為 0C01010101F = ABC4-11真值表如下：邏輯表達(dá)式輸入 ABCD 分別接 4-16 譯碼器的地址段 A ,A ,A ,A3210D = D = D = D = D =01248D D =10D = D = D = D = D = D =03) c 端：4) d 端：5) e 端：6) f 端：7) g 端：3569D = D = D = D = D =01248D = D = D = D = D = D = D = D = D =0,其余數(shù)據(jù)端接 112478D = D =1,其余數(shù)據(jù)端接 00D = D

35、= D = D =0,其余數(shù)據(jù)端接 112484-12設(shè)輸出燈亮為 1，滅為 0真值表如下：1)4-16 線譯碼器實(shí)現(xiàn)輸入 ABCD 分別接 4-16 譯碼器的地址段 A ,A ,A ,A3210D = D = D = D = D =1（1)F 端：101234D =D =D =D =D =1（2)F 端：256789D = D = D = D = D = D =1（3)F3 端：2）4 位數(shù)據(jù)比較器實(shí)現(xiàn)用兩片數(shù)據(jù)選擇器，輸入端 ABCD 分別接兩個(gè)比較器的 A A A A ,第一片比較器的3210I=I= I=0，則:B B B B =0101，第二片的 B B B B =1001，兩片的級(jí)

36、聯(lián)端32103210=BBBF = I11F = I3F = F F，2B2124-13寫(xiě)出真值表A1 A0用 4-16 線譯碼器實(shí)現(xiàn)輸入 A A B B 分別接 4-16 譯碼器的地址段 A ,A ,A ,A10103210D = D = D = D =1（1)F 端：057D = D = D = D = D = D =1（2)F 端：, 其余數(shù)據(jù)端接 0, 其余數(shù)據(jù)端接 01679D = D = D =1（3)F 端：2（4)F 端：34-14I1）只要把兩片的直接相連就可以判斷三個(gè)輸入數(shù)據(jù)是否相等，A=B4-15假定輸入為 ABCD 四門(mén)課程，及格為 1，不及格為 0；輸出 F 為能否畢

37、業(yè)，能夠畢業(yè)為 1，不能畢業(yè)為 0。寫(xiě)出真值表0101010101010101F = (表達(dá)式為：將輸入 A、B 分別接 4 選 1 的地址 A ,A01D = D = ,D = D =D = D = D =03567024第 6章 時(shí)序邏輯電路第 6 章 6-1 指出下列各類(lèi)型的觸發(fā)器中那些能組成移位寄存器，哪些不能組成移位寄存器，如果能夠，在（）內(nèi)打，否則打。（1）基本 RS 觸發(fā)器 （ （2）同步 RS 觸發(fā)器 （ （3）主從結(jié)構(gòu)觸發(fā)器 （ （4）維持阻塞觸發(fā)器 （ （5）用 CMOS 傳輸門(mén)的邊沿觸發(fā)器 （ （6）利用傳輸延遲時(shí)間的邊沿觸發(fā)器（ 1）2）3）4）5）6）；6-2 試分析

38、圖 6-79 所示時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，并且說(shuō)明電路能夠自啟動(dòng)。解答：J = K =Q J = K =Q J =QQ K =Q驅(qū)動(dòng)方程：11322131233Q = J Q +KQ =Q Q +QQ =Q Q狀態(tài)方程： n111111313113Q = J Q +K Q =QQ +QQ =Q Q22222121212Q = J Q +KQ =QQQ +QQ =QQQ3333312333123輸出方程：狀態(tài)轉(zhuǎn)換表如下：脈沖數(shù)123Q Q Q次態(tài) n1 n1 n132132100000101001110010111011100101001

39、110000001101000100001111狀態(tài)轉(zhuǎn)換圖如下：1第 6章 時(shí)序邏輯電路此電路為能自啟動(dòng)的同步五進(jìn)制加法計(jì)數(shù)器。6-3 試分析圖 6-80 所示時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。A 為輸入邏輯變量。解答：驅(qū)動(dòng)方程：1221212狀態(tài)方程： n11122212輸出方程：狀態(tài)轉(zhuǎn)換表如下：脈沖數(shù)122121狀態(tài)轉(zhuǎn)換圖如下：此電路為串行數(shù)據(jù)檢測(cè)器，當(dāng)輸入 4 個(gè)或 4 個(gè)以上的 1 時(shí)輸出為 1，其他輸入情況下輸出為 0。6-4 試分析圖 6-81 所示時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。檢查

40、電路能否自啟動(dòng)。解答：2第 6章 時(shí)序邏輯電路J =QQ K =1 J =Q K =Q Q J =QQ K =Q驅(qū)動(dòng)方程：、；、；、12312121331232Q = J Q +KQ =QQ Q +Q =Q QQ =QQ QQ狀態(tài)方程： n11111123111231213Q = J Q +K Q =QQ +QQQn12222212123Q = J Q +KQ =QQQ +QQQQ輸出方程：狀態(tài)轉(zhuǎn)換表如下：脈沖數(shù)23Q Q Q次態(tài) n1 n1 n1321321電路的狀態(tài)轉(zhuǎn)換圖如下：此電路為能自啟動(dòng)的同步七進(jìn)制加法計(jì)數(shù)器。6-5 試分析圖 6-82 給出的時(shí)序電路，畫(huà)出

41、電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動(dòng)，說(shuō)明電路實(shí)現(xiàn)的功能。A 為輸入變量。解答：J = K =1 J = K = AQ；驅(qū)動(dòng)方程：；11221Q = J Q +KQ =Q狀態(tài)方程： n1111111Q = J Q +K Q = AQ Q +AQ Q = AQ Qn122222121212= AQQ Q = AQQ + Q輸出方程：12121212狀態(tài)轉(zhuǎn)換表如下：脈沖數(shù)QQQ Q次態(tài)輸出 A21213第 6章 時(shí)序邏輯電路1234000011110001101111100100011011001001001110001000狀態(tài)轉(zhuǎn)換圖如下：此電路為可逆計(jì)數(shù)器。當(dāng) A 為 0 時(shí)實(shí)現(xiàn)兩位二進(jìn)制加法

42、計(jì)數(shù)，輸出上升沿為進(jìn)位信號(hào)；當(dāng) A 為 1 時(shí)實(shí)現(xiàn)兩位二進(jìn)制減法計(jì)數(shù)，輸出上升沿為借位信號(hào)。6-6 如在圖 6-8a 所示的 4 位移位寄存器 CC4015 的 CP 和 D 輸入端加上如圖 6-83 所示的波S形，設(shè)各個(gè)觸發(fā)器的初態(tài)均為 0，試畫(huà)出個(gè)觸發(fā)器相應(yīng)的輸出波形。解答：各觸發(fā)器相應(yīng)的輸出波形如下：6-7 在 圖 6-84 中 ， 若 兩 個(gè) 移 位 寄 存 器 中 原 存 放 的 數(shù) 據(jù) 分 別 為 A A A A =1001，3210B B B B =0011，試問(wèn)經(jīng)過(guò) 4 個(gè) CP 脈沖作用后，兩個(gè)寄存器中的數(shù)據(jù)各為多少？此電3210路完成什么功能？解答：4 個(gè) CP 脈沖作用后

43、，兩個(gè)寄存器中的數(shù)據(jù)各為A：A A A A =1100，B：B B B B =0000。32103210此電路為 4 位串行加法器，實(shí)現(xiàn) 4 位全加的功能。6-8 如在圖 6-85 所示循環(huán)寄存器的數(shù)據(jù)輸入端加高電平，設(shè)時(shí)鐘脈沖 CP 到來(lái)之前兩個(gè)雙向4第 6章 時(shí)序邏輯電路移位寄存器 CT74LS194 的輸出 Q Q 為 11000110，若基本 RS 觸發(fā)器的輸入分別為：03S=0 R=1S=1 R=0， 。分別在 5 個(gè) CP 脈沖作用之后，試確定寄（1），2）存器相應(yīng)的輸出 Q Q 為何狀態(tài)？03解答：（1）111111110（2）001101106-9 回答下列問(wèn)題：（1）欲將一個(gè)

44、存放在移位寄存器中的二進(jìn)制數(shù)乘以 16，需要多少個(gè)移位脈沖？（2）若高位在此移位寄存器的右邊，要完成上述功能應(yīng)左移還是右移？（3）如果時(shí)鐘頻率是 50kHz，要完成此動(dòng)作需要多少時(shí)間？解答：（1）需要 4 個(gè)移位脈沖；（2）右移；（3）T=6-10 分析圖 6-86 所示電路，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，確定其邏輯功能。解答：T =1 T=Q T =Q Q T=Q Q Q驅(qū)動(dòng)方程：0102103210狀態(tài)方程： n100Q =QQ +QQ11010Q =QQQ +Q QQ2210210Q =QQQQ +Q QQQ332103210=QQQQ輸出方程：狀態(tài)轉(zhuǎn)換

45、表如下：脈沖數(shù)3210輸出 次態(tài) n1 n1 n1 n132103210123456780000000100100011010001010110011100010010001101000101011001111000000000005第 6章 時(shí)序邏輯電路10001001101010111100110111101111100110101011110011011110111100000000001010111213141516狀態(tài)轉(zhuǎn)換圖及時(shí)序圖如下：此電路為同步十六進(jìn)制（或 4 位二進(jìn)制）加法計(jì)數(shù)器。6-11 回答下列問(wèn)題：（17 個(gè) T觸發(fā)器級(jí)聯(lián)構(gòu)成計(jì)數(shù)器，若輸入脈沖頻率 f= 512kHz，

46、則計(jì)數(shù)器最高位觸發(fā)器輸出的脈沖頻率。（2）若需要每輸入 1024 個(gè)脈沖，分頻器能輸出一個(gè)脈沖，則此分頻器需要多少個(gè)觸發(fā)器連接而成？解答：（1）7 個(gè) T觸發(fā)器級(jí)聯(lián)構(gòu)成 128 進(jìn)制計(jì)數(shù)器，所以最高位觸發(fā)器輸出脈沖頻率為512 f =4128（2）若要每輸入 1024 個(gè)脈沖，分頻器能輸出一個(gè)脈沖，即要實(shí)現(xiàn) 1024 進(jìn)制計(jì)數(shù)器，需要用 10 個(gè)觸發(fā)器連接而成。6-12 分析圖 6-87 所示電路的邏輯功能。解答：本電路為異步時(shí)序電路。6第 6章 時(shí)序邏輯電路 = =Q =Q =Q時(shí)鐘方程：驅(qū)動(dòng)方程：，00102130J = K =1，00J =Q Q =Q +Q K =1、，032321J

47、= K =1，22J =Q Q K =1、3213Q =Q狀態(tài)方程： n1（CP）00Q =Q +Q Q Q3210213210=Q Q Q Q輸出方程：3210狀態(tài)轉(zhuǎn)換圖和時(shí)序圖如下：此電路為能自啟動(dòng)的異步十進(jìn)制減法計(jì)數(shù)器。6-13 分析圖 6-88 所示電路的邏輯功能。解答：7第 6章 時(shí)序邏輯電路D =Q Q D =Q Q D =QQ驅(qū)動(dòng)方程：，131221321Q =Q Q Q =Q Q =Q Q +QQ Q =QQ狀態(tài)方程： n1，n12，n1313121212121狀態(tài)轉(zhuǎn)換表如下：Q Q Q次態(tài) n1 n1 n1321321狀態(tài)轉(zhuǎn)換圖如下：此電路為能自啟動(dòng)的同步五進(jìn)制加法計(jì)數(shù)器。6

48、-14 已知計(jì)數(shù)器的輸出波形如圖 6-89 所示，試確定該計(jì)數(shù)器有幾個(gè)獨(dú)立狀態(tài)。并畫(huà)出狀態(tài)轉(zhuǎn)換圖。解答：由圖可知，計(jì)數(shù)器有 6 個(gè)獨(dú)立的狀態(tài)，狀態(tài)轉(zhuǎn)換圖如下：6-15 分析圖 6-90 的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。解答：分析電路，160 為十進(jìn)制計(jì)數(shù)器，采用預(yù)置數(shù)，1001 的下一個(gè)狀態(tài)置為 0011，所以該電路為七進(jìn)制計(jì)數(shù)器。6-16 CT74161 為中規(guī)模集成同步 4 CT74160相同，見(jiàn)表 6-13 所示。分析圖 6-91 的計(jì)數(shù)器電路，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。8第 6章 時(shí)序邏輯電路解答：分析電路，采用異步清零工作模式， 1010 狀態(tài)時(shí)異步清零

49、，所以 1010 為暫態(tài)，電路有 0000-1001 共 10 個(gè)狀態(tài)，為十進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖如下：6-17 試用 4 位同步二進(jìn)制計(jì)數(shù)器 CT74161 接成十二進(jìn)制計(jì)數(shù)器，標(biāo)出輸入、輸出端?？梢愿郊颖匾拈T(mén)電路。解答：可采用預(yù)置數(shù)模式，1011時(shí)預(yù)置數(shù)為 0000二進(jìn)制計(jì)數(shù)功能。如圖所示。6-18 試分析圖 6-92 的計(jì)數(shù)器在 A=1 和 A=0 時(shí)各為幾進(jìn)制。解答：電路采用預(yù)置數(shù)方式，1001 時(shí)預(yù)置數(shù)。當(dāng) A=1 時(shí)預(yù)置數(shù)為 0100，電路為六進(jìn)制計(jì)數(shù)器；當(dāng) A=0 時(shí)預(yù)置數(shù)為 0010，電路為八進(jìn)制計(jì)數(shù)器。6-19 圖 6-93 A 為 1 和 0 時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。解答

50、：電路采用預(yù)置數(shù)方式，預(yù)置數(shù)為 0000。.當(dāng) A=1 時(shí)，1011時(shí)進(jìn)行預(yù)置，電路為十二進(jìn)制計(jì)數(shù)器；9第 6章 時(shí)序邏輯電路當(dāng) A=0 時(shí)，1001 時(shí)進(jìn)行預(yù)置，電路為十進(jìn)制計(jì)數(shù)器。6-20 試用 CT74161 及必要的門(mén)電路設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器。當(dāng)輸入控制變量 M=0 時(shí)工作在 5 進(jìn)制，M=1 時(shí)工作在 15 進(jìn)制。請(qǐng)標(biāo)出計(jì)數(shù)輸入端和僅為輸出端。解答：可以采用預(yù)置數(shù)方式，預(yù)置數(shù)為 0000。當(dāng) M=0 時(shí)計(jì)數(shù)到 0100 時(shí)進(jìn)行預(yù)置數(shù)，構(gòu)成五進(jìn)制計(jì)數(shù)器；當(dāng) M=1 時(shí)計(jì)數(shù)到 1110時(shí)進(jìn)行預(yù)置數(shù)，構(gòu)成十五進(jìn)制計(jì)數(shù)器。6-21 分析圖 6-94 給出的計(jì)數(shù)器電路。畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖

51、，說(shuō)明這是幾進(jìn)制計(jì)數(shù)器。解答：290 接成 8421 0110時(shí)進(jìn)行置數(shù)到 1001 290 置數(shù)端為異步置數(shù)，所以構(gòu)成七進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖如圖所示。6-22 試分析圖 6-95 計(jì)數(shù)器電路的分頻 K（即 CO 與 CP 解答：兩片 161 之間采用串行進(jìn)位方式，兩片分別獨(dú)立進(jìn)行預(yù)置數(shù)，低位片（I）計(jì)數(shù)到 1111時(shí)預(yù)置數(shù)為 1001，實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)；高位片（II）計(jì)數(shù)到 1111時(shí)預(yù)置數(shù)為 0111，實(shí)現(xiàn)九進(jìn)制計(jì)數(shù)。所以，整體構(gòu)成六十三進(jìn)制計(jì)數(shù)器，電路實(shí)現(xiàn)六十三分頻，故 K=63，CO 與 CP 的頻率之比為 1：63。6-23 圖 6-96 電路是由兩片同步十進(jìn)制計(jì)數(shù)器 CT74160

52、 的計(jì)數(shù)器，兩片之間是幾進(jìn)制。解答：兩片 160 采取并行進(jìn)位方式，低位片（I）實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)，高位片（II）采用預(yù)置數(shù)10第 6章 時(shí)序邏輯電路方式，計(jì)數(shù)到 1001 時(shí)預(yù)置數(shù) ，實(shí)現(xiàn)三進(jìn)制計(jì)數(shù)，兩片之間為十進(jìn)制，整體構(gòu)成三十進(jìn)制計(jì)數(shù)器。6-24 分析圖 6-97 給出的電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。解答 1：=0在信號(hào)以前，兩片74LS161 均按十六進(jìn)制計(jì)數(shù)。第一片到第二片為十六進(jìn)制。=0當(dāng)?shù)谝黄?jì)為 2，第二片計(jì)為 5 時(shí)，產(chǎn)生信號(hào)，總的進(jìn)制為5162183，為八十三進(jìn)制計(jì)數(shù)器。解答 2：兩片 161 采用并行進(jìn)位方式，進(jìn)行整體置數(shù)，當(dāng)計(jì)數(shù)到 01010010 時(shí)進(jìn)行預(yù)置數(shù)，置數(shù)為

53、0，2 +2 +2=83，所以整體構(gòu)成十三進(jìn)制計(jì)數(shù)器。646-25 分析圖 6-98 所示電路，列出其狀態(tài)轉(zhuǎn)換表，說(shuō)明其邏輯功能。解答：a）290 采用 8421 接法，計(jì)數(shù)到 1000 時(shí)異步清零，所以實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)，狀態(tài)依次為：0000-0001-0010-0011-0100-0101-0110-0111（-1000）-0000b）290 采用 5421 接法，計(jì)數(shù)到 1010 時(shí)異步清零，所以實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)，狀態(tài)依次為：0000-0001-0010-0011-0100-1000-1001（-1010）-0000狀態(tài)轉(zhuǎn)換表分別如下：32103210123456789000000010010

54、0011010001010110011110006-26 圖 6-99 是用兩片中規(guī)模集成電路 CT74290 的計(jì)數(shù)器。解答：兩片 290 都采用 8421 接法，低位片（I）接成九進(jìn)制計(jì)數(shù)器，高位片（II）接成了六進(jìn)制計(jì)數(shù)器，兩片構(gòu)成 96=54 進(jìn)制計(jì)數(shù)器。6-27 分析圖 6-100 所示電路。列出其狀態(tài)轉(zhuǎn)換表，說(shuō)明其邏輯功能。解答：160 采用預(yù)置數(shù)，當(dāng)計(jì)數(shù)到 0100 時(shí)預(yù)置數(shù) 1001，為六進(jìn)制計(jì)數(shù)器。狀態(tài)為：0000-0001-0010-0011-0100-1001-000011第 6章 時(shí)序邏輯電路6-28 試采用 CT74290 及必要的門(mén)電路以級(jí)連方式構(gòu)成四十進(jìn)制計(jì)數(shù)器。

55、解答：40=104。兩片 290 分別接成十進(jìn)制和四進(jìn)制計(jì)數(shù)器，采用串行進(jìn)位方式級(jí)連。如圖所示。也可以采用計(jì)數(shù)到 40 時(shí)進(jìn)行整體清零的方式，圖略。6-29 試采用 CT74290 及必要的門(mén)電路構(gòu)成 8421BCD 碼的二十四進(jìn)制計(jì)數(shù)器。解答：24=38。兩片 290 分別接成 8421 碼三進(jìn)制和八進(jìn)制計(jì)數(shù)器，采用串行進(jìn)位方式級(jí)連。如圖所示。也可以采用計(jì)數(shù)到 24 時(shí)進(jìn)行整體清零的方式，圖略。6-30 試用中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器 CT74160，并附加必要的門(mén)電路，設(shè)計(jì)一個(gè)二百七十三進(jìn)制的計(jì)數(shù)器。解答：使用三片 160 采用并行進(jìn)位方式，計(jì)數(shù)到 272 時(shí)整體置數(shù)為 0。電路如圖所

56、示。6-31 圖 6-101 是由二-十進(jìn)制優(yōu)先權(quán)編碼器 CT74147 和同步十進(jìn)制加法計(jì)數(shù)器 CT74160 組I I I I I I II I成的可控分頻器，試說(shuō)明當(dāng)輸入控制信號(hào) 、 、 、 、 、 、 、 和12345678912第 6章 時(shí)序邏輯電路分別為低電平，并假定 CP 脈沖的頻率為 f 時(shí)，由 F 端輸出的脈沖頻率各是多少？0解答：如表所示。6-32 在圖 6-102 中，CT74160 為同步十進(jìn)制加法計(jì)數(shù)器，CT7442 為 4 線-10 線譯碼器，設(shè)計(jì)數(shù)器的初始狀態(tài)為 0000。試畫(huà)出與 CP 脈沖對(duì)應(yīng)的 Q 、Q 、Q 、Q 及與非門(mén) G 的3210輸出 F 的波形圖

57、。解答：6-33 CT74161 是可預(yù)置的 4 位二進(jìn)制同步加法計(jì)數(shù)器，它與 CT74160 相比，除計(jì)數(shù)進(jìn)制不 6-103 所示計(jì)數(shù)器的輸出 CO 與時(shí)鐘脈沖 CP 的頻率之比。解答：兩片 161 之間采用串行進(jìn)位方式，低位片（I）計(jì)數(shù)到 1111時(shí)預(yù)置數(shù)為 0111，實(shí)現(xiàn) 9 進(jìn)制計(jì)數(shù)器，高位片（II）計(jì)數(shù)到 1111時(shí)預(yù)置數(shù)為 ，實(shí)現(xiàn) 4 進(jìn)制計(jì)數(shù)。整體實(shí)現(xiàn) 36進(jìn)制計(jì)數(shù)，頻率之比為 1：36。6-34 試用 4 位二進(jìn)制同步加法計(jì)數(shù)器 CT74161 構(gòu)成十進(jìn)制加法計(jì)數(shù)器。解答：可采用異步清零方式，計(jì)數(shù)到 1010 時(shí)清零，即可實(shí)現(xiàn)十進(jìn)制加法計(jì)數(shù)器。13第 6章 時(shí)序邏輯電路6-35

58、 已知時(shí)鐘脈沖的頻率為 96kHz，試用中規(guī)模集成計(jì)數(shù)器及必要的門(mén)電路組成分頻器，將時(shí)鐘脈沖的頻率降低為 60Hz。試畫(huà)出該分頻器電路的接線圖。解答：96kHz60Hz=1600=161010，即需要實(shí)現(xiàn) 1600 分頻，可采用 1 片 CT74161 和 2 片CT74160 通過(guò)級(jí)聯(lián)方式實(shí)現(xiàn)分頻功能。6-36 圖 6-104 是用 CC4516 構(gòu)成的兩級(jí)可編程分頻器。（1）試求該電路的分頻系數(shù)；（2）設(shè) N 為預(yù)置數(shù)，試求輸出頻率 f 與輸入頻率 f 之間的關(guān)系。oi解答：（1）116+5=21，分頻系數(shù)為 21。1（2）Noi6-37 圖 6-105a、b 為雙向移位寄存器 CT74L

59、S194 構(gòu)成的分頻器。（1）列出狀態(tài)轉(zhuǎn)換表；（2）總結(jié)出扭環(huán)形計(jì)數(shù)器改接成奇數(shù)分頻器的規(guī)律。解答：（1）a 為五進(jìn)制計(jì)數(shù)器，b 為七進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換表分別如圖所示。ab（2）CT74LS194 構(gòu)成扭環(huán)形計(jì)數(shù)器時(shí)，從 Q 、Q 、Q 、Q 取反饋分別構(gòu)成 2、4、6、01238 M=2n。如果將兩個(gè)相鄰觸發(fā)器輸出端加到與非門(mén)輸入端共同作為反饋信號(hào)，就可使計(jì)數(shù)器的模 M 由 2n 變?yōu)?2n-1。6-38 試用 JK 觸發(fā)器設(shè)計(jì)一個(gè)時(shí)序電路，要求該電路的輸出 F 與 CP 之間的關(guān)系應(yīng)滿足圖6-106 所示的波形圖。解答：14第 6章 時(shí)序邏輯電路用兩個(gè) JK 觸發(fā)器構(gòu)成三進(jìn)制計(jì)數(shù)器。6-

60、39 試用小規(guī)模集成電路設(shè)計(jì)一個(gè)有進(jìn)位輸出的同步十一進(jìn)制加法計(jì)數(shù)器。解答：15第 6章 時(shí)序邏輯電路能自啟動(dòng)。6-40 用 JK 觸發(fā)器及最少的門(mén)電路設(shè)計(jì)一個(gè)同步五進(jìn)制計(jì)數(shù)器，其狀態(tài)（ Q Q Q ）轉(zhuǎn)換圖210如圖 6-107 所示。000011 111 110 101/0/0/0/0/1解答：16第 6章 時(shí)序邏輯電路001101，010000，100，能自啟動(dòng)。圖略。6-41 設(shè)計(jì)一個(gè)控制步進(jìn)電動(dòng)機(jī)用的三相六狀態(tài)工作的邏輯電路。如果用 1 表示線圈通電，0 表示線圈斷電，設(shè)正轉(zhuǎn)時(shí)控制輸入端 A=1，反轉(zhuǎn)時(shí) A=0，則三個(gè)線圈 ABC 的狀態(tài)轉(zhuǎn)換圖應(yīng)如圖 6-108 所示。解答：若采用 D