集成電路課件設(shè)計(jì)part3

1、 CMOS時(shí)序邏輯電路 時(shí)序邏輯電路，在任意給定時(shí)刻的輸出值不僅與該時(shí)刻的輸入值有關(guān)，而且與輸入的歷史或以前電路的工作狀態(tài)有關(guān)。CMOS觸發(fā)器電路2RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)1RSQQQQRS不能有“11”狀態(tài) 1 1 0 0 1 1 1 0保持 0 0Q S R3RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)1RSQQQQRS不能有“11”狀態(tài)RSQ00保持01110011VDDVDDQQSRCMOS電路圖4RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)2RSQQQQRSCMOS電路圖QQSRVDD不能有“00”狀態(tài)5RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)1RSQQQQRSCPCPCMOS電路圖QSCPQRVD

2、DCPCP不能有“11”狀態(tài)6RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)2RSQQQQRSCPCPQQSRCPVDDCPCPCMOS電路圖不能有“00”狀態(tài)7RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)3RSCPQQQQRSCPVDDCPCPCPCP=0為保持態(tài)，不能有“11”和“00”狀態(tài)。R、S輸入驅(qū)動(dòng)能力要強(qiáng)于Q、Q的驅(qū)動(dòng)能力。靜態(tài)CMOS D觸發(fā)器(1)電平觸發(fā)D觸發(fā)器(鎖存器Latch)8DQQCPQQDCP高電平觸發(fā)QDCPQDVDDCPCPQQDCPQQCPD低電平觸發(fā)QQDDCPVDDCPCPQDVDDCPCPDCPQaD輸入驅(qū)動(dòng)能力要強(qiáng)于反相器a的驅(qū)動(dòng)能力。靜態(tài)CMOS D觸發(fā)器(2)邊沿觸發(fā)

3、D觸發(fā)器(主從D觸發(fā)器)19下降沿（后沿）觸發(fā)QQDCPDQQCPQQDQQCPQQ靜態(tài)CMOS D觸發(fā)器(2)邊沿觸發(fā)D觸發(fā)器(主從D觸發(fā)器)210上升沿（前沿）觸發(fā)QQDCPDQQCPQQDQQCPQQ靜態(tài)CMOS D觸發(fā)器(2)邊沿觸發(fā)D觸發(fā)器(主從D觸發(fā)器)311前沿或后沿觸發(fā)取決于時(shí)鐘對(duì)傳輸門的控制。 D輸入驅(qū)動(dòng)能力要強(qiáng)于反相器c的驅(qū)動(dòng)能力。 反相器b驅(qū)動(dòng)能力要強(qiáng)于反相器e的驅(qū)動(dòng)能力。動(dòng)態(tài)CMOS D觸發(fā)器12DCLKDQ保持保持保持保持?jǐn)?shù)字電路的主要性能 電路的性能包括很多方面，但最重要的是速度、功耗和所占硅片的面積。1速度速度是指電路能夠可靠工作時(shí)的最大頻率。一個(gè)反相器的最大工作

4、頻率可近似表達(dá)電路的速度越高，則電路在每秒內(nèi)可以處理的數(shù)據(jù)量就越大。 一個(gè)數(shù)字電路中會(huì)有成千上萬個(gè)電路單元，而每個(gè)電路單元由于其功能和設(shè)計(jì)的不同，它們的響應(yīng)時(shí)間會(huì)有差異，因此最高時(shí)鐘頻率取決于響應(yīng)最慢的電路單元或者最慢的通路(path)。 在電路設(shè)計(jì)中，最重要的任務(wù)之一是找出哪一個(gè)單元或者哪一條通路的響應(yīng)時(shí)間最長，并且設(shè)法縮短它的響應(yīng)時(shí)間以提高整個(gè)電路的工作速度。時(shí)鐘信號(hào)在數(shù)字電路中常有一時(shí)鐘信號(hào)來控制各個(gè)門電路的工作。一般希望電路的工作頻率越高越好，但是當(dāng)工作頻率增大到一定時(shí)，必須考慮各個(gè)門電路是否有足夠的時(shí)間完成響應(yīng)。如果來不及響應(yīng)，就會(huì)導(dǎo)致信息傳播過程中發(fā)生錯(cuò)誤。當(dāng)時(shí)鐘頻率較低時(shí)，電路能

5、安全可靠地運(yùn)行。當(dāng)時(shí)鐘頻率接近于最大工作頻率時(shí)，信號(hào)仍能正常地作出響應(yīng)，即信號(hào)仍能達(dá)到規(guī)定的高電平和低電平。但當(dāng)時(shí)鐘頻率超過最大工作頻率時(shí)，響應(yīng)信號(hào)就發(fā)生畸變，即響應(yīng)信號(hào)在未達(dá)到規(guī)定的高電平時(shí)就開始下降，而下降時(shí)也不能達(dá)到規(guī)定的低電平。時(shí)鐘信號(hào)數(shù)字電路的主要性能 2功耗 所有的電路都需要有直流電源供電，從電源中獲得的能量在電路中將以熱的形式耗散掉。由于硅材料的性質(zhì)決定了晶體管的性能會(huì)隨溫度有明顯的變化，因而通常電路的PN結(jié)溫度不能超過200、(一般商用電路，其最高工作溫度規(guī)定為65或75)，這樣就對(duì)電路的總功耗有一限制。 電路的功耗有兩種成分，一種是靜態(tài)功耗，另一種是動(dòng)態(tài)功耗。靜態(tài)功耗取決于電

6、路處于穩(wěn)定的邏輯狀態(tài)時(shí)的電流，動(dòng)態(tài)功耗則取決于在邏輯狀態(tài)發(fā)生變化的過程中額外的那部分交流電流。 由于電路中器件數(shù)目增加時(shí)電路的功耗會(huì)隨著加大，所以電路中每一器件的功耗必須設(shè)法設(shè)計(jì)得越小越好。數(shù)字電路的主要性能 3芯片面積 電路的物理版圖尺寸將決定芯片面積的大小。芯片尺寸不僅影響成本，還會(huì)受到管殼容積的限制、出此盡可能采用最小的工藝尺寸來減小芯片而積。 一般來講，要同時(shí)做到速度快、功耗低和面積小是很困難的，通常要做一些折衷，例如為了達(dá)到更快的速度，電路的功耗就只能大一些。最小面積晶體管 最小面積反相器2個(gè)最小面積晶體管邏輯面積=2 驅(qū)動(dòng)能力1X驅(qū)動(dòng)能力8X 的反相器2個(gè)面積較大的晶體管邏輯面積=

7、16驅(qū)動(dòng)能力8XDesign for 1X NAND When N transistors be connected in series , the width of each transistor must be N. Logic area isDesign for nX NAND Design for 1X AOI Logic area isCMOS反相器瞬態(tài)特性對(duì)于MOS晶體管來講，當(dāng)加上柵電壓時(shí)溝道會(huì)很快形成，因而其響應(yīng)速度主要取決于電路中電容充放電的快慢。MOS晶體管所具有的電容如圖所示。圖中，CGS為柵極與溝道之間的平板電容。CS_sub和CD_sub為源和漏對(duì)襯底(或?qū)?的PN

8、結(jié)電容。CMOS反相器 在CMOS反相器中，由于N管和P管的源極都接在固定電位上(即VDD和地電壓)，所以源-襯底電容是不重要的。在輸出節(jié)點(diǎn)上的所有電容也可以集中表示為負(fù)載電容CL。CL由以下幾部分組成。（1）下一級(jí)的輸入電容CIN。它是兩個(gè)管子的柵電容之和，即如果本級(jí)(驅(qū)動(dòng)級(jí))的扇出為F，且連接的為同類門，則總的輸入電容為FCIN。 (2)連線電容。它是由晶體管輸出端到下一級(jí)柵極之間連線所產(chǎn)生的電容，連線可以由金屬線或者多晶硅線構(gòu)成。CMOS反相器(3)驅(qū)動(dòng)級(jí)P溝和N溝MOS管漏對(duì)襯底(或?qū)?PN結(jié)的耗盡層電容。當(dāng)反相器的輸入從邏輯1變?yōu)檫壿?時(shí)，N溝MOS管截止，電流將通過P溝MOS管對(duì)

9、CL充電，如圖所示。假設(shè)輸入和輸出的上升時(shí)間相同，且輸入端發(fā)生躍變，則輸出端電平上升到VDD2的時(shí)間為CMOS反相器當(dāng)反相器的輸入從邏輯0躍變?yōu)檫壿?時(shí)，P溝MOS管截止，CL則通過N溝MOS管放電，如圖所示。其電平降到VDD2的時(shí)間同樣可表示為可以看出，如果 ，則上升邊的延遲與下降邊的延遲相同。如果N溝管和P溝管的W和L設(shè)計(jì)成相同，由于兩管遷移率的差異，可以預(yù)計(jì)上升邊的延遲將會(huì)比下降邊的延遲大2至3倍。CL=1p時(shí)MOS管尺寸增大M125 5 7 100 100 PMOS L=1U W=150UM126 5 7 0 0 nMOS L=1U W=50ucl1 6 0 1pCMOS反相器我們可以通過加寬晶體管的寬度，達(dá)到提高反相器開關(guān)速度的目的，但這樣做的結(jié)果是柵電容也跟著加大，從而使前一級(jí)的負(fù)載加大，所以需要全面加以考慮。 對(duì)于一個(gè)電學(xué)上完全對(duì)稱的反相器，其傳播延遲可以表示為這里它取決于工藝參數(shù)和電源電壓。時(shí)間常數(shù): RC For given driving ability, R is constantTime delay only rely on capacitors in the device .邏輯門的時(shí)間延遲Time delay for 1X INVTime delay for