邏輯門電路和觸發(fā)器

1、2.1邏輯門電路和觸發(fā)器數(shù)字電路可以分為組合邏輯電路和時(shí)序邏輯電路兩類:組合邏輯電路的特點(diǎn)是任何時(shí)刻 的輸出信號(hào)僅僅取決于輸入信號(hào)，而與信號(hào)作用前的電路原有狀態(tài)無關(guān)。在電路結(jié)構(gòu)上單純 由邏輯門構(gòu)成，沒有反饋電路，也不含有存儲(chǔ)元件。時(shí)序邏輯電路在任何時(shí)刻的穩(wěn)定輸出， 不僅取決于當(dāng)前的輸入狀態(tài)，而且還與電路的前一個(gè)輸出狀態(tài)有關(guān)。時(shí)序邏輯電路主要由觸 發(fā)器構(gòu)成，而觸發(fā)器的基本元件是邏輯門電路，因此，不論是簡(jiǎn)單還是復(fù)雜的數(shù)字電路系統(tǒng) 都是由基本邏輯門電路構(gòu)成的。2.1.1邏輯門電路數(shù)字系統(tǒng)的所有邏輯關(guān)系都是由與、或、非三種基本邏輯關(guān)系的不同組合構(gòu)成。能夠?qū)?現(xiàn)邏輯關(guān)系的電路稱為邏輯門電路，常用的門電路

2、有與門、或門、非門、與非門、或非門、 三態(tài)門和異或門等。邏輯電路的輸入和輸出信號(hào)只有高電平和低電平兩種狀態(tài)：用1表示高 電平、用0表示低電平的情況稱為正邏輯；反之，用0表示高電平、用1表示低電平的情況 稱為負(fù)邏輯（本書采用正邏輯）。在數(shù)字電路中，只要能明確區(qū)分高電平和低電平兩種狀態(tài) 就可以了，高電平和低電平都允許有一定范圍的誤差，因此數(shù)字電路對(duì)元器件參數(shù)的精度要 求比模擬電路要低一些，其抗干擾能力要比模擬電路強(qiáng)。與門當(dāng)決定某個(gè)事件的全部條件都具備時(shí)，該事件才會(huì)發(fā)生，這種因果關(guān)系稱為與邏輯關(guān)系。 實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門。與門可以有兩個(gè)或兩個(gè)以上的輸入端口以及一個(gè)輸出端 口，輸入和輸出按照與

3、邏輯關(guān)系可以表示為：當(dāng)任何一個(gè)或一個(gè)以上的輸入端口為0時(shí)，輸 出為0；只有所有的輸入端口均為1時(shí)，輸出才為1。組合邏輯電路的輸入和輸出關(guān)系可以用邏輯函數(shù)來表示，通常有真值表、邏輯表達(dá)式、 邏輯圖和波形圖四種表示方式。下面就以兩輸入端與門為例加以說明：（1）真值表是根據(jù)給定的邏輯關(guān)系，把輸入邏輯變量各種可能取值的組合與對(duì)應(yīng)的輸 出函數(shù)值排列成表格。它表示了邏輯函數(shù)與邏輯變量各種取值之間的一一對(duì)應(yīng)的關(guān)系，邏輯 函數(shù)的真值表具有唯一性，若兩個(gè)邏輯函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有2n個(gè)不同的變量取值組合。用真值表表示邏輯函數(shù)的優(yōu)點(diǎn) 是直觀、明了，可直接看出邏

4、輯函數(shù)值和變量取值之間的關(guān)系。以真值表表示的兩輸入端與 門如表2-1所示。表2-1兩輸入端與門的真值表ABY000010100111（2）邏輯表達(dá)式是利用與、或、非等邏輯運(yùn)算符號(hào)組合表示邏輯函數(shù)。與關(guān)系相當(dāng)于 邏輯乘法，可以用乘號(hào)表示，兩輸入端與門的邏輯表達(dá)式如式2-1所示。丫 = - B或簡(jiǎn)寫成7 = AB式（2-1）（3）邏輯圖是用邏輯符號(hào)來表示邏輯函數(shù)。與實(shí)際器件有明顯的對(duì)應(yīng)關(guān)系，比較接近 工程實(shí)際，根據(jù)邏輯圖可以方便地選取器件制作數(shù)字電路系統(tǒng)。Altera公司的EDA開發(fā)軟 件MAX+plusII提供輸入端數(shù)量分別為2、3、4、6、8和12的與門，用符號(hào)AND表示。另 外，MAX+pl

5、usH還提供了輸入端反向的與門，用符號(hào)BAND表示。兩輸入端與門的邏輯符 號(hào)如圖2-1所示。a) AND2b) BAND2圖2-1兩輸入端與門邏輯符號(hào)波形圖是邏輯變量的取值隨時(shí)間變化的規(guī)律，又叫時(shí)序圖。對(duì)于一個(gè)邏輯函數(shù)來 說，所有輸入、輸出變量的波形圖也可表達(dá)它們之間的邏輯關(guān)系。波形圖常用于分析、檢測(cè) 和調(diào)試數(shù)字電路。兩輸入端與門的波形圖如圖2-2所示。ABV圖2-2兩輸入端與門波形圖從與門的邏輯關(guān)系上可以看出，如果輸入端A作為控制端，則A的值將會(huì)決定輸入端 B的值是否能被輸出到端口 Y。例如A=1時(shí)，則Y=B，B被輸出；但若A=0時(shí)，則不管B 的狀態(tài)如何，Y都等于0?；蜷T決定某一事件的所有條

6、件中，只要有一個(gè)條件或幾個(gè)條件具備時(shí)，這一事件就會(huì)發(fā)生， 這樣的因果關(guān)系稱為或邏輯。實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。或門的輸入和輸出按照或邏 輯關(guān)系可以表示為：如有任何一個(gè)或一個(gè)以上的輸入端口為1時(shí)，輸出為1;當(dāng)所有的輸入 端口都為0時(shí)，輸出才為0。下面以兩輸入端或門為例說明：真值表：以真值表表示的兩輸入端或門如表2-2所示。表2-2兩輸入端或門的真值表ABY000011101111邏輯表達(dá)式：或關(guān)系相當(dāng)于邏輯加法，可以用加號(hào)表示，兩輸入端或門的邏輯表 達(dá)式如式2-2所示。式(2-2)(3)邏輯符號(hào)：MAX+plusH提供輸入端數(shù)量分別為2、3、4、6、8和12的或門， 用符號(hào)OR表示。另外，M

7、AX+plusH還提供了輸入端反向的或門，用符號(hào)BOR表示。兩輸 入端或門的邏輯符號(hào)如圖2-3所示。BABAa) OR2b) BOR2a) OR2圖2-3兩輸入端或門邏輯符號(hào)(4)波形圖：兩輸入端或門的波形圖如圖2-4所示。圖2-4兩輸入端或門波形圖非門決定某事件的條件不具備時(shí)，該事件卻發(fā)生；條件具備時(shí)，事件卻不發(fā)生。這種互相否 定的因果關(guān)系稱為非邏輯，實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門。非門只有一個(gè)輸入端和一個(gè)輸 出端，輸出端的值與輸入端的值相反，可以用反相器電路實(shí)現(xiàn)，因此非門又稱為“反相器” (1)真值表：以真值表表示的非門如表2-3所示。表2-3非門的真值表A Y0 11 0邏輯表達(dá)式：非關(guān)系

8、相當(dāng)于邏輯取反，可以在變量的上方加個(gè)“一”表示非，非 門的邏輯表達(dá)式如式2-3所示。Y A式(2-3)邏輯符號(hào)：MAX+plusII提供的非門，用符號(hào)NOT表示。非門的邏輯符號(hào)如圖2-5 所示。圖2-5非門邏輯符號(hào)(4)波形圖：非門的波形圖如圖2-6所示。圖2-6圖2-6非門波形圖與非門與非門有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。當(dāng)任何一個(gè)或一個(gè)以上的輸入端為0 時(shí)，則輸出為1;當(dāng)所有的輸入端均為1時(shí)，則輸出為0。下面以兩輸入端的與非門為例說 明：(1)真值表：以真值表表示的兩輸入端與非門如表2-4所示。表2-4兩輸入端與非門的真值表ABY001011101110(2)邏輯表達(dá)式：與非關(guān)系相當(dāng)

9、于對(duì)與邏輯關(guān)系取反，兩輸入端與非門的邏輯表達(dá)式 如式2-4所示。y = A - B = AB式(2-4)(3)邏輯符號(hào)：MAX+plusII提供輸入端數(shù)量分別為2、3、4、6、8和12的與非門， 用符號(hào)NAND表示。另外，MAX+plusII還提供了輸入端反向的與非門，用符號(hào)BNAND表 示。兩輸入端與非門的邏輯符號(hào)如圖2-7所示。a) NAND2b) BNAND2圖2-7兩輸入端與非門邏輯符號(hào)(4)波形圖：兩輸入端與非門的波形圖如圖2-8所示。A | B圖2-8兩輸入端與非門波形圖從與非門的邏輯關(guān)系上可以看出，利用輸入端A的值來控制輸入端口 B的值是否輸出 至輸出端口 Y。當(dāng)A=1時(shí)，F(xiàn) =

10、 B (輸入信號(hào)被反相輸出)；但A=0時(shí)，則不管B的值是什 么，Y都為1，即將B信號(hào)屏蔽掉?；蚍情T或非門可以有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。當(dāng)所有的輸入端都為0時(shí)，輸出 為1；如有任何一個(gè)或一個(gè)以上的輸入端為1時(shí)，則輸出為0。下面以兩輸入端或非門為例 說明：真值表：以真值表表示的兩輸入端或非門如表2-5所示。表2-5兩輸入端或非門的真值表ABY00101010011110邏輯表達(dá)式：或非關(guān)系相當(dāng)于對(duì)或邏輯關(guān)系取反，兩輸入端或非門的邏輯表達(dá)式 如式2-5所示。式(2-5)(3)邏輯符號(hào)：MAX+plusII提供輸入端數(shù)量分別為2、3、4、6、8和12的或非門， 用符號(hào)NOR表示。另外，MA

11、X+plus H還提供了輸入端反向的或非門，用符號(hào)BNOR表示。 兩輸入端與非門的邏輯符號(hào)如圖2-9所示。a)NOR2Aa)NOR2b) BNOR2圖2-9兩輸入端或非門邏輯符號(hào)(4)波形圖：兩輸入端或門的波形圖如圖2-10所示。圖2-10兩輸入端或非門波形圖可以利用或非門的輸入端A來控制輸入端8。當(dāng)A=0時(shí)，Y = B (輸入信號(hào)被反相輸 出)；當(dāng)A=1時(shí)，則不管B的值是什么，Y都為0。異或門異或門可以有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。當(dāng)邏輯值為1的輸入端個(gè)數(shù)是奇 數(shù)時(shí)，輸出為1;當(dāng)邏輯值為1的輸入端個(gè)數(shù)是偶數(shù)時(shí)，輸出為0。下面以兩輸入端異或門 為例說明：(1)真值表：以真值表表示的兩輸

12、入端異或門如表2-6所示。表2-6兩輸入端異或門的真值表ABY000011101110由真值表可以看出，當(dāng)A=1時(shí)，輸入端B的信號(hào)將反相輸出至輸出端Y；但若A=0時(shí)， 輸入端B的信號(hào)可以直接輸出至輸出端Y。(2)邏輯表達(dá)式：異或邏輯關(guān)系可以用符號(hào)e表示， 式2-6所示。兩輸入端異或門的邏輯表達(dá)式如Y = AB + AB = A B式(2-6)從邏輯表達(dá)式中可以看出，異或門能夠用與門、非門和或門來實(shí)現(xiàn)。邏輯符號(hào)：MAX+plusII提供的異或門，用符號(hào)XOR表示。異或門的邏輯符號(hào)如圖2-11兩輸入端異或門邏輯符號(hào)（4）波形圖：兩輸入端異或門的波形圖如圖2-12所示。A_BY圖2-12兩輸入端異或

13、門波形圖同或門同或門可以有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。與異或門剛好相反，當(dāng)邏輯值為 1的輸入端的個(gè)數(shù)是奇數(shù)時(shí)，輸出為0；當(dāng)邏輯值為1的輸入端的個(gè)數(shù)是偶數(shù)（包括零）時(shí)， 則輸出為1。下面以兩輸入端同或門為例說明：（1）真值表：以真值表表示的兩輸入端同或門如表2-7所示。當(dāng)A=0時(shí)，輸由真值表可以看出，表當(dāng)A=0時(shí)，輸由真值表可以看出，001010100111ABY當(dāng)A=1時(shí)，輸入B端的信號(hào)可以輸出至輸出端Y；入B端的信號(hào)將反相輸出至輸出端Y。（2）邏輯表達(dá)式：同或關(guān)系相當(dāng)于給異或邏輯關(guān)系取反，兩輸入端同或門的邏輯表達(dá) 式如式2-7所示。K = AB + AB式（2-7）（3）邏輯符號(hào)：M

14、AX+plusII提供的同或門，用符號(hào)XNOR表示。同或門的邏輯符號(hào) 如圖2-13所示。圖2-13兩輸入端同或門邏輯符號(hào)（4）波形圖：兩輸入端同或門的波形圖如圖2-14所示。BY圖2-14兩輸入端同或門波形圖觸發(fā)器是數(shù)字系統(tǒng)中除邏輯門以外的另一類基本單元電路，有兩個(gè)基本特性：一個(gè)是具 有兩個(gè)穩(wěn)定狀態(tài)，可分別用來表示二進(jìn)制數(shù)碼0和1。另一個(gè)是可以在輸入時(shí)鐘脈沖信號(hào)的 作用下，兩個(gè)穩(wěn)定狀態(tài)可相互轉(zhuǎn)換，能夠完成計(jì)數(shù)功能；當(dāng)輸入時(shí)鐘脈沖信號(hào)消失或保持不 變時(shí)，觸發(fā)器的輸出狀態(tài)也保持不變，這就是記憶功能，可用作二進(jìn)制數(shù)據(jù)的存儲(chǔ)單元。觸 發(fā)器是構(gòu)成時(shí)序邏輯電路的基本電路，有多種分類方式：根據(jù)邏輯功能的不同

15、，觸發(fā)器可分 為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T觸發(fā)器等；根據(jù)觸發(fā)方式的不同，觸 發(fā)器可分為電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器等；根據(jù)電路結(jié)構(gòu)的不同，觸發(fā)器可分為 基本RS觸發(fā)器、同步RS觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等。但從電 路的組成單元上看，所有的觸發(fā)器都是由基本RS觸發(fā)器和邏輯門電路構(gòu)成，而基本RS觸 發(fā)器又可以用兩個(gè)或非門（或者兩個(gè)與非門）組成。因此，可以認(rèn)為觸發(fā)器是由多個(gè)基本邏 輯門電路組成。觸發(fā)器有一個(gè)時(shí)鐘脈沖（用CP表示）輸入端、一個(gè)或多個(gè)輸入端和兩個(gè)互補(bǔ)輸出端（分 別用Q和Q表示）。通常用Q端的輸出狀態(tài)來表示觸發(fā)器的狀態(tài)，當(dāng)Q=1、Q =0時(shí)，稱

16、為 觸發(fā)器的1狀態(tài)，記Q=1；當(dāng)Q=0、Q =1時(shí)，稱為觸發(fā)器的0狀態(tài)，記Q=0。這兩個(gè)狀態(tài) 和二進(jìn)制數(shù)碼的1和0對(duì)應(yīng)。由于觸發(fā)器屬于時(shí)序邏輯電路，所以其輸出狀態(tài)不但與輸入信 號(hào)有關(guān)，還與當(dāng)前的輸出狀態(tài)有關(guān)。為了描述這種現(xiàn)象，引入現(xiàn)態(tài)和次態(tài)兩個(gè)名詞：現(xiàn)態(tài)是 指觸發(fā)器在輸入信號(hào)變化之前的狀態(tài)，用Qn表示；次態(tài)是指觸發(fā)器在輸入信號(hào)變化后，在 輸入信號(hào)和現(xiàn)態(tài)共同作用下所形成的狀態(tài)，用Qn+1表示。觸發(fā)器的邏輯功能主要用狀態(tài)表、 特性方程、驅(qū)動(dòng)表和波形圖（又稱時(shí)序圖）來描述。含有觸發(fā)器的邏輯電路稱為時(shí)序邏輯電路。時(shí)序邏輯電路根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不 同，可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。

17、在同步時(shí)序邏輯電路中，所有觸 發(fā)器的時(shí)鐘輸入端CP都連在一起，在同一個(gè)時(shí)鐘脈沖CP作用下，凡是具備翻轉(zhuǎn)條件的觸 發(fā)器在同一時(shí)刻狀態(tài)同時(shí)翻轉(zhuǎn)。也就是說，觸發(fā)器狀態(tài)的更新和時(shí)鐘脈沖CP是同步的。而 在異步時(shí)序邏輯電路中，時(shí)鐘脈沖只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)部信號(hào)觸發(fā) 的。因此，具備翻轉(zhuǎn)條件的觸發(fā)器狀態(tài)翻轉(zhuǎn)有先有后，并不是和時(shí)鐘脈沖CP同步。在眾多的觸發(fā)器中，邊沿觸發(fā)器只在時(shí)鐘脈沖CP上升沿（或下降沿）時(shí)刻接受輸入信 號(hào)，電路狀態(tài)才發(fā)生翻轉(zhuǎn)，其余情況則保持原狀態(tài)不變，從而能夠提高觸發(fā)器工作的可靠性 和抗干擾能力，沒有空翻現(xiàn)象。由于邊沿觸發(fā)器的應(yīng)用非常廣泛，所以本章以邊沿觸發(fā)器為 例講解。

18、邊沿觸發(fā)器主要有維持阻塞D觸發(fā)器和邊沿JK觸發(fā)器。1.維持阻塞D觸發(fā)器在時(shí)鐘脈沖CP的作用下，根據(jù)輸入信號(hào)D取值的不同，輸出狀態(tài)隨D而變化的電路 稱為D觸發(fā)器。維持阻塞D觸發(fā)器是利用時(shí)鐘脈沖CP的上升沿（或下降沿）進(jìn)行觸發(fā)的， 而且電路總是翻轉(zhuǎn)到和D相同的狀態(tài)。（1）邏輯符號(hào)：MAX+plusII提供了兩種上升沿有效維持阻塞D觸發(fā)器：一種用符號(hào) DFF表示、一種用符號(hào)DFFE表示。維持阻塞D觸發(fā)器的邏輯符號(hào)如圖2-15所示。PRNCLRN 7QPRNCLRN 7Qa) DFFb) DFFEa) DFF圖2-15上升沿有效維持阻塞D觸發(fā)器邏輯符號(hào)圖2-15中PRN稱為置1端，低電平有效，使Q輸出

19、為1； CLRN稱為置零（清零）端， 低電平有效，使Q輸出為0； PRN和CLRN不能同時(shí)有效。DFFE觸發(fā)器的ENA稱為使能 端，低電平有效，在PRN和CLRN無效時(shí)，使Q保持原狀態(tài)。（2）狀態(tài)表：也稱特征表，能夠表明觸發(fā)器輸入變量和輸出變量之間的關(guān)系。用f符 號(hào)表示上升沿、用I表示下降沿、用X表示任意狀態(tài)（其值可以為0，也可以為1）。上升沿 有效的維持阻塞D觸發(fā)器的狀態(tài)表如表2-8所示。表2-8上升沿有效的維持阻塞D觸發(fā)器狀態(tài)表CPQn+1說明QCPQn+1說明Qncp無效，輸出保持原狀態(tài)QnCP有效，輸出狀態(tài)和D相同（3）特征方程：是觸發(fā)器次態(tài)Qn+1與輸入信號(hào)及現(xiàn)態(tài)Qn之間關(guān)系的邏輯表達(dá)式。上 升沿有效的維持阻塞D觸發(fā)器的特征方程如式2-8所示。式（2-8）Qn+1 = Qn CP式（2-8）Qn+1 = D CP =上升沿（4）驅(qū)動(dòng)表：根據(jù)觸發(fā)器的現(xiàn)態(tài)Qn和次態(tài)Qn+1的取值來確定輸入信號(hào)取值的關(guān)系表， 稱為觸發(fā)器的驅(qū)動(dòng)表，又稱激勵(lì)表。驅(qū)動(dòng)表對(duì)時(shí)序邏輯電路的分析和