第5章-基于S3C2410的系統(tǒng)硬件設(shè)計(jì)-V1-20151022

1、第5章基于S3C2410的系統(tǒng)硬件設(shè)計(jì)5.1 S3C2410A簡介S3C2410A：是Samsung公司推出的16/32位RISC處理器，主要面向高性價(jià)比、低功耗的手持設(shè)備應(yīng)用。S3C2410有S3C2410X和S3C2410A兩個(gè)型號，A型是X型的改進(jìn)型，具有更好的性能和更低的功耗。S3C2410A內(nèi)部結(jié)構(gòu)：在片上集成了單獨(dú)的16KB指令Cache和16KB數(shù)據(jù)Cache、用于虛擬存儲器管理的MMU、支持STN和TFT的LCD控制器、NAND Flash Boot Loader、系統(tǒng)管理器（片選邏輯和SDRAM控制器）、3通道UART、4通道DMA、4通道PWM定時(shí)器、I/O口、RTC、8通

2、道10位ADC和觸摸屏接口、I2C總線接口、I2S總線接口、USB主設(shè)備、USB從設(shè)備、SD主卡和MMC（Multi Media Card，多媒體卡）卡接口、2通道的SPI（Serial Peripheral Interface，串行外圍設(shè)備接口）以及PLL時(shí)鐘發(fā)生器。S3C2410A的CPU內(nèi)核采用的是16/32位ARM920T 內(nèi)核，同時(shí)還采用了AMBA（Advanced Microcontroller Bus Architecture，先進(jìn)的微控制器總線體系結(jié)構(gòu)）新型總線結(jié)構(gòu)。S3C2410A內(nèi)部結(jié)構(gòu)如圖5.1所示內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 圖5.1 S3C2410A內(nèi)部結(jié)構(gòu)方框圖S3C2410

3、A集成的片上功能包括： 內(nèi)核電壓1.8V/2.0V，存儲器電壓3.3V，外部I/O電壓3.3V； 具有16KB的I-Cache和16KB的D-Cache以及MMU； 外部存儲器控制器（SDRAM控制和片選邏輯）； LCD控制器（最大支持4K彩色STN和256K彩色TFT）提供1通道LCD專用DMA； 4通道DMA并有外部請求引腳端； 3通道UART（IrDAl.0，16字節(jié)Tx FIFO和16字節(jié)Rx FIFO）/2通道SPI； 1通道多主設(shè)I2C總線和1通道I2S總線控制器； 版本1.0 SD主接口和2.11兼容版MMC卡協(xié)議； 2個(gè)USB主設(shè)接口/1個(gè)USB從設(shè)接口（版本1.1）； 4通道

4、PWM定時(shí)器和1通道內(nèi)部定時(shí)器； 看門狗定時(shí)器； 117位通用I/O口和24通道外部中斷源； 電源控制模式有正常、慢速、空閑和電源關(guān)斷4種模式； 8通道10位ADC和觸摸屏接口； 具有日歷功能的RTC; 使用PLL的片上時(shí)鐘發(fā)生器。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) S3C2410A具有如下特點(diǎn)：1體系結(jié)構(gòu) 采用ARM920T CPU內(nèi)核，具有16/32位RISC體系結(jié)構(gòu)和強(qiáng)大的指令集，為手持設(shè)備和通用嵌入式應(yīng)用提供片上集成系統(tǒng)解決方案； 增強(qiáng)的ARM體系結(jié)構(gòu)MMU，支持WinCE、EPOC 32和Linux； 使用指令Cache、數(shù)據(jù)Cache、寫緩沖器和物理地址TAG RAM減

5、少主存儲器帶寬和反應(yīng)時(shí)間對性能的影響； ARM920T CPU內(nèi)核支持ARM調(diào)試體系結(jié)構(gòu)； 內(nèi)部采用先進(jìn)的微控制器總線體系結(jié)構(gòu)（AMBA）5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 2.系統(tǒng)管理器 支持小大端存儲方式。 地址空間：每bank 128 MB（byte）（總共1GB）。 每個(gè)bank支持可編程的8/16/32位數(shù)據(jù)總線寬度。 bank0bank6都采用固定的bank起始地址。 bank7具有可編程的bank起始地址和大小。 8個(gè)存儲器bank： 一6個(gè)用于ROM、SRAM及其他； 一2個(gè)用于ROM、SRAM和同步DRAM。 所有的存儲器bank都具有可編程的訪問周期。 支持使用

6、外部等待信號來填充總線周期。 支持掉電時(shí)的SDRAM自刷新模式。 支持各種類型的ROM啟動（booting），包括NOR/NAND Flash和EEPROM等。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 3NAND Flash Boot Loader（啟動裝載） 支持從NAND Flash存儲器的啟動。 采用4 KB內(nèi)部緩沖器用于啟動引導(dǎo)。 支持啟動之后NAND存儲器仍然作為外部存儲器使用。 4Cache存儲器 I-Cache（16 KB）和D-Cache（16 KB）為64路組相聯(lián)Cache。 每行8字長度，其中每行帶有一個(gè)有效位和兩個(gè)臟位（dirty bits）。 采用偽隨機(jī)數(shù)或循環(huán)替

7、換算法。 采用寫直達(dá)（Write-through）或?qū)懟兀╓rite-back）Cache操作來更新主存儲器。 寫緩沖器可以保存16個(gè)字的數(shù)據(jù)值和4個(gè)地址值。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 5時(shí)鐘和電源管理 片上MPLL和UPLL： 一UPLL：產(chǎn)生用于USB主機(jī)設(shè)備操作的時(shí)鐘； 一MPLL：產(chǎn)生操作MCU的時(shí)鐘，時(shí)鐘頻率最高可達(dá)266 MHz（2.0V內(nèi)核電壓）。 通過軟件可以有選擇地為每個(gè)功能模塊提供時(shí)鐘。 電源模式包括正常、慢速、空閑和掉電模式： 一正常模式：為正常運(yùn)行模式； 一慢速模式：為不加PLL的低時(shí)鐘頻率模式； 一空閑模式：只停止CPU的時(shí)鐘； 一掉電模式：切斷所

8、有外設(shè)和內(nèi)核的電源。 可以通過EINT15:0或RTC報(bào)警中斷從掉電模式中喚醒處理器。6中斷控制器 55個(gè)中斷源（1個(gè)看門狗定時(shí)器、5個(gè)定時(shí)器、9個(gè)UART、24個(gè)外部中斷、4個(gè)DMA、2個(gè)RTC、2個(gè)ADC、1個(gè)I2C、2個(gè)SPI、1個(gè)SDI、2個(gè)USB、1個(gè)LCD和1個(gè)電池故障）； 支持電平邊沿觸發(fā)模式的外部中斷源； 可編程的電平邊沿觸發(fā)極性； 為緊急中斷請求提供快速中斷服務(wù)（FIQ）支持。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 7具有脈沖寬度調(diào)制（PWM）的定時(shí)器 具有PWM功能的4通道16位定時(shí)器，可基于DMA或中斷操作的1通道16位內(nèi)部定時(shí)器； 可編程的占空比周期、頻率和極性

9、； 能產(chǎn)生死區(qū)； 支持外部時(shí)鐘源。8RTC（實(shí)時(shí)時(shí)鐘） 完整的時(shí)鐘特性：秒、分、時(shí)、日期、星期、月和年； 工作頻率32.768 kHz； 具有報(bào)警中斷； 具有時(shí)鐘滴答中斷。9通用I/O口 24個(gè)外部中斷口； 多路復(fù)用的I/O口。2.5 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 10UART 3通道UART，可以基于DMA模式或中斷模式操作； 支持5位、6位、7位或者8位串行數(shù)據(jù)發(fā)送接收（Tx/Rx）； 支持外部時(shí)鐘作為UART的運(yùn)行時(shí)鐘（UEXTCLK）； 波特率可編程； 支持IrDA 1.0； 支持回環(huán)（Loopback）測試模式； 每個(gè)通道內(nèi)部都具有16字節(jié)的發(fā)送FIFO和16字節(jié)的接收FI

10、FO 。11DMA控制器 4通道的DMA控制器； 支持存儲器到存儲器、I/O到存儲器、存儲器到I/O和I/O到I/O的傳送； 采用突發(fā)傳送模式提高傳送速率。12AD轉(zhuǎn)換和觸摸屏接口 8通道多路復(fù)用ADC； 轉(zhuǎn)換速率最大為500 KSPS（Kilo Samples Per Second，每秒采樣千點(diǎn)），10位分辨率。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 13LCD控制器STN LCD顯示特性 支持3種類型的STN LCD顯示屏：4位雙掃描、4位單掃描和8位單掃描顯示類型； 對于STN LCD支持單色模式、4級灰度、16級灰度、256彩色和4 096彩色； 支持多種屏幕尺寸，典型的屏幕尺

11、寸有：640480，320240，160160； 最大虛擬屏幕大小是4 MB； 在256彩色模式下支持的最大虛擬屏幕尺寸是：4 0961 024，2 0482 048，1 0244 0960或者其它尺寸。14. TFT（Thin Film Transistor，薄膜場效應(yīng)晶體管）彩色顯示特性 彩色TFT支持1、2、4或8bpp（bit per pixel，每像素所占位數(shù)）調(diào)色顯示； 支持16bpp無調(diào)色真彩顯示； 在24bpp模式下支持最大16M彩色TFT；支持多種屏幕尺寸，典型的屏幕尺寸有：640480，320320，160160或者其它尺寸； 最大虛擬屏大小是4 MB； 在64彩色模式下支

12、持的最大虛擬屏幕尺寸是：2 0481 024或者其它尺寸。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 15看門狗定時(shí)器 16位看門狗定時(shí)器； 定時(shí)器溢出時(shí)產(chǎn)生中斷請求或系統(tǒng)復(fù)位。16I2C總線接口（兩線制串行擴(kuò)展總線：數(shù)據(jù)線和時(shí)鐘線） 1通道多主機(jī)I2C總線； 串行、8位、雙向數(shù)據(jù)傳送，在標(biāo)準(zhǔn)模式下數(shù)據(jù)傳送速率可達(dá)100kb/s，在快速模式下可達(dá)400kb/s。17I2S總線接口（串行數(shù)字音頻總線協(xié)議） 1通道音頻I2S總線接口，可基于DMA方式操作； 串行，每通道8/16位數(shù)據(jù)傳輸； 發(fā)送和接收（Tx/Rx）具備128字節(jié)FIFO（64字節(jié)發(fā)送FIFO64字節(jié)接收FIFO）； 支持I2S

13、格式和MSB-justified數(shù)據(jù)格式。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 18USB 主設(shè)備（通用串行總線） 2個(gè)USB主設(shè)接口； 遵從OHCI Revl.0標(biāo)準(zhǔn)； 兼容USB Verl.1標(biāo)準(zhǔn)。19USB從設(shè)備（通用串行總線） 1個(gè)USB從設(shè)接口； 具備5個(gè)USB設(shè)備端口； 兼容USB Verl.1標(biāo)準(zhǔn)。20SD主機(jī)接口（存儲卡） 兼容SD存儲卡協(xié)議1.0版； 兼容SDIO卡協(xié)議1.0版； 發(fā)送和接收采用字節(jié)FIFO； 基于DMA或中斷模式操作； 兼容MMC卡協(xié)議2.11版。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 21SPI接口（Serial Peripheral I

14、nterface 微控制器和外圍設(shè)備芯片之間的接口） 兼容2通道SPI協(xié)議2.11版； 發(fā)送和接收采用2字節(jié)的移位寄存器； 基于DMA或中斷模式操作。22工作電壓 內(nèi)核電壓：1.8V，最高工作頻率200 MHz（S3C2410A-20）；2.0 V，最高工作頻率266 MHz（S3C2410A-26）。 存儲器和I/O電壓：3.3 V。23封裝 采用272-FBGA封裝。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 5.1 S3C2410A簡介補(bǔ)充：1.封裝 ：采用272-FBGA封裝。S3C2410A 專用寄存器（P43）：S3C2410的地址空間0 x48000000至0 x600000

15、00之間的單元區(qū)供專用寄存器使用，用于存放硬件各功能部件的控制命令、狀態(tài)或數(shù)據(jù)等。因這些寄存器的功能已作專門規(guī)定，故而稱為專用寄存器或特殊功能寄存器SFR（Special Function Register）。存儲器控制器專用寄存器組； USB主設(shè)備專用寄存器組；中斷控制器專用寄存器組； DMA控制器專用寄存器組；時(shí)鐘和電源管理專用寄存器組； LCD控制器專用寄存器組； NAND Flash專用寄存器組； UART專用寄存器組； PWM定時(shí)器專用寄存器組； USB從設(shè)備專用寄存器組；看門狗定時(shí)器專用寄存器組； IIC專用寄存器組； IIS專用寄存器組；通用I/O口專用寄存器組； RTC專用寄存

16、器組； A/D轉(zhuǎn)換器專用寄存器組； SPI專用寄存器組； SD接口專用寄存器組。5.1 S3C2410A簡介內(nèi)部結(jié)構(gòu) 技術(shù)特點(diǎn) 5.1.2 S3C2410A存儲器控制器S3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性： 支持小大端（通過軟件選擇）。 地址空間：每個(gè)bank有128 MB（總共有8個(gè)bank，共1 GB）。 除bank0只能是16/32位寬之外，其他bank都具有可編程的訪問位寬（8/16/32位）。 總共有8個(gè)存儲器bank（bank0bank7）：一其中6個(gè)用于ROM，SRAM等；一剩下2個(gè)用于ROM，SRAM，SDRAM等。 7個(gè)固定的存

17、儲器bank（bank0bank6）起始地址。 最后一個(gè)bank（bank7）的起始地址是可調(diào)整的。 最后兩個(gè)bank（bank6和bank7）的大小是可編程的。 所有存儲器bank的訪問周期都是可編程的。 總線訪問周期可以通過插入外部等待來擴(kuò)展。 支持SDRAM的自刷新和掉電模式。存儲器控制器特性存儲器映射S3C2410A的存儲器映射S3C2410A復(fù)位后，存儲器的映射情況如下頁圖3.2.1所示，bank6和bank7對應(yīng)不同大小存儲器時(shí)的地址范圍參見表3.2.1。 5.1.2 S3C2410A存儲器控制器存儲器控制器特性存儲器映射表3.2.1 bank 6和bank 7地址注：bank 6

18、和bank 7必須具有相同的存儲器大小。不使用NAND Flash作為啟動ROM 使用NAND Flash作為啟動ROM注意：SROM表示是ROM或SRAM類型的存儲器；SFR指特殊功能寄存器。圖3.2.1 S3C2410A復(fù)位后的存儲器映射5.1.2 S3C2410A存儲器控制器存儲器控制器特性存儲器映射地址范圍：0 x0000 0000 0 xFFFF FFFF（ 0 x6000 0000之后未用） 1.SFR區(qū)：0 x4800 0000 0 x6000 00002.NOR FLASH: SST39VF1601,2MB（Bank0啟動方式），運(yùn)行程序，半字（字節(jié)）對齊，最小地址變化為0 x

19、0000 0002，JP8斷開地址范圍：0 x0000 00000 x001F FFFF（2M）3.SDRAM: HY57V561620（兩片）,64MB，運(yùn)行程序，字對齊，最小地址變化為0 x0000 0004地址范圍：0 x3000 00000 x33FF FFFF（104M）4.NAND FLASH: Samsung的K8F1208,64MB，調(diào)試具有中斷功能的程序時(shí)，需設(shè)置Nand Flash方式（JP8短接）（64M）5.EEPROM: IIC總線接口，256字節(jié),從地址0 xA05.1.2 S3C2410A存儲器控制器存儲器控制器特性存儲器映射NOR FLASH和NAND FLAS

20、H比較：存放在NOR FLASH中的程序可以直接運(yùn)行，執(zhí)行速度比SDRAM慢；存放在NAND FLASH中的程序需要復(fù)制到RAM中運(yùn)行；引導(dǎo)程序可以存放在NOR FLASH中，也可以存放在NAND FLASH中S3C2410芯片采用的是ARM920T核，使用單一的平板地址空間.該地址空間的大小為232個(gè)8位字節(jié)，這些字節(jié)單元的地址是一個(gè)無符號的32位數(shù)值，其取值范圍為0到232-1。地址空間總共為4GB，其中，1GB地址空間用于支持外部存儲器的連接，另外的空間有一小部分用于I/O端口或部件的尋址，其他的地址空間沒有用到。22S3C2410存儲空間S3C2410存儲空間S3C2410存儲器接口設(shè)

21、計(jì)5.1.2 S3C2410A存儲器控制器2022/10/1123S3C2410存儲空間S3C2410存儲空間S3C2410存儲器接口設(shè)計(jì)5.1.2 S3C2410A存儲器控制器24NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。NOR Flash的讀取速度比NAND Flash稍快一些，NAND Flash 的擦除和寫入速度比NOR Flash快。NOR Flash帶有SRAM接口，NAND Flash器件使用復(fù)雜的I/O口來串行的存取數(shù)據(jù)，。NAND Flash結(jié)構(gòu)可以在給定的尺寸內(nèi)提供更高的存儲容量。NAND Flash中每個(gè)塊的最大擦寫次數(shù)是一百萬次，而NOR Flash的擦寫次

22、數(shù)是十萬次。NOR FLASH和NAND FLASH5.1.3 NOR Flash和NAND Flash5.1.3 NOR Flash和NAND Flash以頁為單位進(jìn)行讀和編程操作，以塊為單位進(jìn)行擦除操作。數(shù)據(jù)、地址采用同一總線。實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。芯片尺寸小、引腳少，是位成本最低的固態(tài)存儲器。芯片包含有失效塊。失效塊不會影響有效塊的性能，但設(shè)計(jì)者需要將失效塊在地址映像表中屏蔽起來。2022/10/1125NAND Flash簡介26NAND Flash結(jié)構(gòu)5.1.3 NOR Flash和NAND FlashK9F1208芯片有4096個(gè)Block，每個(gè)Bloc

23、k有32個(gè)Page，每個(gè)Page有528個(gè)Byte，Block是Nand Flash中最大的操作單元，擦除是以Block為單位完成的，而編程和讀取是以Page為單位完成的。因此，對NAND Flash的操作要形成以下三類地址：塊地址（Block Address）；頁地址（Page Address）；頁內(nèi)地址（Column Address）；由于NAND Flash的數(shù)據(jù)線和地址線是復(fù)用的，因此，在傳送地址時(shí)要用4個(gè)時(shí)鐘周期來完成。27NAND Flash操作5.1.3 NOR Flash和NAND Flash時(shí)鐘和電源管理模塊包括3部分：時(shí)鐘控制、USB控制和電源控制1時(shí)鐘電路在S3C2410

24、A中的時(shí)鐘控制邏輯能夠產(chǎn)生CPU所需的FCLK時(shí)鐘信號。AHB總線外圍設(shè)備所需的HCLK時(shí)鐘信號，以及APB總線外圍設(shè)備所需的PCLK時(shí)鐘信號。S3C2410A有兩個(gè)鎖相環(huán)（Phase Locked Loops，PLL），一個(gè)用于FCLK，HCLK和PCLK，另一個(gè)專門用于USB模塊（48 MHz）。時(shí)鐘控制邏輯可以在不需要PLL的情況下產(chǎn)生慢速時(shí)鐘，并且可以通過軟件來控制時(shí)鐘與每個(gè)外圍模塊是連接還是斷開，從而降低功耗。S3C2410A微處理器的主時(shí)鐘可以由外部時(shí)鐘源提供，也可以由外部振蕩器提供，如圖5.1.4所示，采用哪種方式通過引腳OM3:2來進(jìn)行選擇。 OM3:2=00時(shí)，MPLL和UP

25、LL的時(shí)鐘均選擇外部晶體振蕩器； OM3:2=0l時(shí)，MPLL的時(shí)鐘選擇外部晶體振蕩器；UPLL選擇外部時(shí)鐘源；5.1.4 時(shí)鐘和電源管理 OM3:2=10時(shí)，MPLL的時(shí)鐘選擇外部時(shí)鐘源；UPLL選擇外部晶體振蕩器； OM3:2=11時(shí)，MPLL和UPLL的時(shí)鐘均選擇外部時(shí)鐘源。在系統(tǒng)中選擇OM3:2均接地的方式，即采用外部振蕩器提供系統(tǒng)時(shí)鐘。系統(tǒng)時(shí)鐘源直接采用外部晶振，內(nèi)部PLL電路可以調(diào)整系統(tǒng)時(shí)鐘，使系統(tǒng)運(yùn)行速度更快。S3C2410A的系統(tǒng)時(shí)鐘電路見圖5.1.4，其外部振蕩器由12MHz晶振和2個(gè)15pF的微調(diào)電容組成。振蕩電路輸出接到S3C2410A微處理器的XTIPLL腳，輸入由XT

26、OPLL提供。由于片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號獲得較高的工作頻率，從而降低因高速開關(guān)時(shí)鐘所造成的高頻噪聲。5.1.4 時(shí)鐘和電源管理圖5.1.4 S3C2410A微處理器外部時(shí)鐘電路5.1.4 時(shí)鐘和電源管理2電源電路對于電源控制邏輯，S3C2410A具有多種電源管理方案，對于每個(gè)給定的任務(wù)都具有最優(yōu)的功耗。在S3C2410A中的電源管理模塊具有正常模式、慢速模式、空閑模式和掉電模式4種有效模式。在正常模式，電源管理模塊為CPU和S3C2410A中的所有外圍設(shè)備提供時(shí)鐘。在這個(gè)模式，由于所有外圍設(shè)備都處于開啟狀態(tài)，因此功耗達(dá)到最大。用戶可以通

27、過軟件來控制外圍設(shè)備的操作。例如，如果不需要定時(shí)器，那么用戶可以斷開定時(shí)器的時(shí)鐘，以降低功耗。慢速模式又稱無PLL模式。與正常模式不同，在慢速模式不使用PLL，而使用外部時(shí)鐘（XTIPLL或EXTCLK）直接作為S3C2410A中的FCLK。在這種模式下，功耗大小僅取決外部時(shí)鐘的頻率，功耗與PLL無關(guān)。在空閑模式下，電源管理模塊只斷開CPU內(nèi)核的時(shí)鐘（FCLK），但仍為所有其他外圍設(shè)備提供時(shí)鐘?？臻e模式降低了由CPU內(nèi)核產(chǎn)生的功耗。任何中斷請求可以從空閑模式喚醒CPU。5.1.4 時(shí)鐘和電源管理在掉電模式，電源管理模塊斷開內(nèi)部電源。因此，除喚醒邏輯以外，CPU和內(nèi)部邏輯都不會產(chǎn)生功耗。激活掉電

28、模式需要兩個(gè)獨(dú)立的電源，一個(gè)電源為喚醒邏輯供電；另一個(gè)為包括CPU在內(nèi)的其他內(nèi)部邏輯供電，并且這個(gè)電源開關(guān)可以控制。在掉電模式下，為CPU和內(nèi)部邏輯供電的第二個(gè)電源將關(guān)斷。通過EINT15:0或RTC報(bào)警中斷可以從掉電模式喚醒S3C2410A。在設(shè)計(jì)系統(tǒng)電源電路之前對S3C2410A的電源引腳進(jìn)行分析：VDDalive引腳給處理器復(fù)位模塊和端口寄存器提供1.8V電壓；VDDi和VDDiarm為處理器內(nèi)核提供1.8V電壓；VDDi_MPLL為MPLL提供1.8V模擬電源和數(shù)字電源；VDDi_UPLL為UPLL提供1.8V模擬電源和數(shù)字電源；VDDOP和VDDMOP分別為處理器端口和處理器存儲器端

29、口提供3.3V電壓；VDD_ADC為處理器內(nèi)的ADC系統(tǒng)提供3.3V電壓；VDDRTC為時(shí)鐘電路提供1.8V電壓，該電壓在系統(tǒng)掉電后仍需要維持。系統(tǒng)需要使用3.3V和1.8V的直流穩(wěn)壓電源。為簡化系統(tǒng)電源電路的設(shè)計(jì)，要求整個(gè)系統(tǒng)的輸入電壓為高質(zhì)量的5V直流穩(wěn)壓電源。VDD3.3V提供給VDDMOP，VDDIO，VDDADC和VCC引腳，VDD1.8V提供給VDDi_X。5.1.4 時(shí)鐘和電源管理5V輸入電壓經(jīng)過DC-DC轉(zhuǎn)換器可完成5V到3.3V和1.8V的電壓轉(zhuǎn)換。系統(tǒng)中RTC所需電壓由1.8V電源和后備電源共同提供，在系統(tǒng)工作時(shí)1.8V電壓有效，系統(tǒng)掉電時(shí)后備電池開始工作，以供RTC電路所

30、需的電源，同時(shí)使用發(fā)光二極管指示電源狀態(tài)。S3C2410A電源電路如圖所示。（a）3.3V電源電路5.1.4 時(shí)鐘和電源管理（b）1.8V電源電路（電阻R203100K，R20447.5K，阻值需要修改）5.1.4 時(shí)鐘和電源管理355.2 S3C2410 I/O端口PortA (GPA) ：23個(gè)輸出端口；PortB (GPB) ：11個(gè)I/O端口；PortC (GPC) ：16個(gè)I/O端口；PortD (GPD) ：16個(gè)I/O端口；PortE (GPE) ：16個(gè)I/O端口；PortF (GPF) ：8個(gè)I/O端口；PortG (GPG) ：16個(gè)I/O端口；PortH (GPH) ：1

31、1個(gè)I/O端口；S3C2410A共有117個(gè)多功能復(fù)用輸入輸出端口（I/O口），分為端口A端口H 8組為滿足不同系統(tǒng)設(shè)計(jì)的需要，每個(gè)I/O口可以很容易地通過軟件對其進(jìn)行配置。每個(gè)引腳的功能必須在啟動主程序之前進(jìn)行定義。如果一個(gè)引腳沒有使用復(fù)用功能，那么它可以配置為I/O口。注意：端口 A除了作為功能口外，只能夠作為輸出口使用。表5.2.1 S3C2410A的端口A I/O口配置情況端口A可選擇的引腳端功能GPA22輸出nFCEGPA21輸出nRSTOUTGPA20輸出nFREGPA19輸出nFWEGPA18輸出ALEGPA17輸出CLEGPA16GPA12輸出nGCS5nGCS1GPA11GP

32、A1輸出ADDR26ADDR16GPA0輸出ADDR0端口B可選擇的引腳端功能GPB10輸入/輸出nXDREQ0GPB9輸入/輸出nXDACK0GPB8輸入/輸出nXDREQ1GPB7輸入/輸出nXDACK1GPB6輸入/輸出nXBREQGPB5輸入/輸出nXBACKGPB4輸入/輸出TCLK0GPB3GPB0輸入/輸出TOUT3 TOUT0表5.2.2 S3C2410A的端口B I/O口配置情況端口C可選擇的引腳端功能GPC15GPC8輸入/輸出VD7 VD0GPC7GPC5輸入/輸出LCDVF2LCDVF0GPC4輸入/輸出VMGPC3輸入/輸出VFRAMEGPC2輸入/輸出VLINEGP

33、C1輸入/輸出VCLKGPC0輸入/輸出LEND表5.2.3 S3C2410A的端口C I/O口配置情況端口D可選擇的引腳端功能GPD15輸入/輸出VD23nSS0GPD14輸入/輸出VD22nSS1GPD13GPD0輸入/輸出VD21VD8表5.2.4 S3C2410A的端口D I/O口配置情況端口E可選擇的引腳端功能GPE15輸入/輸出IICSDAGPE14輸入/輸出IICSCLGPE13輸入/輸出SPICLK0GPE12輸入/輸出SPIMOSI0GPE11輸入/輸出SPIMISO0GPE10GPE7輸入/輸出SDDAT3SDDAT0GPE6輸入/輸出SDCMDGPE5輸入/輸出SDCLK

34、表5.2.5 S3C2410A的端口E、F I/O口配置情況GPE4輸入/輸出I2SSDOI2SSDIGPE3輸入/輸出I2SSDInSS0GPE2輸入/輸出CDCLKGPE1輸入/輸出I2SSCLKGPE0輸入/輸出I2SLRCK端口FGPF7 GPF0輸入/輸出EINT7 EINT0端口G可選擇的引腳端功能GPG15輸入/輸出EINT23nYPONGPG14輸入/輸出EINT22YMONGPG13輸入/輸出EINT21nXPONGPG12輸入/輸出EINT20XMONGPG11輸入/輸出EINT19TCLK1GPG10GPG8輸入/輸出EINT18EINT16GPG7輸入/輸出EINT15

35、SPICLK1表5.2.6 S3C2410A的端口G I/O口配置情況GPG6輸入/輸出EINT14SPIMOSI1GPG5輸入/輸出EINT13SPIMISO1GPG4輸入/輸出EINT12LCD_PWRENGPG3輸入/輸出EINT11nSS1GPG2輸入/輸出EINT10nSS0GPG1輸入/輸出EINT9GPG0輸入/輸出EINT8端口 H可選擇的引腳端功能GPH10輸入/輸出CLKOUT1GPH9輸入/輸出CLKOUT0GPH8輸入/輸出UEXTCLKGPH7輸入/輸出RXD2nCTS1GPH6輸入/輸出TXD2nRTS1GPH5輸入/輸出RXD1GPH4輸入/輸出TXD1GPH3輸

36、入/輸出RXD0GPH2輸入/輸出TXD0GPH1輸入/輸出nRTS0GPH0輸入/輸出nCTS0表5.2.7 S3C2410A的端口H I/O口配置情況2022/10/1145端口寄存器及引腳配置每一個(gè)端口都有4個(gè)寄存器，它們是：引腳配置寄存器、數(shù)據(jù)寄存器、引腳上拉寄存器等。Register Address R/W Description Reset Value GPXCON0 x560000 x0 R/W 端口X配置寄存器 X GPXDAT 0 x560000 x4 R/W 端口X數(shù)據(jù)寄存器X GPXUP0 x560000 x8 R/W 端口X上拉寄存器X RESERVED0 x56000

37、0 xCR/W 端口X保留寄存器-3.1 S3C2410 I/O端口內(nèi)存映射2022/10/1146GPADAT寄存器為準(zhǔn)備輸出的數(shù)據(jù)：其值為23位22：0注意： （1）當(dāng)A口引腳配置為非輸出功能時(shí)，其輸出無意義；（2）端口 A除了作為功能口外，只能夠作為輸出口使用。1、端口A寄存器及引腳配置Register Address R/W Description Reset Value GPACON0 x56000000 R/W 端口A引腳配置寄存器 0 x7FFFFF GPADAT 0 x56000004 R/W 端口A數(shù)據(jù)寄存器- RESERVED0 x56000008 -端口A保留寄存器- R

38、ESERVED0 x5600000C-端口A保留寄存器-2022/10/11471、端口A寄存器及引腳配置位號位 名位值:0 1位號位 名位值:0 122GPA22輸出nFCE10GPA10輸出ADDR2521GPA21輸出nRSTOUT9GPA9輸出ADDR2420GPA20輸出nFRE8GPA8輸出ADDR2319GPA19輸出nFWE7GPA7輸出ADDR2218GPA18輸出ALE6GPA6輸出ADDR2117GPA17輸出CLE5GPA5輸出ADDR2016GPA16輸出nGCS54GPA4輸出ADDR1915GPA15輸出nGCS43GPA3輸出ADDR1814GPA14輸出nGC

39、S32GPA2輸出ADDR1713GPA13輸出nGCS21GPA1輸出ADDR1612GPA12輸出nGCS10GPA0輸出ADDR011GPA11輸出ADDR26FCE:Flash片選48GPBDAT準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為11位10：0GPBUP端口B上拉寄存器，位10：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能注意： 當(dāng)B口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。2、端口B寄存器及引腳配置Register Address R/W Description Reset Value GPBCON0 x56000010 R/W 端口B引腳配置寄存器 0 x0 GPBDA

40、T 0 x56000014 R/W 端口B數(shù)據(jù)寄存器- GPBUP0 x56000018 R/W 端口B上拉寄存器0 x0RESERVED0 x5600001C- 端口B保留寄存器-49端口B引腳配置寄存器位號位 名位值:00 01 10 1121,20GPB10輸入輸出nXDREQ0Reserved19,18GPB9輸入輸出nXDACK0Reserved17,16GPB8輸入輸出nXDREQ1Reserved15,14GPB7輸入輸出nXDACK1Reserved13,12GPB6輸入輸出nXBACKReserved11,10GPB5輸入輸出nXBREQReserved9,8GPB4輸入輸出

41、TCLK0Reserved7,6GPB3輸入輸出TOUT3Reserved5,4GPB2輸入輸出TOUT2Reserved3,2GPB1輸入輸出TOUT1Reserved1,0GPB0輸入輸出TOUT0Reserved50GPCDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：值為16位15：0GPCUP端口C上拉寄存器，位15：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能注意： 當(dāng)C口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。3、端口C寄存器及引腳配置Register Address R/W Description Reset Value GPCCON0 x56000020 R/W 端口C引腳配

42、置寄存器 0 x0 GPCDAT 0 x56000024 R/W 端口C數(shù)據(jù)寄存器- GPCUP0 x56000028 R/W 端口C上拉寄存器0 x0RESERVED0 x5600002C- 端口C保留寄存器-2022/10/1151端口C引腳配置寄存器位號位 名位 值位號位名位 值000110110001101131,30GPC15輸入輸出VD7保留15,14GPC7輸入輸出LCDVF2保留29,28GPC14輸入輸出VD6保留13,12GPC6輸入輸出LCDVF1保留27,26GPC13輸入輸出VD5保留11,10GPC5輸入輸出LCDVF0保留25,24GPC12輸入輸出VD4保留9,

43、8GPC4輸入輸出VM保留23,22GPC11輸入輸出VD3保留7,6GPC3輸入輸出VFRAME保留21,20GPC10輸入輸出VD2保留5,4GPC2輸入輸出VLINE保留19,18GPC9輸入輸出VD1保留3,2GPC1輸入輸出VCLK保留17,16GPC8輸入輸出VD0保留1,0GPC0輸入輸出VEND保留2022/10/1152GPDDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為16位15：0GPDUP端口D上拉寄存器，位15：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能初始化時(shí)，15：12無上拉功能，而11：0有上拉注意： 當(dāng)D口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。4、

44、端口D寄存器及引腳配置Register Address R/W Description Reset Value GPDCON0 x56000030 R/W 端口D引腳配置寄存器 0 x0 GPDDAT 0 x56000034 R/W 端口D數(shù)據(jù)寄存器- GPDUP0 x56000038 R/W 端口D上拉寄存器0 xF000RESERVED0 x5600003C- 端口D保留寄存器-53端口D引腳配置寄存器位號位 名位 值位號位名位 值000110110001101131,30GPD15輸入輸出VD23nSS015,14GPD7輸入輸出VD15保留29,28GPD14輸入輸出VD22nSS11

45、3,12GPD6輸入輸出VD14保留27,26GPD13輸入輸出VD21保留11,10GPD5輸入輸出VD13保留25,24GPD12輸入輸出VD20保留9,8GPD4輸入輸出VD12保留23,22GPD11輸入輸出VD19保留7,6GPD3輸入輸出VD11保留21,20GPD10輸入輸出VD18保留5,4GPD2輸入輸出VD10保留19,18GPD9輸入輸出VD17保留3,2GPD1輸入輸出VD9保留17,16GPD8輸入輸出VD16保留1,0GPD0輸入輸出VD8保留54GPEDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為16位15：0GPEUP端口E上拉寄存器，位15：0有意義。 0：對應(yīng)引腳設(shè)置

46、為上拉1：無上拉功能初始化時(shí)，各個(gè)引腳都有上拉功能。注意： 當(dāng)E口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。5、端口E寄存器及引腳配置Register Address R/W Description Reset Value GPECON0 x56000040 R/W 端口E引腳配置寄存器 0 x0 GPEDAT 0 x56000044 R/W 端口E數(shù)據(jù)寄存器- GPEUP0 x56000048 R/W 端口E上拉寄存器0 x0RESERVED0 x5600004C- 端口E保留寄存器-55端口E引腳配置寄存器位號位 名位 值位號位名位 值000110110001101131,30

47、GPE15輸入輸出IICSDA保留15,14GPE7輸入輸出SDDAT0保留29,28GPE14輸入輸出IICSCL保留13,12GPE6輸入輸出SDCMD保留27,26GPE13輸入輸出SPICLK0保留11,10GPE5輸入輸出SDCLK保留25,24GPE12輸入輸出SPISI0保留9,8GPE4輸入輸出IISSDO保留23,22GPE11輸入輸出SPISO0保留7,6GPE3輸入輸出IISSDI保留21,20GPE10輸入輸出SDDAT3保留5,4GPE2輸入輸出CDCLK保留19,18GPE9輸入輸出SDDAT2保留3,2GPE1輸入輸出IISSCLK保留17,16GPE8輸入輸出S

48、DDAT1保留1,0GPE0輸入輸出IISLRCK保留6、端口F寄存器及引腳配置GPFDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為8位7：0GPFUP端口F上拉寄存器，位7：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能初始化時(shí)，各個(gè)引腳都有上拉功能。注意： 當(dāng)F口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。Register Address R/W Description Reset Value GPFCON0 x56000050 R/W 端口F引腳配置寄存器 0 x0 GPFDAT 0 x56000054 R/W 端口F數(shù)據(jù)寄存器- GPFUP0 x56000058 R/W 端口F上拉寄

49、存器0 x0RESERVED0 x5600005C- 端口F保留寄存器-2022/10/1157位號位 名位 值0001101115,14GPF7輸入輸出EINT7保留13,12GPF6輸入輸出EINT6保留11,10GPF5輸入輸出EINT5保留9,8GPF4輸入輸出EINT4保留7,6GPF3輸入輸出EINT3保留5,4GPF2輸入輸出EINT2保留3,2GPF1輸入輸出EINT1保留1,0GPF0輸入輸出EINT0保留端口F引腳配置寄存器58GPGDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為16位15：0GPGUP端口G上拉寄存器，位15：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能初始化時(shí)

50、，15:11引腳無上拉功能，其它引腳有。注意： 當(dāng)G口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。7、端口G寄存器及引腳配置Register Address R/W Description Reset Value GPGCON0 x56000060 R/W 端口G引腳配置寄存器 0 x0 GPGDAT 0 x56000064 R/W 端口G數(shù)據(jù)寄存器- GPGUP0 x56000068 R/W 端口G上拉寄存器0 xF800RESERVED0 x5600006C- 端口G保留寄存器-59端口G引腳配置寄存器位號位 名位 值位號位名位 值000110110001101131,30GPG

51、15輸入輸出EINT23nYPON15,14GPG7輸入輸出EINT15SPICLK129,28GPG14輸入輸出EINT22YMON13,12GPG6輸入輸出EINT14SPISI127,26GPG13輸入輸出EINT21nXPON11,10GPG5輸入輸出EINT13SPISO125,24GPG12輸入輸出EINT20XMON9,8GPG4輸入輸出EINT12LCD-PEN23,22GPG11輸入輸出EINT19TCLK17,6GPG3輸入輸出EINT11nSS121,20GPG10輸入輸出EINT18保留5,4GPG2輸入輸出EINT10nSS019,18GPG9輸入輸出EINT17保留

52、3,2GPG1輸入輸出EINT9保留17,16GPG8輸入輸出EINT16保留1,0GPG0輸入輸出EINT8保留LCD-PEN:POWER_ENABLEnSS0:SPI0_SELECT2022/10/1160GPHDAT為準(zhǔn)備輸出或輸入的數(shù)據(jù)：其值為11位10：0GPHUP端口H上拉寄存器，位10：0有意義。 0：對應(yīng)引腳設(shè)置為上拉1：無上拉功能注意： 當(dāng)H口引腳配置為非輸入/輸出功能時(shí)，其寄存器中的值沒有意義。8、端口H寄存器及引腳配置Register Address R/W Description Reset Value GPHCON0 x56000070 R/W 端口H引腳配置寄存器

53、0 x0 GPHDAT 0 x56000074 R/W 端口H數(shù)據(jù)寄存器- GPHUP0 x56000078 R/W 端口H上拉寄存器0 x0RESERVED0 x5600007C- 端口H保留寄存器-2022/10/1161端口H引腳配置寄存器位號位 名位值:00 01 10 1121,20GPH10輸入輸出CLKOUT1Reserved19,18GPH9輸入輸出CLKOUT0Reserved17,16GPH8輸入輸出UCLKReserved15,14GPH7輸入輸出RXD2nCTS113,12GPH6輸入輸出TXD2nRTS111,10GPH5輸入輸出RXD1Reserved9,8GPH4

54、輸入輸出TXD1Reserved7,6GPH3輸入輸出RXD0Reserved5,4GPH2輸入輸出TXD0Reserved3,2GPH1輸入輸出nRTS0Reserved1,0GPH0輸入輸出nCTS0Reserved629、端口其它控制寄存器寄存器地址 讀/寫 描述 復(fù)位值MISCCR 0 x56000080 R/W 上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇控制 0 x10330雜項(xiàng)控制寄存器（參見表3.4.16） 表3.4.16 雜項(xiàng)控制寄存器寄存器地址 讀/寫 描述 復(fù)位值DCLKCON 0 x56000084 R/W DCLK0/1 控制，位27:16控制DCLK1，位

55、11:0控制DCLK9 0 x0 DCLK控制寄存器（參見表3.4.17） 表3.4.17 DCLK控制寄存器I/O端口應(yīng)用舉例63int main(void) ARMTargetInit(); / do target (uHAL based ARM system) initialisation / rGPCCON=0 x5400; / GPC57 OUT Uart_Printf(0,Test Led 13 !); Uart_Printf(0,n); while(1) Led_off(); Led1_on(); hudelay(5000); Led_off(); Led2_on(); hude

56、lay(5000); Led_off(); Led3_on(); hudelay(5000); Led_off(); Led2_on(); hudelay(5000); I/O端口應(yīng)用舉例64void Led_on()rGPCDAT&=0 xe0;/ Led on and pouse low Uart_Printf(0,Led light on.); Uart_Printf(0,n);void Led_off()rGPCDAT|=0 xe0;/ Led off and pouse high Uart_Printf(0,Led light off.); Uart_Printf(0,n);I/O端

57、口應(yīng)用舉例65使用I/O口步驟：1. 設(shè)置寄存器GPnCON 功能2. 設(shè)置寄存器GPnDAT 數(shù)據(jù)3.設(shè)置寄存器GPnUP上拉665.3 中斷概述中斷是指計(jì)算機(jī)在執(zhí)行某一程序的過程中, 由于計(jì)算機(jī)系統(tǒng)內(nèi)、 外的某種原因, 而必須中止原程序的執(zhí)行, 轉(zhuǎn)去執(zhí)行相應(yīng)的處理程序, 待處理結(jié)束之后, 再回來繼續(xù)執(zhí)行被中止的原程序的過程。采用了中斷技術(shù)后的計(jì)算機(jī), 可以解決CPU與外設(shè)之間速度匹配的問題, 使計(jì)算機(jī)可以及時(shí)處理系統(tǒng)中許多隨機(jī)的參數(shù)和信息, 同時(shí), 它也提高了計(jì)算機(jī)處理故障與應(yīng)變的能力。 “中斷”與“查詢”相比： 執(zhí)行效率 實(shí)時(shí)性 定義：當(dāng)CPU在執(zhí)行程序的過程中，外部事件向 CPU 發(fā)出

58、信號，請求 CPU 迅速去處理，于是， CPU暫時(shí)中止執(zhí)行當(dāng)前程序，轉(zhuǎn)去處理相應(yīng)的事件，待處理完畢后，再繼續(xù)執(zhí)行原來被中止的程序，這樣的過程稱為 “中斷”。 中斷系統(tǒng)主要用需要及時(shí)處理的高速隨機(jī)事件或信號,對于那些看來非常重要的信號(諸如急停開關(guān)、限位開關(guān)、鍵盤等)，其響應(yīng)速度要求并不高，切不可濫用中斷。 中斷執(zhí)行過程：67主程序中斷服務(wù)程序中斷請求中斷返回5.3 中斷概述 a. 中斷可以解決快速的 CPU 與慢速的外設(shè)之間的矛盾，使 CPU 和外設(shè)同時(shí)工作。CPU在啟動外設(shè)工作后繼續(xù)執(zhí)行主程序，同時(shí)外設(shè)也在工作。每當(dāng)外設(shè)做完一件事就發(fā)出中斷申請，請求 CPU 中斷它正在執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中

59、斷服務(wù)程序（一般情況是處理輸入/輸出數(shù)據(jù)），中斷處理完之后，CPU 恢復(fù)執(zhí)行主程序，外設(shè)也繼續(xù)工作。這樣，CPU 可啟動多個(gè)外設(shè)同時(shí)工作，大大地提高了 CPU 的效率。 b. 在實(shí)時(shí)控制中，現(xiàn)場的各種參數(shù)、信息均隨時(shí)間和現(xiàn)場而變化。這些外界變量可根據(jù)要求隨時(shí)向 CPU 發(fā)出中斷申請，請求 CPU 及時(shí)處理中斷請求。如中斷條件滿足，CPU 馬上就會響應(yīng)，進(jìn)行相應(yīng)的處理，從而實(shí)現(xiàn)實(shí)時(shí)處理。 c. 針對難以預(yù)料的情況或故障，如掉電、存儲出錯、運(yùn)算溢出等，可通過中斷系統(tǒng)由故障源向 CPU 發(fā)出中斷請求，再由 CPU 轉(zhuǎn)到相應(yīng)的故障處理程序進(jìn)行處理。 68中斷的優(yōu)點(diǎn)5.3 中斷概述5.3 中斷概述 中斷

60、源：是指在計(jì)算機(jī)系統(tǒng)中可以向CPU發(fā)出中斷請求的來源。 通常有I/O設(shè)備、實(shí)時(shí)控制系統(tǒng)中的隨機(jī)參數(shù)和信息故障源等。 695.3 S3C2410A的中斷控制ARM系統(tǒng)中，支持復(fù)位、未定義指令、軟中斷、預(yù)取中止、數(shù)據(jù)中止、IRQ和FIQ 7種異常，每種異常對應(yīng)于不同的處理器模式，有對應(yīng)的異常向量（固定的存儲器地址）。在ARM系統(tǒng)中的中斷步驟：（1）保存現(xiàn)場。保存當(dāng)前的PC值到R14，保存當(dāng)前的程序運(yùn)行狀態(tài)到SPSR。（2）模式切換。根據(jù)發(fā)生的中斷類型，進(jìn)入IRQ模式或FIQ模式。（3）獲取中斷服務(wù)子程序地址。PC指針跳到異常向量表所保存的IRQ或FIQ地址處，IRQ或FIQ的異常向量地址處一般保存