電子技術(shù)(第三版)多媒體課件第8章-半導(dǎo)體存儲(chǔ)器和可編程邏輯器件-

1、電子技術(shù)第八章1電子技術(shù)第八章1第四節(jié) 可編程邏輯器件（PLD）第三節(jié) 隨機(jī)存取存儲(chǔ)器（RAM）第二節(jié) 只讀存儲(chǔ)器（ROM）第一節(jié) 存儲(chǔ)器概述第八章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件2第四節(jié) 可編程邏輯器件（PLD）第三節(jié) 隨機(jī)存取存儲(chǔ)器（RA第一節(jié) 存儲(chǔ)器概述一、概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)3第一節(jié) 存儲(chǔ)器概述一、概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)3第一節(jié) 存儲(chǔ)器概述2. 半導(dǎo)體存儲(chǔ)器大規(guī)模集成組合邏輯電路。1. 存儲(chǔ)器一種能存儲(chǔ)二進(jìn)制代碼的器件。分類：磁存儲(chǔ)器半導(dǎo)體存儲(chǔ)器按功能只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）分類：一、概述優(yōu)點(diǎn)：存儲(chǔ)容量大、工作速度快、體積小、集成度高。4第一節(jié) 存儲(chǔ)器概述

2、2. 半導(dǎo)體存儲(chǔ)器大規(guī)模集成組合邏輯電第一節(jié) 存儲(chǔ)器概述（1）只讀存儲(chǔ)器（ROM）(2) 隨機(jī)存取存儲(chǔ)器（RAM） 特點(diǎn)：寫入的信息能長期保存，不會(huì)因斷電而丟失； 用途：存放固定的程序和常數(shù)。特點(diǎn)：能隨機(jī)寫入或讀出信息，讀/寫方便；速度快。 缺點(diǎn)：信息容易丟失，一旦斷電，所存儲(chǔ)器的信息會(huì)隨之消失，不利于數(shù)據(jù)的長期保存。 缺點(diǎn)：存儲(chǔ)的信息是固定不變的。只能讀出信息，不能隨機(jī)寫入信息。 用途：存放現(xiàn)場的輸入輸出數(shù)據(jù)和中間運(yùn)算結(jié)果。5第一節(jié) 存儲(chǔ)器概述（1）只讀存儲(chǔ)器（ROM）(2) 隨機(jī)存取第一節(jié) 存儲(chǔ)器概述半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器二極管掩模ROMMOS管掩模 ROM固定ROM可編程PROM

3、MOS靜態(tài)RAMMOS動(dòng)態(tài)RAM隨機(jī)存取存儲(chǔ)器RAM只讀存儲(chǔ)器ROM光可擦除EPROM電可擦除E2ROM一次可編程PROM快閃存儲(chǔ)器6第一節(jié) 存儲(chǔ)器概述半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器二極管掩模R第一節(jié) 存儲(chǔ)器概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)1. 存儲(chǔ)容量：存儲(chǔ)器含有存儲(chǔ)單元的數(shù)量。 存儲(chǔ)單元：能存儲(chǔ)一位二進(jìn)制數(shù)碼“1”或“0”的電路。 位（bit） ：構(gòu)成二進(jìn)制數(shù)碼的基本單元。 字節(jié)（Bbyte） ：8位組成一個(gè)字節(jié)。 字（word） ：一個(gè)或多個(gè)字節(jié)組成一個(gè)字。 按位存儲(chǔ)單元數(shù)表示 按字節(jié)單元數(shù)表示 表示方法：例:32768個(gè)位存儲(chǔ)單元=1K b（1024 b ）32=32 K b例:32768

4、個(gè)位存儲(chǔ)單元=4 10248=4 K B7第一節(jié) 存儲(chǔ)器概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)1. 存儲(chǔ)容量：存第一節(jié) 存儲(chǔ)器概述2. 存儲(chǔ)周期： 連續(xù)兩次讀（寫）操作間隔的最短時(shí)間。快的約納秒極，慢的約幾十毫秒。8第一節(jié) 存儲(chǔ)器概述2. 存儲(chǔ)周期：8第二節(jié) 只讀存儲(chǔ)器一、固定ROM二、可編程ROM三、ROM的應(yīng)用實(shí)例四、邏輯門電路的簡單畫法9第二節(jié) 只讀存儲(chǔ)器一、固定ROM二、可編程ROM三、ROM的第二節(jié) 只讀存儲(chǔ)器ROM的結(jié)構(gòu)框圖字線（選擇線）位線（數(shù)據(jù)線）存儲(chǔ)單元字單元地址輸入存儲(chǔ)輸出地址譯碼器存儲(chǔ)矩陣讀出電路地址譯碼器讀出電路存儲(chǔ)矩陣NM表示存儲(chǔ)容量10第二節(jié) 只讀存儲(chǔ)器ROM的結(jié)構(gòu)框圖字線（

5、選擇線）位線（數(shù)據(jù)線第二節(jié) 只讀存儲(chǔ)器ROM主要結(jié)構(gòu)存儲(chǔ)矩陣地址譯碼器 1.存儲(chǔ)矩陣：由存儲(chǔ)單元構(gòu)成，一個(gè)存儲(chǔ)單元存儲(chǔ)一位二進(jìn)制數(shù)碼“1”或“0”。 存儲(chǔ)器以字為單位進(jìn)行存儲(chǔ)。即一組存儲(chǔ)單元存儲(chǔ)一個(gè)字。 存放一個(gè)字長為M的字，需要M個(gè)存儲(chǔ)單元。 M個(gè)存儲(chǔ)單元稱為字單元。 存儲(chǔ)單元的總數(shù)為N字M位， NM為存儲(chǔ)容量 。 表示信息的二進(jìn)制數(shù)碼稱為一個(gè)字，二進(jìn)制數(shù)碼的位數(shù)稱為一個(gè)字長M。11第二節(jié) 只讀存儲(chǔ)器ROM主要結(jié)構(gòu)存儲(chǔ)矩陣地址譯碼器 1第二節(jié) 只讀存儲(chǔ)器 2.地址譯碼器： 地址為了存取的方便，給每個(gè)字單元確定的標(biāo)號(hào)。 A0An-1分別為N個(gè)字單元的地址。 字線W0WN-1稱為字單元的地址選擇

6、線；地址譯碼器根據(jù)輸入的代碼從W0WN-1條字線中選擇一條字線。 位線D0DM-1確定與地址代碼相對(duì)應(yīng)的一組存儲(chǔ)單元位置。選中的一組存儲(chǔ)單元中的各位數(shù)碼經(jīng)位線傳送到數(shù)據(jù)輸出端。12第二節(jié) 只讀存儲(chǔ)器 2.地址譯碼器： 字線W0第二節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM分類：按使用器件不同:二極管ROM雙極型ROMMOS管ROM固定ROM可編程PROM按存入方式不同:光可擦可編程EPROM電可擦可編程E2PROM 一次可編程PROM快閃存儲(chǔ)器13第二節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM分類：按使用器件不同:二極第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM 1.二極管掩模ROM沒接二極管處表示存0接二極管處表示存1一

7、、固定ROM片選信號(hào)14第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM 1.二極管掩模RO4個(gè)地址的邏輯式分別為：地址譯碼器特點(diǎn)：（1）N取一譯碼：N條字線中，每次只能選中一條字線。圖為4選1譯碼。（2）最小項(xiàng)譯碼：n個(gè)地址輸入變量A0An最小項(xiàng)的數(shù)目為N=2n。圖中最小項(xiàng)為4個(gè)。地址譯碼器是一個(gè)“與”邏輯陣列 兩位地址代碼A1A0可指定4個(gè)不同的地址。第二節(jié) 只讀存儲(chǔ)器1. 地址譯碼器154個(gè)地址的邏輯式分別為：地址譯碼器特點(diǎn)：（1）N取一譯碼：N第二節(jié) 只讀存儲(chǔ)器譯碼器4個(gè)高低電平信號(hào)2位二進(jìn)制代碼00000011 1110110110111011101111110SA0A1Y3Y2Y1Y0 輸

8、入 輸 出 2-4 線譯碼器邏輯狀態(tài)表使能端輸出低電平有效 復(fù)習(xí)16第二節(jié) 只讀存儲(chǔ)器譯碼器4個(gè)高低電平信號(hào)2位二進(jìn)制代碼000第二節(jié) 只讀存儲(chǔ)器2. 存儲(chǔ)矩陣 存儲(chǔ)矩陣有4條字線和4條位線。共有16個(gè)交叉點(diǎn)，每個(gè)點(diǎn)都是一個(gè)存儲(chǔ)單元。 字線W0與位線有4個(gè)交叉點(diǎn)，其中與位線D3和D0交叉處接有二極管。當(dāng)選中字線W0 為高電平時(shí)，兩個(gè)二極管導(dǎo)通。17第二節(jié) 只讀存儲(chǔ)器2. 存儲(chǔ)矩陣 存儲(chǔ)矩陣有4條字線第二節(jié) 只讀存儲(chǔ)器存儲(chǔ)矩陣是一個(gè)“或”邏輯陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0 簡化的 ROM存儲(chǔ)矩陣陣列圖有二極管無二極管

9、18第二節(jié) 只讀存儲(chǔ)器存儲(chǔ)矩陣是一個(gè)“或”邏輯陣列W3=A1A0第二節(jié) 只讀存儲(chǔ)器 例：地址碼A1A0 =00時(shí)，W0 =1 ，兩個(gè)二極管導(dǎo)通，使位線D3和D0為“1”，這相當(dāng)于接有二極管的交叉點(diǎn)存“1”。 交叉點(diǎn)處沒有接二極管處，相當(dāng)于存“0”；位線D1和D2為“0”，這相當(dāng)于沒接有二極管的交叉點(diǎn)存“0”。19第二節(jié) 只讀存儲(chǔ)器 例：地址碼A1A0 =00時(shí)，W0第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM沒接二極管處表示存0接二極管處表示存1片選信號(hào),低電平有效001000110020第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM沒接二極管處表示存0第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM存儲(chǔ)內(nèi)容 A1

10、A0 Wi D3 D2 D1 D0 0 0 W0=1 1 0 0 1 0 1 W1=1 1 0 1 1地 址輸入字 線 1 0 W2=1 0 1 0 0 1 1 W3=1 1 1 1 0位 輸 出 ROM的特點(diǎn)：存儲(chǔ)單元存“0”還是存“1”在設(shè)計(jì)制造時(shí)已確定，不能改變；且存入信息后，即使斷開電源，所存信息也不會(huì)消失。21第二節(jié) 只讀存儲(chǔ)器44二極管掩模ROM存儲(chǔ)內(nèi)容 A1 N取一譯碼及ROM存儲(chǔ)內(nèi)容地址碼A0A1 0 00 11 01 1最小項(xiàng)及編號(hào)N取一譯碼存儲(chǔ)內(nèi)容W0W1W2W3D0D1D2D3m0m1m2m3 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0

11、 0 1 0 0 1 0 0 0 1 1 1 0第二節(jié) 只讀存儲(chǔ)器選講22 N取一譯碼及ROM存儲(chǔ)內(nèi)容地址碼A0A1 0 第二節(jié) 只讀存儲(chǔ)器 2.MOS管掩模ROM接MOS管處表示存1沒接MOS管處表示存0負(fù)載管MOS管23第二節(jié) 只讀存儲(chǔ)器 2.MOS管掩模ROM接MOS管處表示存第二節(jié) 只讀存儲(chǔ)器 10位地址代碼A9A0 ，地址線為10根，字線輸出為210=1024根。 為減少譯碼器輸出線，將地址線分為兩組：A4A0為列地址譯碼器，譯出列選擇線25為X1X31 。 A9A5為行地址譯碼器，譯出行選擇線25為Y1Y31 。列選擇線與出行選擇線的矩陣交點(diǎn)共3232=1024 。存儲(chǔ)器存儲(chǔ)容量為

12、1K1位。24第二節(jié) 只讀存儲(chǔ)器 10位地址代碼A9A0 ，地址第二節(jié) 只讀存儲(chǔ)器接MOS管處表示存1沒接MOS管處表示存00000110000011負(fù)載管MOS管25第二節(jié) 只讀存儲(chǔ)器接MOS管處表示存1沒接MOS管處表示存0第二節(jié) 只讀存儲(chǔ)器ROM存儲(chǔ)器的位線擴(kuò)展將幾片的地址端、CS端并接在一起。 為擴(kuò)展存儲(chǔ)器的容量，將8片1K1存儲(chǔ)器并聯(lián)。26第二節(jié) 只讀存儲(chǔ)器ROM存儲(chǔ)器的位線擴(kuò)展將幾片的地址端、CS第二節(jié) 只讀存儲(chǔ)器二、可編程ROM（PROM） 用戶可根據(jù)需要將信息存入存儲(chǔ)單元，一旦寫入，不能更改。 熔絲27第二節(jié) 只讀存儲(chǔ)器二、可編程ROM（PROM） 用戶可第二節(jié) 只讀存儲(chǔ)器熔絲

13、型PROM的存儲(chǔ)單元編程時(shí)，字線為高電平VCC字線熔絲位線 熔絲斷，存儲(chǔ)單元信息為0，位線上加入高電壓脈沖，穩(wěn)壓管DZ導(dǎo)通，反相器輸出低電平。編程時(shí)，位線為低電平熔絲不斷，存儲(chǔ)單元信息為1。28第二節(jié) 只讀存儲(chǔ)器熔絲型PROM的存儲(chǔ)單元編程時(shí)，字線為高電第二節(jié) 只讀存儲(chǔ)器1.光可擦除的可編程只讀存儲(chǔ)器（EPROM） 可根據(jù)需要改寫多次，將存儲(chǔ)器原有的信息抹去，再寫入新的信息。擦除方式：紫外線照射。 方法：采用特殊的浮置柵MOS管（簡稱SIMOS或疊柵MOS）。利用雪崩擊穿。29第二節(jié) 只讀存儲(chǔ)器1.光可擦除的可編程只讀存儲(chǔ)器（EPROM第二節(jié) 只讀存儲(chǔ)器 PROM出廠時(shí)所有的存儲(chǔ)單元均存入0。

14、 編程時(shí)：在器件的石英玻璃蓋上用紫外線照射15秒，擦除原有信息，所有的存儲(chǔ)單元均存入1，用戶再行操作。30第二節(jié) 只讀存儲(chǔ)器 PROM出廠時(shí)所有的存儲(chǔ)單元均存入第二節(jié) 只讀存儲(chǔ)器 特點(diǎn)：擦除需用專用設(shè)備，操作復(fù)雜，耗時(shí)長，正常工作時(shí)不能隨意改寫。EPROM2716邏輯結(jié)構(gòu)引腳排列31第二節(jié) 只讀存儲(chǔ)器 特點(diǎn)：擦除需用專用設(shè)備，操作復(fù)雜第二節(jié) 只讀存儲(chǔ)器 可進(jìn)行在線擦除和編程，無需專用設(shè)備。擦寫次數(shù)達(dá)104次以上。2.電可擦除的可編程只讀存儲(chǔ)器（E2PROM） 分類：浮柵隧道氧化層MOS管雙層?xùn)沤橘|(zhì)MOS管2817E2PROM引腳排列32第二節(jié) 只讀存儲(chǔ)器 可進(jìn)行在線擦除和編程，無需專用設(shè)備第二

15、節(jié) 只讀存儲(chǔ)器 新一代電可擦除的可編程只讀存儲(chǔ)器。 但不能按字節(jié)擦除，只可全片擦除。3.快閃讀存儲(chǔ)器 存儲(chǔ)器的容量逐年提高，可達(dá)64M位，取代PROM 和E2PROM。33第二節(jié) 只讀存儲(chǔ)器 新一代電可擦除的可編程只讀存儲(chǔ)器。3第二節(jié) 只讀存儲(chǔ)器1. 用ROM實(shí)現(xiàn)組合邏輯電路 ROM的應(yīng)用十分廣泛，如組合邏輯、波形變換、字符產(chǎn)生以及計(jì)算機(jī)的數(shù)據(jù)和程序存儲(chǔ)等。輸入變量A 加數(shù)B 加數(shù)C0 低位進(jìn)位數(shù)輸出變量S 本位和C0 向高位進(jìn)位數(shù)三、ROM的應(yīng)用實(shí)例34第二節(jié) 只讀存儲(chǔ)器1. 用ROM實(shí)現(xiàn)組合邏輯電路 R第二節(jié) 只讀存儲(chǔ)器 Ai Bi Ci-1 Si Ci 全加器邏輯狀態(tài)表本位和向高位的進(jìn)位

16、加數(shù) 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 復(fù)習(xí)半加器構(gòu)成的全加器1CiBiAiCOCi-1SiCOSi低位的進(jìn)位35第二節(jié) 只讀存儲(chǔ)器 Ai Bi Ci-1 Si第二節(jié) 只讀存儲(chǔ)器用ROM實(shí)現(xiàn)組合邏輯電路: 把函數(shù)自變量的不同取值作為ROM的不同地址。把每種取值對(duì)應(yīng)的函數(shù)值存入ROM對(duì)應(yīng)地址的存儲(chǔ)單元。 ROM成了一個(gè)函數(shù)表。加數(shù)低位的進(jìn)位本位和向高位的進(jìn)位ROM構(gòu)成的全加器36第二節(jié) 只讀存儲(chǔ)器用ROM實(shí)現(xiàn)組合邏輯電路: 把函數(shù)自第二節(jié) 只讀存儲(chǔ)器Ai Bi Ci-1十

17、進(jìn)制最小項(xiàng)被選中字線最小項(xiàng)編號(hào)位線SiCi 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 101234567AiBiCi-1AiBiCi-1AiBiAiCi-1AiCi-1BiCi-1BiCi-1AiBiBiCi-1AiCi-1BiAiW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m7 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 全加器邏輯狀態(tài)及三變量最小項(xiàng)編碼37第二節(jié) 只讀存儲(chǔ)器Ai Bi Ci-1十進(jìn)制最小第二節(jié) 只讀存儲(chǔ)器根據(jù)表可得：ROM構(gòu)成的全加器ROM構(gòu)成的全加器38第

18、二節(jié) 只讀存儲(chǔ)器根據(jù)表可得：ROM構(gòu)成的全加器ROM構(gòu)成的第二節(jié) 只讀存儲(chǔ)器2. 存儲(chǔ)數(shù)據(jù)和程序單片機(jī)EPROM2716 單片機(jī)與可編程EPROM聯(lián)接，用于存放程序和表格常數(shù)。39第二節(jié) 只讀存儲(chǔ)器2. 存儲(chǔ)數(shù)據(jù)和程序單片機(jī)EPROM27第二節(jié) 只讀存儲(chǔ)器四、邏輯門電路的簡單畫法固定連接可編程連接斷開連接硬線連接點(diǎn)，用戶不能改變可編程連接點(diǎn)，用戶定義編程點(diǎn)熔絲已燒斷，斷開 邏輯圖中連接點(diǎn)的簡化畫法 “與”門輸入變量A、B、C的輸入線和乘積線的交點(diǎn)有三種情況：乘積線40第二節(jié) 只讀存儲(chǔ)器四、邏輯門電路的簡單畫法固定連接可編程連接與門或門互補(bǔ)輸出的緩沖器 邏輯圖中門電路的簡化畫法41與門或門互補(bǔ)輸

19、出的緩沖器 邏輯圖中門電路的簡化畫法41第三節(jié) 隨機(jī)存取存儲(chǔ)器一、RAM的分類二、RAM的結(jié)構(gòu)和工作原理三、集成RAM存儲(chǔ)器四、RAM存儲(chǔ)容量的擴(kuò)展42第三節(jié) 隨機(jī)存取存儲(chǔ)器一、RAM的分類二、RAM的結(jié)構(gòu)和工作第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器 隨機(jī)存取存儲(chǔ)器（RAM）能隨時(shí)從任一指定地址的存儲(chǔ)單元中取出（讀出）信息，也可隨時(shí)將信息存入（寫入）任一指定地址單元中。因此也稱為讀/寫存儲(chǔ)器。優(yōu)點(diǎn)：讀/寫方便 缺點(diǎn)：信息容易丟失，一旦斷電，所存儲(chǔ)器的信息會(huì)隨之消失，不利于數(shù)據(jù)的長期保存。一、RAM的分類按使用器件不同:二極管RAM雙極型RAMMOS管RAM靜態(tài)動(dòng)態(tài) 43第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器 隨機(jī)存取存儲(chǔ)器（

20、RAM）能隨第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器二、RAM的結(jié)構(gòu)和工作原理地址輸入數(shù)據(jù)線讀/寫控制電路輸入/輸出 I/OAn-1A0A1地址譯碼器.讀/寫控制(R/W)片選(CS).存儲(chǔ)矩陣選擇訪問哪個(gè)存儲(chǔ)單元存儲(chǔ)0、1信息。由大量寄存器構(gòu)成矩陣形式?jīng)Q定對(duì)選中的單元讀還是寫決定芯片是否工作讀或?qū)憯?shù)據(jù)的通道44第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器二、RAM的結(jié)構(gòu)和工作原理地址輸入數(shù)據(jù)第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器1. 存儲(chǔ)矩陣：由存儲(chǔ)單元構(gòu)成。與ROM不同的是RAM存儲(chǔ)單元的數(shù)據(jù)不是預(yù)先固定的，而是取決于外部輸入信息，其存儲(chǔ)單元必須由具有記憶功能的電路構(gòu)成。2. 地址譯碼器：也是N取一譯碼器。3. 讀/寫控制電路：當(dāng)R/W=1時(shí)，

21、執(zhí)行讀操作，R/W=0時(shí)，執(zhí)行寫操作。讀、寫不會(huì)同時(shí)發(fā)生，讀/寫線是雙向的。4. 片選控制：存儲(chǔ)器由多片RAM組成，當(dāng)CS=0時(shí)，選中某片RAM工作， CS=1時(shí)某片RAM不工作。45第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器1. 存儲(chǔ)矩陣：由存儲(chǔ)單元構(gòu)成。與RO第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器三、集成RAM存儲(chǔ)器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引線排列圖 以“字”為單位：RAM中信息的讀出或?qū)懭胧且浴白帧睘閱挝贿M(jìn)行的，每次寫入或讀出一個(gè)字。容量：1024字4位=4096存儲(chǔ)單元

22、地址線：A9A0(210=1024)數(shù)據(jù)線：I/O3 I/O0字?jǐn)?shù)：210=1024字（1K）46第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器三、集成RAM存儲(chǔ)器9GNDCS8A2第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引線排列圖 三種工作方式： 寫入方式：當(dāng)CS=0、R/W=0時(shí)，數(shù)據(jù)線I/O3 I/O0上的內(nèi)容存入。 低功耗維持方式：當(dāng)CS=1時(shí)，輸出為高阻態(tài)，存儲(chǔ)器內(nèi)部電路與外部總線隔離。 讀出方式：當(dāng)CS=0、R/W=1時(shí)，內(nèi)容輸出到數(shù)據(jù)線I/O3

23、I/O0。47第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器9GNDCS8A27A16A05A34第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器四、RAM存儲(chǔ)容量的擴(kuò)展 當(dāng)單片RAM不能滿足要求時(shí)，可將多個(gè)芯片相連，擴(kuò)展字線和位線來擴(kuò)充容量。1.RAM的位擴(kuò)展 將多片的地址端、R/W端、CS端并接在一起48第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器四、RAM存儲(chǔ)容量的擴(kuò)展 當(dāng)單片第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器2. RAM的字?jǐn)U展高4位低4位高位地址線非門 低電平時(shí)選中RAM(),地址為01K; 用兩片14K的RAM 實(shí)現(xiàn)24K位字的擴(kuò)展。高電平時(shí)選中RAM(),地址為12K。49第三節(jié) 隨機(jī)存儲(chǔ)存儲(chǔ)器2. RAM的字?jǐn)U展高4位低4位高位第四節(jié) 可編程控制器件一、PLD

24、的結(jié)構(gòu)框圖二、可編程邏輯陣列PLA簡介三、可編程陣列邏輯PAL簡介四、通用陣列邏輯GAL簡介50第四節(jié) 可編程控制器件一、PLD的結(jié)構(gòu)框圖二、可編程邏輯陣列五、現(xiàn)場可編程門陣列FPGA簡介六、在系統(tǒng)可編程邏輯器件ispPLD簡介七、PLD發(fā)展趨勢51五、現(xiàn)場可編程門陣列FPGA簡介六、在系統(tǒng)可編程邏輯器件is第四節(jié) 可編程邏輯器件概述: 可編程邏輯器件PLD是一種由編程來確定其邏輯功能的通用大規(guī)模集成電路。采用軟件和硬件相結(jié)合的方法設(shè)計(jì)所需功能的數(shù)字系統(tǒng)。可由用戶自行定義功能（編程）。Programmable Logic Device 用通用器件設(shè)計(jì)的缺點(diǎn)：設(shè)計(jì)復(fù)雜，且體積大、功耗高、可靠性差

25、。 用ROM設(shè)計(jì)的缺點(diǎn)：一個(gè)10變量的ROM，有210=1024個(gè)乘積項(xiàng)，使芯片面積大，利用率低，工作速度低。 52第四節(jié) 可編程邏輯器件概述: 可編程邏輯器件PLD是一第四節(jié) 可編程邏輯器件用通用器件設(shè)計(jì)的數(shù)字鐘集成電路 用通用器件設(shè)計(jì)的缺點(diǎn)：設(shè)計(jì)復(fù)雜，且體積大、功耗高、可靠性差。 53第四節(jié) 可編程邏輯器件用通用器件設(shè)計(jì)的數(shù)字鐘集成電路 第四節(jié) 可編程邏輯器件一種集成芯片（ICs）。其邏輯功能可通過用戶自行編程改變。特點(diǎn)： 邏輯電路的設(shè)計(jì)和測試均可在計(jì)算機(jī)上實(shí)現(xiàn)，因而研制周期短、成本低、效率高，使產(chǎn)品能在極短時(shí)間內(nèi)推出。 通過對(duì) PLD 重新編程，電路很容易被修改，這種修改可不影響其外圍電

26、路。因此，其產(chǎn)品的維護(hù)、更新很方便。54第四節(jié) 可編程邏輯器件一種集成芯片（ICs）。其邏輯功能第四節(jié) 可編程邏輯器件三、可編程邏輯器件PLD智能型可編程數(shù)字開發(fā)系統(tǒng)CPLD/FPGA可編程邏輯器件PLD將電路設(shè)計(jì)文件變成硬件電路,由計(jì)算機(jī)自動(dòng)完成55第四節(jié) 可編程邏輯器件三、可編程邏輯器件PLD智能型可編程數(shù)第四節(jié) 可編程邏輯器件一、PLD的結(jié)構(gòu)框圖與陣列互補(bǔ)變量乘積項(xiàng)或項(xiàng)或陣列輸入電路輸出電路輸入輸出 產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力 由多個(gè)與門組成，用以產(chǎn)生變量的各乘積項(xiàng) 由多個(gè)或門組成，用以產(chǎn)生或項(xiàng)(將乘積項(xiàng)相加)與-或陣列56第四節(jié) 可編程邏輯器件一、PLD的結(jié)構(gòu)框

27、圖與陣列互補(bǔ)變量乘積第四節(jié) 可編程邏輯器件可編程邏輯陣列PLA( Programmable Logic Array)可編程陣列邏輯PAL ( Programmable Array Logic)通用陣列邏輯GAL (Genetic Array Logic)現(xiàn)場可編程門陣列FPGA復(fù)雜可編程邏輯器件GPLD：在系統(tǒng)可編程邏輯器件ispPLD分類:57第四節(jié) 可編程邏輯器件可編程邏輯陣列PLA( Program第四節(jié) 可編程邏輯器件按可編程部位分類：類型與陣列或陣列輸出電路PROM固 定可編程固 定PLA可編程可編程固定PAL可編程固 定固 定GAL可編程固 定可組態(tài)58第四節(jié) 可編程邏輯器件按可編

28、程部位分類：類型與陣列或陣列輸出第四節(jié) 可編程邏輯器件按編程方式分類:isp 器件的密度和性能持續(xù)提高，價(jià)格持續(xù)降低，開發(fā)工具不斷完善，正得到廣泛應(yīng)用在系統(tǒng)可編程邏輯器件ispPLD不需要使用編程器進(jìn)行編程 一次可編程器件:采用 PROM 工藝。如 PAL 等?？芍貜?fù)編程的可編程器件:采用E2PROM 工藝，如 GAL、ispPLD 等。需要使用編程器編程需要使用編程器編程59第四節(jié) 可編程邏輯器件按編程方式分類:isp 器件的密度和第四節(jié) 可編程邏輯器件二、可編程邏輯陣列PLA簡介可編程實(shí)現(xiàn)的思路邏輯函數(shù)與或表達(dá)式 任何組合邏輯函數(shù)都可用最小項(xiàng)之和的與或表達(dá)式表示。與邏輯電路或邏輯電路&BA

29、&BAY160第四節(jié) 可編程邏輯器件二、可編程邏輯陣列PLA簡介可編程實(shí)現(xiàn)第四節(jié) 可編程邏輯器件 包含了可編程的與陣列和可編程的或陣列。 可用來實(shí)現(xiàn)組合邏輯功能，如在或陣列的輸出接觸發(fā)器，也可用來實(shí)現(xiàn)時(shí)序邏輯功能。 PLA陣列結(jié)構(gòu)輸入輸出61第四節(jié) 可編程邏輯器件 包含了可編程的與陣列和可編程的或陣第四節(jié) 可編程邏輯器件三、可編程陣列邏輯PAL簡介 包含了不可編程的與陣列和可編程的或陣列。 編程是一次性的，使用受限。62第四節(jié) 可編程邏輯器件三、可編程陣列邏輯PAL簡介 包含了第四節(jié) 可編程邏輯器件 通用陣列邏輯GAL是第二代PAL產(chǎn)品。是一種可重復(fù)多次編程、可電擦電寫、可硬件加密的通用邏輯器

30、件。它具有功能很強(qiáng)的可編程的輸出級(jí)，能靈活地改變工作模式。 GAL能仿真所有PLA芯片的功能。在研制和開發(fā)新的數(shù)字系統(tǒng)時(shí)極為方便，成為理想產(chǎn)品。四、通用陣列邏輯GAL簡介 基本結(jié)構(gòu)：可編程與陣列、固定或陣列；可編程的輸出電路（采用通用邏輯宏單元 ），可由用戶定義所需的輸出狀態(tài)。63第四節(jié) 可編程邏輯器件 通用陣列邏輯GAL是第二代PA第四節(jié) 可編程邏輯器件五、現(xiàn)場可編程門陣列FPGA簡介 特點(diǎn)：功耗低，集成度高(3萬門/片)，可構(gòu)成任何復(fù)雜的邏輯電路。 EPGA成為設(shè)計(jì)數(shù)字系統(tǒng)的首選器件之一。許多電子系統(tǒng)已采用CPU+RAM+FPGA的設(shè)計(jì)模式。64第四節(jié) 可編程邏輯器件五、現(xiàn)場可編程門陣列F

31、PGA簡介 第四節(jié) 可編程邏輯器件FPGA通常包括三類可編程資源： 可編程邏輯塊GLB(可編程邏輯單元、宏單元): 可編程輸入/輸出模塊IOB:連接芯片與外部封裝。 可編程內(nèi)部互連PI（可編程布線資源）:包括各種連線和可編程開關(guān)，聯(lián)接系統(tǒng)內(nèi)部。65第四節(jié) 可編程邏輯器件FPGA通常包括三類可編程資源： 可編第四節(jié) 可編程邏輯器件六、在系統(tǒng)可編程邏輯器件ispPLD 是一種新型的可編程邏輯器件。將屬于編程器的有關(guān)電路集成于ispPLD中。 特點(diǎn)：從“離線”發(fā)展到“在線”，編程時(shí)既不需要使用編程器，也不需要將其從所在系統(tǒng)的電路板上取下，可以直接在系統(tǒng)上進(jìn)行編程。 優(yōu)點(diǎn)：簡化了產(chǎn)品設(shè)計(jì)和生產(chǎn)流程，降

32、低了成本；成為產(chǎn)品后可“在線”反復(fù)編程，可方便地升級(jí)換代。66第四節(jié) 可編程邏輯器件六、在系統(tǒng)可編程邏輯器件ispPLD 第四節(jié) 可編程邏輯器件按集成密度分類：低密度 ispPLD ：高密度 ispPLD：集成度 1000門高密度sipLSI016D電路結(jié)構(gòu)框圖67第四節(jié) 可編程邏輯器件按集成密度分類：低密度 ispPLD 第四節(jié) 可編程邏輯器件高密度sipLSI016D邏輯功能劃分框圖 全局布線區(qū)GRP:68第四節(jié) 可編程邏輯器件高密度sipLSI016D邏輯功能劃分第四節(jié) 可編程邏輯器件 通用邏輯塊GLB:GLB的電路結(jié)構(gòu)框圖69第四節(jié) 可編程邏輯器件 通用邏輯塊GLB:GLB的電路結(jié)構(gòu)第

33、四節(jié) 可編程邏輯器件 輸出布線區(qū)ORP:ORB邏輯功能示意圖70第四節(jié) 可編程邏輯器件 輸出布線區(qū)ORP:ORB邏輯功能示第四節(jié) 可編程邏輯器件七、PLD發(fā)展趨勢 PLD的發(fā)展趨勢是：高速、高密、應(yīng)用靈活和在系統(tǒng)可編程邏輯。71第四節(jié) 可編程邏輯器件七、PLD發(fā)展趨勢 PLD的發(fā)第四節(jié) 可編程邏輯器件電路輸入編譯綜合仿真分析編程下載 PLD開發(fā)應(yīng)用EDA軟件、計(jì)算機(jī)、編程器EDA軟件、計(jì)算機(jī)補(bǔ)充 用PLD實(shí)現(xiàn)一種具體的邏輯功能，一般要經(jīng)過4個(gè)步驟 MAX-PLUS、Multisim等 72第四節(jié) 可編程邏輯器件電路輸入編譯綜合仿真分析編程下載 PL第四節(jié) 可編程邏輯器件應(yīng)用實(shí)例 用PLD設(shè)計(jì)的

34、數(shù)字鐘電路輸入對(duì)于高密度PLD：可采用邏輯電路圖、VHDL 語言 (即超高速集成電路硬件描述語言)和波形圖等輸入方式。 對(duì)于低密度 PLD ： 可采用邏輯方程輸入方式。 在軟件開發(fā)工具上進(jìn)行73第四節(jié) 可編程邏輯器件應(yīng)用實(shí)例 用PLD設(shè)計(jì)的數(shù)字鐘電路輸入第四節(jié) 可編程邏輯器件&Yabs編譯綜合 (1)“語法檢查、編譯和邏輯優(yōu)化”。在軟件開發(fā)工具上進(jìn)行 (2)“連接與適配”，作用是自動(dòng)進(jìn)行布局布線設(shè)計(jì)。(3)產(chǎn)生標(biāo)準(zhǔn) JEDEC（關(guān)于器件編程信息的計(jì)算機(jī)文件）文件。并自動(dòng)生成一個(gè)有關(guān)設(shè)計(jì)信息的設(shè)計(jì)報(bào)告。74第四節(jié) 可編程邏輯器件&Yabs編譯綜合 (1)“語法第四節(jié) 可編程邏輯器件仿真分析 用以驗(yàn)證邏輯功能用MAX-PLUS、Multisim等EDA仿真軟件 75第四節(jié) 可編程邏輯器件仿真分析 用以驗(yàn)證邏輯功能用MAX第四節(jié) 可編程邏輯器件編程下載將 JEDEC 文件下載到器件中，使 PLD 具有所設(shè)計(jì)的邏輯功能。普通 PLD要用編程器進(jìn)行下載：把待編程的器件插入編程器的插座內(nèi)，使用編程器配套的編程軟件就可以將 JEDEC 文件寫入 PLD 芯片。 用編程器或編程軟件76第四節(jié) 可編程邏輯器件編程下載將 JEDEC 文件下載到器第四節(jié) 可