微處理器與總線

1、關(guān)于微處理器與總線第1頁，共62頁，2022年，5月20日，14點54分，星期三一、微處理器的組成1、運算器：又稱算術(shù)邏輯單元 （arithmetic and logic unit）2、控制器：指令寄存器、指令譯碼器、定時與控制邏輯電路。3、寄存器組Registers：分為專用寄存器和通用寄存器。2.1 微處理器概述第2頁，共62頁，2022年，5月20日，14點54分，星期三二、微處理器的主要技術(shù)指標(biāo)1、時鐘頻率： 主頻，單位MHz2、字長： 能一次處理的二進制位數(shù)CPU內(nèi)部寄存器和數(shù)據(jù)總線的寬度3、最大可直接尋址的內(nèi)存： 由地址總線的寬度決定 2.1 微處理器概述地址總線寬度： 16位，

2、20位， 32位可直接尋址內(nèi)存：216(64KB), 220(1MB), 232(4GB) 第3頁，共62頁，2022年，5月20日，14點54分，星期三4、數(shù)據(jù)總線的寬度： CPU與二級高速緩存、內(nèi)存及I/O接口進行一次數(shù)據(jù)傳送的數(shù)據(jù)位數(shù)5、流水線和并行處理： 2.1 微處理器概述（1）取指令（2）分析指令（3）取操作數(shù)（4）執(zhí)行指令（5）保存結(jié)果第4頁，共62頁，2022年，5月20日，14點54分，星期三三、80 x86微處理器1、8080/8085到8086/8088：2.1 微處理器概述型號地址總線內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)總線808620位，尋址空間1MB16位16位808820位，尋址

3、空間1MB16位8位采用流水線技術(shù)第5頁，共62頁，2022年，5月20日，14點54分，星期三三、80 x86微處理器2、80286/80386/80486：2.1 微處理器概述型號地址總線內(nèi)部及外部數(shù)據(jù)總線8028624位（16MB）16位實模式和保護模式(為每個任務(wù)提供虛擬1GB內(nèi)存)8038632位（4GB）32位為每個任務(wù)提供虛擬64TB（264B）內(nèi)存8048632位（4GB）32位浮點處理部件8KB高速緩沖存儲器第6頁，共62頁，2022年，5月20日，14點54分，星期三三、80 x86微處理器3、Pentium微處理器：2.1 微處理器概述型號地址總線數(shù)據(jù)總線Pentium3

4、2位內(nèi)部32位，外部64位超標(biāo)量結(jié)構(gòu)：兩條整數(shù)指令流水線第7頁，共62頁，2022年，5月20日，14點54分，星期三2.2 8086/8088微處理器一、8086/8088CPU概述型號地址總線內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)總線808620位（1MB）16位16位808820位（1MB）16位8位采用流水線技術(shù)（1）取指令（2）分析指令（3）取操作數(shù)（4）執(zhí)行指令（5）保存結(jié)果EU：分析指令執(zhí)行指令BIU：取指令取操作數(shù)存結(jié)果第8頁，共62頁，2022年，5月20日，14點54分，星期三8086 CPUAH ALBH BLCH CLDH DLSPBPSIDIAXBXCXDX執(zhí)行部件EUALUEU控制電

5、路標(biāo)志寄存器FR （指令譯碼和執(zhí)行指令）DB 16位AB 20位 總線接口BIUCSDSESSSIP總線控制電路指令隊列地址總線20位16位（完成總線操作，以及形成20位物理地址）CB 2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第9頁，共62頁，2022年，5月20日，14點54分，星期三EU中執(zhí)行指令的同時，BIU可以取下一條指令，這種結(jié)構(gòu)稱為流水線結(jié)構(gòu)2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第10頁，共62頁，2022年，5月20日，14點54分，星期三1、16位段地址寄存器 CS、DS、ES、SS；2、16位指令寄存器IP3、20位地址加法器 形成20位物理地址 4、6字節(jié)指令隊列總線接口BIU： ?

6、 CPU內(nèi)部寄存器均為16位，但輸出地址為20位 5、總線控制電路2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第11頁，共62頁，2022年，5月20日，14點54分，星期三1、16位段地址寄存器 CS、DS、ES、SS；2、16位指令寄存器IP3、20位地址加法器 形成20位物理地址 4、6字節(jié)指令隊列總線接口BIU： ? CPU內(nèi)部寄存器均為16位，但輸出地址為20位 2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第12頁，共62頁，2022年，5月20日，14點54分，星期三物理地址： CPU輸出的20位地址；邏輯地址： CPU內(nèi)地址的表示，16位， 分為段地址和偏移地址物理地址=段地址16+偏移地址 例：已

7、知邏輯地址為 2000H：1000H則對應(yīng)的物理地址為： 2000H*16+1000H=20000H+1000H=21000H2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第13頁，共62頁，2022年，5月20日，14點54分，星期三物理地址=段基地址16+偏移地址 物理地址的形成偏移地址15 . .0段基址000019 . . 0 地址加法器物理地址19. . .015 . .0段基址2.2.2 8086CPU內(nèi)部結(jié)構(gòu)第14頁，共62頁，2022年，5月20日，14點54分，星期三2-1 8088/8086CPU結(jié)構(gòu)內(nèi)存 1000H：0000H 0001H FFFFH F000H： 0000H 000

8、1H FFFFH段段段 0000H：0000H 0001H FFFFH每個段的最大容量為64K段地址：偏移地址30H31H32H內(nèi)存00000H00001H00002H00003H00004H00005HFFFFEHFFFFFH物理地址邏輯地址第15頁，共62頁，2022年，5月20日，14點54分，星期三8086CPU的內(nèi)部寄存器ALU標(biāo)志寄存器FRAH ALBH BLCH CLDH DLSPBPSIDIAXBXCXDXCSDSESSSIP總線控制電路指令隊列2.2.3 8086CPU的內(nèi)部寄存器第16頁，共62頁，2022年，5月20日，14點54分，星期三AH ALBH BLCH CLD

9、H DLSPBPSIDI15 14 1 0AXBXCXDX累加器基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器堆棧指針基址指針源變址寄存器目的變址寄存器數(shù)據(jù)寄存器1、通用寄存器 存放操作數(shù)、操作數(shù)地址及結(jié)果。MOV AX，-1 ；AX0FFFFHMOV AL，-1； AL 0FFH 2.2.3 8086CPU的內(nèi)部寄存器第17頁，共62頁，2022年，5月20日，14點54分，星期三SP棧頂單元的偏移地址；BP棧任意單元的偏移地址； 堆棧：內(nèi)存中暫時存放數(shù)據(jù)的特殊區(qū)域，按照先進后出的原則組織常用于響應(yīng)中斷或子程序調(diào)用0FFCH0FFDH0FFEH0FFFHSP 1000H 棧底48H60H12H87HSP棧頂

10、M2.2.3 8086CPU的內(nèi)部寄存器第18頁，共62頁，2022年，5月20日，14點54分，星期三BX與BP在應(yīng)用上的區(qū)別DS : BXSS : BP作為通用寄存器，二者均可用于存放數(shù)據(jù)區(qū)別：MOV AL,BX ;MOV AL,BP ; MOV AL , DS:BXMOV AL , SS:BP;2.2.3 8086CPU的內(nèi)部寄存器第19頁，共62頁，2022年，5月20日，14點54分，星期三2、專用寄存器CSDSESSSIPFR15 14 1 0代碼段寄存器數(shù)據(jù)段寄存器附加段寄存器堆棧段寄存器指令指針標(biāo)志寄存器代碼段數(shù)據(jù)段附加段堆棧段內(nèi)存地址段地址1：0000H 段地址2：0000H

11、段地址3：0000H段地址4：0000HCSDSESSS指令指針I(yè)P：存放將要執(zhí)行指令的偏移地址；IP IP+1IP2.2.3 8086CPU的內(nèi)部寄存器第20頁，共62頁，2022年，5月20日，14點54分，星期三 OF DF IF TF SF ZF AF PF CF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 03）標(biāo)志寄存器FRDF-方向標(biāo)志位，用于字符串傳送 由指令 STD（減址）和CLD（增址）控制；IF-中斷允許標(biāo)志位 由指令STI（允許）和CLI（禁止）控制；TF-單步操作，TF置1，CPU單步執(zhí)行指令； 控制標(biāo)志(DF IF TF )： 由執(zhí)令直接設(shè)

12、置2.2.3 8086CPU的內(nèi)部寄存器第21頁，共62頁，2022年，5月20日，14點54分，星期三狀態(tài)標(biāo)志：根據(jù)結(jié)果自動設(shè)置 OF DF IF TF SF ZF AF PF CF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0CF-進位標(biāo)志CF=1 有進位CF=0 無進位PF-奇偶標(biāo)志PF=1 低8位偶數(shù)個1PF=0 低8位奇數(shù)個1AF-半進位標(biāo)志AF=1 低4位有進位AF=0 低4位無進位ZF-零標(biāo)志SF=1 結(jié)果為負SF=0 結(jié)果為正SF-符號標(biāo)志ZF=1 結(jié)果為0ZF =0 結(jié)果非0OF-溢出標(biāo)志OF=1 溢出OF=0 無溢出2.2.3 8086CPU的內(nèi)

13、部寄存器第22頁，共62頁，2022年，5月20日，14點54分，星期三 OF DF IF TF SF ZF AF PF CF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0例：MOV AX , 9AE0HADD AX , 7080H 1001 1010 1110 0000+ 0111 0000 1000 0000 1 0000 1011 0110 0000CF=1；PF=1；AF=0；ZF=0；SF=0；OF=0結(jié)果：AX=0B60H；2.2.3 8086CPU的內(nèi)部寄存器第23頁，共62頁，2022年，5月20日，14點54分，星期三一、8086的地址空間2.2.

14、4 8086的內(nèi)存儲器和I/O端口00000H00001H00002H00003H00004H00005H FFFFEHFFFFFH物理地址 內(nèi)存數(shù)據(jù)類型： 字節(jié)、字、雙字對準(zhǔn)字： 低字節(jié)從偶地址開始非對準(zhǔn)字： 低字節(jié)從奇地址開始數(shù)據(jù)存放原則： 低字節(jié)存在低地址； 高字節(jié)存在高地址。第24頁，共62頁，2022年，5月20日，14點54分，星期三二、存儲器的分段內(nèi)存 1000：0000H 0001H FFFFH F000： 0000H 0001H FFFFH段段段 0000： 0000H 0001H FFFFH段基址：偏移地址2.2.4 8086的內(nèi)存儲器和I/O端口分段原因： 地址總線20位

15、，內(nèi)部寄存器16位分段原則： 起始地址能被16整除1111 0000 0000 0000 0000段基址 0000 0000 0000 0000 1111 1111 1111 1111 偏移地址(段內(nèi)地址)第25頁，共62頁，2022年，5月20日，14點54分，星期三物理地址： CPU輸出的20位地址；邏輯地址： CPU內(nèi)地址的表示，16位， 分為段地址和偏移地址物理地址=段地址16+偏移地址 例1：若數(shù)據(jù)段段寄存器DS2100H，確定該數(shù)據(jù)區(qū)物理地址的范圍。段首地址： 2100H*16+0000H=21000H+0000H=21000H2.2.4 8086的內(nèi)存儲器和I/O端口三、邏輯地址

16、和物理地址段末地址： 2100H*16+FFFFH=21000H+FFFFH=30FFFH第26頁，共62頁，2022年，5月20日，14點54分，星期三1、段寄存器和偏移地址的約定操作類型 隱含段地址 替換段地址 偏移地址EA指令中提供的偏移地址取指令 CS 無 IP堆棧操作 SS 無 SPBP間址 SS DS、ES 有效地址EA存取數(shù)據(jù) DS SS、ES 有效地址EA源字符串 DS SS、ES SI目的字符串 ES 無 DI例：MOV AL，BX+2 MOV AL，ES：BX+22.2.4 8086的內(nèi)存儲器和I/O端口第27頁，共62頁，2022年，5月20日，14點54分，星期三段1內(nèi)

17、存單元可屬于不同的段，具有不同的段地址和偏移地址，但具有唯一的物理地址2、段重疊內(nèi)存 13100H 1300： 1000：1300：01001000：3100段2重疊區(qū)2.2.4 8086的內(nèi)存儲器和I/O端口第28頁，共62頁，2022年，5月20日，14點54分，星期三四、8086的內(nèi)存儲器結(jié)構(gòu)8086奇偶存儲體結(jié)構(gòu)2.2.4 8086的內(nèi)存儲器和I/O端口第29頁，共62頁，2022年，5月20日，14點54分，星期三1、8086系統(tǒng)中存儲器與總線的連接方式2.2.4 8086的內(nèi)存儲器和I/O端口奇地址存儲體D7D0SELA18A0偶地址存儲體D7D0SELA18A0D7D0D15D8

18、BHEA0A19A1地址總線第30頁，共62頁，2022年，5月20日，14點54分，星期三2、8086系統(tǒng)中存儲器的操作2.2.4 8086的內(nèi)存儲器和I/O端口第31頁，共62頁，2022年，5月20日，14點54分，星期三 每個I/O接口都有一個或幾個I/O端口， 由8086地址總線低16位來訪問。五、8086的I/O端口：I/O端口地址空間： 0000HFFFFH2.2.4 8086的內(nèi)存儲器和I/O端口第32頁，共62頁，2022年，5月20日，14點54分，星期三 CPU復(fù)位狀態(tài)： CS=FFFFH，其它寄存器清0 CPU復(fù)位后的啟動地址：FFFF0H 中斷矢量地址： 00000H

19、003FFH 共計1K字節(jié)單元。六、8088/8086內(nèi)存的專用區(qū)域：2.2.4 8086的內(nèi)存儲器和I/O端口第33頁，共62頁，2022年，5月20日，14點54分，星期三例：已知CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 畫出各段在內(nèi)存中的分布， 標(biāo)注出段首地址250A0HDS2EF00HES10550HCSSS 8FF00H2.2.4 8086的內(nèi)存儲器和I/O端口第34頁，共62頁，2022年，5月20日，14點54分，星期三總線： 是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。是計算機系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道2.2.5 8086/8088

20、CPU的工作模式和引腳信號地址總線（AB）數(shù)據(jù)總線（DB）控制總線（CB）第35頁，共62頁，2022年，5月20日，14點54分，星期三最小模式：引腳 MN/MX=5V，單處理機方式；最大模式：引腳 MN/MX=0，多處理機方式2、部分引腳分時復(fù)用1、工作方式：一、 特點T1 T2 T3 T4 1個總線周期CLKCPUMN/MXAD7 AD03、CPU使用4個時鐘周期讀/寫一次內(nèi)存或I/O端口，T1狀態(tài)傳送地址，T2T4傳送數(shù)據(jù)2.2.5 8086/8088CPU的工作模式和引腳信號第36頁，共62頁，2022年，5月20日，14點54分，星期三二、 最小模式下引腳的功能8086CPUAD1

21、5 AD0（8088 AD7 AD0， A15 A8）A19 /S6 A16 /S3BHE/S7ALE+5VGNDCLKMN/MXINTRNMIHOLDHLDADT/RRDWRREADYINTARESETTESTM/IO（8088 為SS0）DEN（8088 IO / M）2.2.5 8086/8088CPU的工作模式和引腳信號第37頁，共62頁，2022年，5月20日，14點54分，星期三1、8086CPU地址/數(shù)據(jù)線:AD15AD0：地址/數(shù)據(jù)信號分時復(fù)用。傳送地址信號時為輸出，傳送數(shù)據(jù)信號時為雙向。A19 A16 ：輸出高位地址信號2、 ALE 地址鎖存允許，高電平有效 T1 狀態(tài)有效，

22、將地址信息鎖存到地址鎖存器3、 DEN 數(shù)據(jù)允許信號 ，三態(tài)輸出，低電平有效 T2 T4 狀態(tài)有效，用作數(shù)據(jù)收發(fā)器選通信號2.2.5 8086/8088CPU的工作模式和引腳信號第38頁，共62頁，2022年，5月20日，14點54分，星期三4、 DT/R 數(shù)據(jù)發(fā)送/接收控制信號，三態(tài) 輸出 確定總線收發(fā)器的傳送方向， DT/R =1，CPU發(fā)送數(shù)據(jù)； DT/R =0，CPU接收數(shù)據(jù)鎖存器STB緩沖器TOEAD7 AD0A7 A0D7 D0ALEDT/RDEN2.2.5 8086/8088CPU的工作模式和引腳信號第39頁，共62頁，2022年，5月20日，14點54分，星期三8086CPUR

23、DWRM / IO5、讀選通信號6、寫選通信號7、存儲器/IO端口控制RDWRCS接口RDWRCS內(nèi)存CS為片選信號，低電平有效2.2.5 8086/8088CPU的工作模式和引腳信號第40頁，共62頁，2022年，5月20日，14點54分，星期三例：當(dāng)WR=1，RD=0， M / IO =1時， 表示CPU當(dāng)前正在進行讀存儲器操作MOV AL , 2000H2.2.5 8086/8088CPU的工作模式和引腳信號第41頁，共62頁，2022年，5月20日，14點54分，星期三8、 INTR 可屏蔽中斷請求，輸入10、NMI 不可屏蔽中斷請求，輸入9 、INTA 中斷響應(yīng)信號，輸出中斷服務(wù)子程

24、序主程序中斷信號8086CPU+5VGNDINTRNMIHOLDHLDAINTA2.2.5 8086/8088CPU的工作模式和引腳信號第42頁，共62頁，2022年，5月20日，14點54分，星期三INTR 可屏蔽中斷NMI不可屏蔽中斷中斷允許觸發(fā)器 ：IF=1，允許 INTR 中斷 IF=0 ，禁止 INTR 中斷IFCPUINTR NMINMI不受IF影響2.2.5 8086/8088CPU的工作模式和引腳信號第43頁，共62頁，2022年，5月20日，14點54分，星期三11、HOLD 總線請求，高電平有效，輸入12、HLDA 總線響應(yīng)，高電平有效，輸出內(nèi)存I/OCPUHLDA響應(yīng)AB

25、DBCBDMAHOLD申請2.2.5 8086/8088CPU的工作模式和引腳信號第44頁，共62頁，2022年，5月20日，14點54分，星期三一、最小模式和最大模式的區(qū)別 最小模式 最大模式 MN/MX接+5V MN/MX接地構(gòu)成單處理機系統(tǒng) 構(gòu)成多處理機系統(tǒng)系統(tǒng)控制信號由CPU產(chǎn)生 系統(tǒng)控制信號由總線 控制器產(chǎn)生2.2.6 8086最大模式和最小模式系統(tǒng)構(gòu)成第45頁，共62頁，2022年，5月20日，14點54分，星期三二、最小模式下的系統(tǒng)配置8282*3片8286*2片地址總線 A19 A0 數(shù)據(jù)總線D15 D0 鎖存器 STB8284AA1916 AD150ALEDT/RDEN808

26、6 CPUCLK時鐘信號發(fā)生器（或74LS373）（或74LS245）外部RESET內(nèi)部RESETT緩沖器 OE2.2.6 8086最大模式和最小模式系統(tǒng)構(gòu)成第46頁，共62頁，2022年，5月20日，14點54分，星期三三、最大模式下的系統(tǒng)配置在最小模式下增加8288總線控制器和8289總線裁決器，A198AD708086CPUS2 S08284A3片2片82828286地址總線數(shù)據(jù)總線控制信號存儲器和 接口芯片82888289多主控者系統(tǒng)總線2.2.6 8086最大模式和最小模式系統(tǒng)構(gòu)成第47頁，共62頁，2022年，5月20日，14點54分，星期三四、常見總線接口芯片 1、鎖存器OE D

27、I0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7STB8282鎖存器由多個D觸發(fā)器構(gòu)成的暫存器，在控制信號的作用下將數(shù)據(jù)傳送出去OE STB DI DO0 1 0、1 0、10 0 鎖存1 高阻態(tài)輸出允許OEDC Q 輸入DI輸出DO選通STBEN2.2.6 8086最大模式和最小模式系統(tǒng)構(gòu)成第48頁，共62頁，2022年，5月20日，14點54分，星期三T VCCA1 B1A2 B2A3 B3A4 B4A5 B5A6 B6A7 B7A8 B8OE8286AB2、緩沖器 當(dāng)OE=“0”時 雙向傳輸： T=“1”，AB T=“0”，

28、B A 2.2.6 8086最大模式和最小模式系統(tǒng)構(gòu)成第49頁，共62頁，2022年，5月20日，14點54分，星期三時序的概念：CPU各引腳信號在時間上的關(guān)系總線周期：CPU完成一次訪問內(nèi)存（或接口）操作所需要的時間。8086一個總線周期至少包括4個時鐘周期T2.2.7 8086CPU的工作時序8086總線周期為4T80386總線周期為2T80486總線周期為1TPentium 總線周期為1/2T第50頁，共62頁，2022年，5月20日，14點54分，星期三1、時鐘周期T：每個時鐘脈沖持續(xù)時間。2、總線周期：對存儲器或I/O端口進行一次讀/寫所需的 時間；3、指令周期：執(zhí)行一條指令所需的

29、時間，分為若干總線周期；CLK指令周期總線周期T一、時鐘周期、總線周期、指令周期8086CPU時鐘頻率為5MHZ，一個T狀態(tài)為200nSCPUCLK2.2.7 8086CPU的工作時序第51頁，共62頁，2022年，5月20日，14點54分，星期三系統(tǒng)的復(fù)位和啟動；讀操作（最小模式和最大模式）寫操作（最小模式和最大模式）總線保持（最小模式）總線請求允許（最大模式）總線空操作。二、 基本時序在總線周期內(nèi)不能完成讀寫則插入等待周期TW。CLK總線周期TT2T3T4Tw2.2.7 8086CPU的工作時序第52頁，共62頁，2022年，5月20日，14點54分，星期三1、首先了解時序圖中出現(xiàn)的信號的意義2、；2、按照時鐘周期的 先后順序，抓住信號的變化過程，依次分析確定各微操作的時序關(guān)系三、 基本時序分析方法：2.2.7 8086CPU的工作時序第53頁，共62頁，2022年，5月20日，14點54分，星期三1、最小方式下存儲器讀總線周期2.2.7 8086CPU的工作時序A19 /S6 A8 /S3T1 T2 T3 T4