第二至作業(yè)答案市公開課金獎市賽課一等獎課件

微處理器系統(tǒng)結(jié)構與嵌入式系統(tǒng)設計作業(yè)答案第三章第1頁3.5指令系統(tǒng)設計會影響計算機系統(tǒng)哪些性能？

指令系統(tǒng)是指一臺計算機所能執(zhí)行全部指令集合，其決定了一臺計算機硬件主要性能和基本功效。指令系統(tǒng)普通都包含以下幾大類指令（1）數(shù)據(jù)傳送類指令。（2）運算類指令包含算術運算指令和邏輯運算指令。（3）程序控制類指令主要用于控制程序流向。（4）輸入/輸出類指令簡稱I/O指令，這類指令用于主機與外設之間交換信息。因而，其設計會影響到計算機系統(tǒng)以下性能:數(shù)據(jù)傳送、算術運算和邏輯運算、程序控制、輸入/輸出。另外，其還會影響到運算速度以及兼容等。第2頁3.9某時鐘速率為2.5GHz流水式處理器執(zhí)行一個有150萬條指令程序。流水線有5段，并以每時鐘周期1條速率發(fā)射指令。不考慮分支指令和亂序執(zhí)行帶來性能損失。

a)一樣執(zhí)行這個程序，該處理器比非流水式處理器可能加速多少？

b)此流水式處理器是吞吐量是多少（以MIPS為單位）？解：（a.）

速度幾乎是非流水線結(jié)構5倍。（b.）第3頁3.10一個時鐘頻率為2.5GHz非流水式處理器，其平均CPI是4。此處理器升級版本引入了5級流水。然而，因為如鎖存延遲這么流水線內(nèi)部延遲，使新版處理器時鐘頻率必須降低到2GHz。(1)對一經(jīng)典程序，新版所實現(xiàn)加速比是多少？(2)新、舊兩版處理器MIPS各是多少？解：（1）對于一個有N條指令程序來說：非流水式處理器總執(zhí)行時間5級流水處理器總執(zhí)行時間第4頁

加速比=N很大時加速比≈3.2（2）非流水式處理器CPI=4，則

其執(zhí)行速度=2500MHz/4=625MIPS。

5級流水處理器CPI=1，則

其執(zhí)行速度=MHz/1=MIPS。第5頁3.11隨機邏輯體系結(jié)構處理器特點是什

么？詳細說明各部件作用。隨機邏輯特點是指令集設計與硬件邏輯設計緊密相關，經(jīng)過針對特定指令集進行硬件優(yōu)化設計來得到邏輯門最小化處理器，以此減小電路規(guī)模并降低制造費用。主要部件包含：產(chǎn)生程序地址程序計數(shù)器，存放指令指令存放器，解釋指令控制邏輯，存放數(shù)據(jù)通用存放器堆，以及執(zhí)行指令ALU等幾個主要部分組成。第6頁3.13什么是微代碼體系結(jié)構？微指令作用是什么？在微碼結(jié)構中，控制單元輸入和輸出之間被視為一個內(nèi)存系統(tǒng)?？刂菩盘柎娣旁谝粋€微程序內(nèi)存中，指令執(zhí)行過程中每一個時鐘周期，處理器從微程序內(nèi)存中讀取一個控制字作為指令執(zhí)行控制信號并輸出。微指令只實現(xiàn)必要基本操作，能夠直接被硬件執(zhí)行。經(jīng)過編寫由微指令組成微代碼，能夠?qū)崿F(xiàn)復雜指令功效。微指令使處理器硬件設計與指令集設計相分離，有利于指令集修改與升級，并有利于實現(xiàn)復雜指令。第7頁3.14微碼體系結(jié)構與隨機邏輯體系結(jié)構有什么區(qū)分？（1）指令集改變造成不一樣硬件設計開銷。在設計隨機邏輯結(jié)構時，指令集和硬件必須同時設計和優(yōu)化，所以設計隨機邏輯結(jié)構比設計微碼結(jié)構復雜得多，而且硬件和指令集二者中任意一個改變，就會造成另外一個改變。在微碼結(jié)構中，指令設計經(jīng)過為微碼ROM編寫微碼程序來實現(xiàn)，指令集設計并不直接影響現(xiàn)有硬件設計。所以，一旦修改了指令集，并不需要重新設計新硬件。第8頁（2）從性能上比較隨機邏輯在指令集和硬件設計上都進行了優(yōu)化，所以在二者采取相同指令集時隨機邏輯結(jié)構要更加快一些。但微碼結(jié)構能夠?qū)崿F(xiàn)更復雜指令集，所以能夠用較少指令完成復雜功效，尤其在存放器速度受限時，微碼結(jié)構性能更優(yōu)。第9頁微處理器系統(tǒng)結(jié)構與嵌入式系統(tǒng)設計作業(yè)答案第五章第10頁5.10用16K×1位DRAM芯片組成64K×8位存放器，要求：(1)畫出該存放器組成邏輯框圖。(2)設存放器讀/寫周期為0.5μS,CPU在1μS內(nèi)最少要訪問一次。試問采取哪種刷新方式比較合理？兩次刷新最大時間間隔是多少？對全部存放單元刷新一遍所需實際刷新時間是多少？（1）組建存放器共需DRAM芯片數(shù)N=（64K*8）/（16K*1）=4*8（片）。每8片組成16K×8位存放區(qū)，A13~A0作為片內(nèi)地址，用A15、A14經(jīng)2:4譯碼器產(chǎn)生片選信號

，邏輯框圖以下（圖有誤：應該每組8片，每片數(shù)據(jù)線為1根）第11頁第12頁（2）設16K×8位存放芯片陣列結(jié)構為128行×128列，刷新周期為2ms。因為刷新每行需0.5μS，則兩次（行）刷新最大時間間隔應小于：第13頁為確保在每個1μS內(nèi)都留出0.5μS給CPU訪問內(nèi)存，所以該DRAM適合采取分散式或異步式刷新方式，而不能采取集中式刷新方式。若采取分散刷新方式，則每個存放器讀/寫周期可視為1μS，前0.5μS用于讀寫，后0.5μS用于刷新。相當于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，滿足刷新周期小于2ms要求；若采取異步刷新方式，則應確保兩次刷新時間間隔小于15.5μS。如每隔14個讀寫周期刷新一行，相當于每15μS刷新一行，刷完一遍需要128×15μS＝1920μS，滿足刷新周期小于2ms要求；第14頁5.11若某系統(tǒng)有24條地址線，字長為8位，其最大尋址空間為多少？現(xiàn)用SRAM2114(1K*4)存放芯片組成存放系統(tǒng)，試問采取線選譯碼時需要多少個2114存放芯片？該存放器存放容量=224*8bit=16M字節(jié)需要SRAM2114(1K*4)存放芯片數(shù)目：第15頁5.12在有16根地址總線機系統(tǒng)中畫出以下情況下存放器地址譯碼和連接圖。（1）采取8K*1位存放芯片，形成64KB存放器。（2）采取8K*1位存放芯片，形成32KB存放器。（3）采取4K*1位存放芯片，形成16KB存放器。因為地址總線長度為16，故系統(tǒng)尋址空間為（1）8K*1位存放芯片地址長度為13，64KB存放器需要8個8K*1位存放芯片，故總共需要16根地址總線，地址譯碼為：第16頁A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需8片8K*1位存放芯片紅色為片選第一片地址范圍0000H~1FFFH00000000000000000001111111111111第二片地址范圍H~3FFFH00100000000000000011111111111111第三片地址范圍4000H~5FFFH01000000000000000101111111111111第四片地址范圍6000H~7FFFH01100000000000000111111111111111第五片地址范圍8000H~9FFFH10000000000000001001111111111111第六片地址范圍0A000H~0BFFFH10100000000000001011111111111111第七片地址范圍0C000H~0DFFFH11000000000000001101111111111111第八片地址范圍0E000H~0FFFFH11100000000000001111111111111111第17頁其連線圖以下：第18頁A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片8K*1位存放芯片紅色為片選第一片地址范圍0000H~1FFFH00000000000000000001111111111111第二片地址范圍H~3FFFH00100000000000000011111111111111第三片地址范圍4000H~5FFFH01000000000000000101111111111111第四片地址范圍6000H~7FFFH01100000000000000111111111111111（2）8K*1位存放芯片地址長度為13，32KB存放器需要4個8K*1位存放芯片故總共需要15根地址總線，地址譯碼為：第19頁其連線圖以下：第20頁（3）4K*1位存放芯片地址長度為12，16KB存放器需要4個4K*1位存放芯片故總共需要14根地址總線，地址譯碼為：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片4K*1位存放芯片紅色為片選第一片地址范圍0000H~0FFFH00000000000000000000111111111111第二片地址范圍1000H~1FFFH00010000000000000001111111111111第三片地址范圍H~2FFFH00100000000000000010111111111111第四片地址范圍3000H~3FFFH00110000000000000011111111111111第21頁其連線圖以下：

方案一：第22頁方案二：第23頁5.13試為某8位計算機系統(tǒng)設計一個含有8KBROM和40KBRAM存放器。要求ROM用EPROM芯片2732組成，從0000H地址開始；RAM用SRAM芯片6264組成，從4000H地址開始。查閱資料可知，2732容量為4K×8(字選線12根)，6264容量為8K×8(字選線13根)，所以本系統(tǒng)中所需芯片數(shù)目及各芯片地址范圍應以下表所表示：第24頁A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1共需2片2732組成系統(tǒng)ROM紅色為片選第一片地址范圍0000H~0FFFH000000000000000000011111111111第二片地址范圍1000H~1FFFH000100000000000000111111111111共需5片6264組成系統(tǒng)RAM紅色為片選第一片地址范圍4000H~5FFFH010000000000000010111111111111第二片地址范圍6000H~7FFFH011000000000000011111111111111第三片地址范圍8000H~9FFFH100000000000000100111111111111第四片地址范圍0A000H~0BFFFH101000000000000101111111111111第五片地址范圍0C000H~0DFFFFH110000000000000110111111111111第25頁硬件連線方式之一以下列圖所表示：第26頁

說明：①8位微機系統(tǒng)地址線普通為16位。采取全譯碼方式時，系統(tǒng)A0～A12直接與626413根地址線相連，系統(tǒng)A0～A11直接與273212根地址線相連。片選信號由74LS138譯碼器產(chǎn)生，系統(tǒng)A15～A13作為譯碼器輸入。②各芯片數(shù)據(jù)總線（D0~D7）直接與系統(tǒng)數(shù)據(jù)總線相連。

③各芯片控制信號線（RD、WR）直接與系統(tǒng)控制信號線相連。第27頁5.14試依據(jù)下列圖EPROM接口特征，設計一個EPROM寫入編程電路，并給出控制軟件流程。第28頁

EPROM寫入編程電路設計以下列圖所表示：第29頁控制軟件流程：（1）上電復位；（2）信號為電平”1”無效（寫模式），信號為電平”0”有效（編程控制模式），軟件進入編程狀態(tài)，對EPROM存放器進行寫入編程操作；（3）高位地址譯碼信號為電平”1”無效，對存放器對應0000H~3FFFH地址數(shù)據(jù)依次進行寫入操作（其中高位地址為0、低位地址從0000H到3FFFH依次加1）寫入值為數(shù)據(jù)總線對應值。（4）高位地址譯碼信號為電平”0”有效，對存放器對應4000H~7FFFH地址數(shù)據(jù)依次進行寫入操作（其中高位地址為1，低位地址從0000H到3FFFH依次加1）寫入值為數(shù)據(jù)總線對應值。（5）存放器地址為7FFFH時，寫入操作完成，控制軟件停頓對EPROM編程狀態(tài)，釋放對信號和信號控制。第30頁5.15試完成下面RAM系統(tǒng)擴充圖。假設系統(tǒng)已占用0000~27FFH段內(nèi)存地址空間，并擬將后面連續(xù)地址空間分配給該擴充RAM。第31頁譯碼器輸出A15~A14A13A12A11A10~A0地址空間/Q0000000000000000~111111111110000H~07FFH/Q10010800H~0FFFH/Q20101000H~17FFH/Q30111800H~1FFFH/Q4100H~27FFH/Q51010000000000~11111111112800H~2BFFH12C00H~2FFFH/Q6110/Q7111下面方案問題：1．地址不連續(xù)，驅(qū)動設計可能會比較麻煩；2．地址重復，浪費系統(tǒng)地址空間；3．不輕易了解，實際上使用可能會有問題；第32頁5.16某計算機系統(tǒng)存放器地