并行進(jìn)位加法器公開(kāi)課一等獎(jiǎng)省優(yōu)質(zhì)課大賽獲獎(jiǎng)?wù)n件

第7章慣用中規(guī)模集成組合邏輯電路學(xué)習(xí)關(guān)鍵點(diǎn)加法器編碼器、譯碼器多路選擇器、多路分配器一、二進(jìn)制并行加法器全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位邏輯電路稱(chēng)為全加器。Ai、Bi：加數(shù)，Ci-1：低位來(lái)進(jìn)位，Si：本位和，Ci：向高位進(jìn)位。一、二進(jìn)制并行加法器全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位邏輯電路稱(chēng)為全加器。全加器邏輯圖和邏輯符號(hào)實(shí)現(xiàn)多位二進(jìn)制數(shù)相加電路稱(chēng)為加法器。1、串行進(jìn)位加法器組成：把n位全加器串聯(lián)起來(lái)，低位全加器進(jìn)位輸出連接到相鄰高位全加器進(jìn)位輸入。特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐層傳遞，速度不高。2、并行進(jìn)位加法器（超前進(jìn)位加法器）進(jìn)位生成函數(shù)進(jìn)位傳遞函數(shù)進(jìn)位表示式和表示式4位超前進(jìn)位加法器遞推公式加法器級(jí)連集成二進(jìn)制4位超前進(jìn)位加法器1、8421BCD碼轉(zhuǎn)換為余3碼BCD碼+0011=余3碼2、二進(jìn)制并行加法/減法器3、并行進(jìn)位加法器應(yīng)用舉例M=0時(shí)，B0=B，電路執(zhí)行A+B+M=A+B運(yùn)算；當(dāng)M＝1時(shí)，B1=B，執(zhí)行A－B=A+B+1運(yùn)算。本節(jié)小結(jié)能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位邏輯電路稱(chēng)為半加器。能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位邏輯電路稱(chēng)為全加器。實(shí)現(xiàn)多位二進(jìn)制數(shù)相加電路稱(chēng)為加法器。按照進(jìn)位方式不一樣，加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。串行進(jìn)位加法器電路簡(jiǎn)單、但速度較慢，超前進(jìn)位加法器速度較快、但電路復(fù)雜。加法器除用來(lái)實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加外，還可用來(lái)設(shè)計(jì)代碼轉(zhuǎn)換電路、二進(jìn)制減法器和十進(jìn)制加法器等。二、編碼器和譯碼器輸入10個(gè)互斥數(shù)碼輸出4位二進(jìn)制代碼真值表（1）二—十進(jìn)制編碼器指示輸出ＳＳ＝０：輸出編碼ＡＢＣＤ無(wú)效；Ｓ＝１：輸出編碼ＡＢＣＤ有效．1、編碼器（2）優(yōu)先編碼器在優(yōu)先編碼器，每個(gè)輸入含有不一樣優(yōu)先級(jí)，當(dāng)多個(gè)輸入信號(hào)有效時(shí)，只對(duì)優(yōu)先級(jí)最高輸入信號(hào)編碼。集成3位二進(jìn)制優(yōu)先編碼器74LS148集成3位二進(jìn)制優(yōu)先編碼器74LS148真值表輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效IS為使能輸入端，低電平有效。OS為使能輸出端，通常接至低位芯片端IS。OS和IS配合能夠?qū)崿F(xiàn)多級(jí)編碼器之間優(yōu)先級(jí)別控制。QEX為擴(kuò)展輸出端，是控制標(biāo)志。QEX＝0表示是編碼輸出；QEX＝1表示不是編碼輸出。集成3位二進(jìn)制優(yōu)先編碼器74LS148級(jí)聯(lián)16線(xiàn)-4線(xiàn)優(yōu)先編碼器本節(jié)小結(jié)

用二進(jìn)制代碼表示特定對(duì)象過(guò)程稱(chēng)為編碼；實(shí)現(xiàn)編碼操作電路稱(chēng)為編碼器。編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器工作原理類(lèi)似，設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采取優(yōu)先編碼方案。2、譯碼器把代碼狀態(tài)特定含義翻譯出來(lái)過(guò)程稱(chēng)為譯碼，是編碼逆過(guò)程。實(shí)現(xiàn)譯碼操作電路稱(chēng)為譯碼器。（1）二進(jìn)制譯碼器設(shè)二進(jìn)制譯碼器輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼每一個(gè)狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。前者，輸出有效電平為高電平，稱(chēng)為高電平譯碼；后者，輸出有效電平為低電平，稱(chēng)為低電平譯碼。常見(jiàn)二進(jìn)制譯碼器有2-4線(xiàn)譯碼器、3-8線(xiàn)譯碼器和4-16線(xiàn)譯碼器。3-8譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥信號(hào)（輸出為高電平有效）邏輯表示式邏輯圖電路特點(diǎn)：與門(mén)組成陣列，每一個(gè)輸出都是最小項(xiàng)集成二進(jìn)制譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），S1、S3、S2為選通控制端。當(dāng)S1＝1、S3+S2=0時(shí)，譯碼器處于工作狀態(tài)；當(dāng)S1＝0、或S3+S2=1時(shí)，譯碼器處于禁止?fàn)顟B(tài)。真值表輸入：自然二進(jìn)制碼輸出：低電平有效

譯碼器各個(gè)輸出都是輸入變量最小項(xiàng)，能夠利用全譯碼器進(jìn)行組合電路設(shè)計(jì)。例用3-8譯碼器設(shè)計(jì)全減器邏輯電路。全減器真值表

一位全減器有三個(gè)輸入：被減數(shù)Ai、減數(shù)Bi、來(lái)自相鄰低位借位；有兩個(gè)輸出：差Di和相鄰高位借位Gi。依據(jù)二進(jìn)制減法規(guī)則，寫(xiě)出其真值表。由真值表寫(xiě)出其最小項(xiàng)表示式。Di（Ai、Bi、Gi-1）=m1+m2+m4

+m7Gi（Ai、Bi、Gi-1）=m1+m2+m3

+m7邏輯電路二-十進(jìn)制譯碼器輸入是十進(jìn)制數(shù)4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)10個(gè)信號(hào)，用Y9～Y0表示。因?yàn)槎?十進(jìn)制譯碼器有4根輸入線(xiàn)，10根輸出線(xiàn)，所以又稱(chēng)為4線(xiàn)-10線(xiàn)譯碼器。把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)電路，稱(chēng)為二-十進(jìn)制譯碼器。（2）二-十進(jìn)制譯碼器集成8421BCD碼譯碼器74LS42真值表（一）（輸入是正當(dāng)BCD碼）真值表（二）（輸入是非法BCD碼）TTL門(mén)電路7442拒絕非法BCD碼輸入，當(dāng)輸入是非法BCD碼時(shí)，10個(gè)輸出皆為1。（高電平無(wú)效）七段數(shù)碼顯示器內(nèi)部電路

用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣形式直觀地顯示出來(lái)電路，稱(chēng)為顯示譯碼器。（3）七段顯示譯碼器b=c=f=g=1，a=d=e=0時(shí)c=d=e=f=g=1，a=b=0時(shí)共陰極2、顯示譯碼器真值表僅適合用于共陰極LED真值表集成顯示譯碼器74LS48引腳排列圖功效表輔助端功效由真值表能夠看出，為了增強(qiáng)器件功效，在74LS48中還設(shè)置了一些輔助端。這些輔助端功效以下：（2）動(dòng)態(tài)滅零輸入端：低電平有效。當(dāng)＝0、且譯碼輸入全為0時(shí)，該位輸出不顯示，即0字被熄滅；當(dāng)譯碼輸入不全為0時(shí)，該位正常顯示。本輸入端用于消隱無(wú)效0。如數(shù)據(jù)0034.50可顯示為34.5。（1）試燈輸入端：低電平有效。當(dāng)＝0時(shí)，數(shù)碼管七段應(yīng)全亮，與輸入譯碼信號(hào)無(wú)關(guān)。本輸入端用于測(cè)試數(shù)碼管好壞。輔助端功效（3）滅燈輸入/動(dòng)態(tài)滅零輸出端：這是一個(gè)特殊引腳，有時(shí)用作輸入，有時(shí)用作輸出?？闯蔀檩斎胧褂?，且＝0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無(wú)關(guān)?？闯蔀檩敵鍪褂脮r(shí)，受控于和：當(dāng)＝1且＝0時(shí)，輸入數(shù)碼全0時(shí)，＝0；其它情況下＝1。本端鈕主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間連接。本節(jié)小結(jié)把代碼狀態(tài)特定含義翻譯出來(lái)過(guò)程稱(chēng)為譯碼，實(shí)現(xiàn)譯碼操作電路稱(chēng)為譯碼器。實(shí)際上譯碼器就是把一個(gè)代碼轉(zhuǎn)換為另一個(gè)代碼電路。譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器工作原理類(lèi)似，設(shè)計(jì)方法也相同。二進(jìn)制譯碼器能產(chǎn)生輸入變量全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和形式，所以，由二進(jìn)制譯碼器加上或門(mén)即可實(shí)現(xiàn)任何組合邏輯函數(shù)。另外，用4線(xiàn)-16線(xiàn)譯碼器還可實(shí)現(xiàn)BCD碼到十進(jìn)制碼變換。7.1.3多路選擇器和多路分配器1、多路選擇器多路選擇器也稱(chēng)為多路開(kāi)關(guān)（MUX）：從多路輸入信號(hào)中選擇一路信號(hào)輸出。有兩類(lèi)輸入：2n個(gè)數(shù)據(jù)輸入信號(hào)和n個(gè)控制輸入信號(hào)（又稱(chēng)地址輸入），一個(gè)輸出端。n位控制輸入從2n個(gè)數(shù)據(jù)輸入中選擇一路輸入信號(hào)從輸出端輸出。4路選擇器電路方框圖以下：控制（地址）A1A0控制開(kāi)關(guān)S打到何處。A1A0=00，S打到D0，Y=D0A1A0=01，S打到D1，Y=D1A1A0=10，S打到D2，Y=D2A1A0=11，S打到D3，Y=D3真值表邏輯表示式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。經(jīng)典集成數(shù)據(jù)選擇器雙4選1

74153選通控制端G為低電平有效，即G=0時(shí)芯片被選中，處于工作狀態(tài)；G=1時(shí)芯片被禁止，Y≡0。（G也稱(chēng)為使能端）本節(jié)小結(jié)

數(shù)據(jù)選擇器是能夠從來(lái)自不一樣地址多路數(shù)字信息中任意選出所需要一路信息作為輸出組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)初選擇控制信號(hào)決定。

2、多路分配器多路分配器也稱(chēng)為數(shù)據(jù)分配器（DEMUX）：依據(jù)n位控制輸入信號(hào)，在2n個(gè)數(shù)據(jù)輸入中選擇一路輸出，將一路輸入信號(hào)從該輸出端輸出。4路分配器電路方框圖以下：控制（地址）A1A0控制開(kāi)關(guān)S打到何處。A1A0=00，S打到f0，f0=DA1A0=01，S打到f1，f1=DA1A0=10，S打到f2，f2=DA1A0=11，S打到f3，f3=D由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表示式地址變量輸入數(shù)據(jù)把二進(jìn)制譯碼器使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端二進(jìn)制譯碼器就是數(shù)據(jù)分配器。由譯碼器74LS138組成1路-8路數(shù)據(jù)分配器數(shù)據(jù)輸入端G1=1G2A=0地址輸入端DEMUX與譯碼器十分相同,只要將多路分配器數(shù)據(jù)輸入端接1,則多路分配器四個(gè)輸出f0、f1、f2、f3就是地址輸入A1、A0最小項(xiàng)。數(shù)據(jù)分配器應(yīng)用