主要物料規(guī)格書-f3a-s8as532h

下列文件包涵晟元技術（以下簡稱為晟元）的私有信息。這些信息是精確、可靠的，在沒有本公司管理層的情況下，第不得使用或隨意；當然，任何在沒有、特殊條件、限制或告知的情況下對此信息的和擅自修改都是行為。及其他任何變更。在對本公司產(chǎn)品的使用中，晟元不背負任何責任或義務；而第在使用中則不得任何專利或其他知識。制等技術來支持產(chǎn)品的相關性能符合所需規(guī)格的一定程度的保證。除了明確的要求外,沒必晟元技術2005–2012?。，。版本章 作 內2011-11-...........................................................................................................................................................................II 介 結構 封 Cordis5+RISC 概 器...............................................................................................................................片內 中 定時 HASH算 圖圖3-1AS532H結構 圖5-1AS532H封裝 圖6-1AS532H地址 圖6-2OTP域定 圖7-1AS532H封裝尺寸 表表5-1AS532H管腳列 表6-2AS532H引導模 表6-3升級文件格 表6-4對稱算法性能指 表6-5對稱算法性能指 表6-6HASH算法性能指 縮寫與術CBC：CipherBlockChaining塊ECB：ElectronicCodeBook電子本OFB：OutputFeedback即輸出反饋模式CFB：CipherFeedback密文反饋ECDSA：TheEllipticCurveDigitalSignatureAlgorithmPKI：PublicKeyInfrastructure公鑰基礎設施RSA：RivestShamirAdlemenRSA公鑰算法SCI：SmartCardInterface智能卡接口TRNG：TrueRandomNumberGenerator真隨機數(shù)發(fā)生器JTAG：JointTestActionGroup邊界測試掃描接口SCM：SystemControlModule系統(tǒng)控制模塊GPIO：GeneralPurposeInput/Output通用輸入輸出接口SPI：SerialPeripheralInterface串行外設接口USB：UniversalSerialBus通用串行總線SQI：SerialQuadInterface四通道串行接口EFC：EmbeddedFlashController內嵌Flash控制器MPU：MemoryProtectionUnit器保護單元DCCM：DloselyCoupledBVCI：BasicVirtualComponent介AS532H采用LQFP48封裝，基于Cordis5+32位RSIC安全內核，96MHz典型工作頻率；內嵌國密RSA/ECDSA公鑰算法引擎（RSA支持最高2048位；自帶2KByte的OTPROM，256KByte的Flash，支SCI（ISO7816）主接口、SDI（SD2.0）主接口、SPI、UART、I2C等常用接口及豐富的GPIO引腳，可應用是低成本、高性能、外設豐富等，兼顧功能的多樣性，以提高金融設備廠商在市場上的價格競爭電子結構Cordis5+內定時器Cordis5+內定時器定時器 LD/ST通

帶MPU功能帶MPU功能

3-1AS532H主要Cordis5RISCNormalize，SwapTimerx2，含WDT支持和保1K字節(jié)指令 :OTP : :12 :集成PHY的高速USB2.0HS480Mbps)接,SPIx2,UARTx1,I2CxSCI(ISO7816主接口硬件加速AES和DES算法，當工作在96M時，加速度如下硬件加速公鑰算法,96M時，10241.35秒/次,25次/秒，2048位密鑰對生成12秒/次，簽名4次/秒國密SCB2（SM6）算法核SM6ECB加速度15MBytes/SSM6CBC加速度12MBytes/SSM6CFB加速度10MBytes/SSM6OFB加速度12MBytes/S隨機功率加擾，硬件防DPA/SPA真隨機數(shù)，通過FIPS140-2認證。真隨機數(shù)生成速度2.1MBytes/帶保護功能的可在外接SQIFLASH3.3V～5.5V32JTAG片上POR片內PLL封裝和引封5-1AS532H引腳列AS532H的管腳見表5-15-1AS532H1P3.3V電源輸出，外接10μF電2I3P1.8V電源輸出，外接4.7μF電4P地5UART0發(fā)送數(shù)據(jù)信通用輸入輸出端口 ROM引導模式選6UART0接收數(shù)據(jù)信通用輸入輸出端口7OSCI時鐘通用輸入輸出端口8OSCI復位通用輸入輸出端口9SCI數(shù)據(jù)通用輸入輸出端口ISCI卡信通用輸入輸出端口II通用輸入輸出端口通用輸入輸出端口JTAG_TDI/I通用輸入輸出端口O通用輸入輸出端口I通用輸入輸出端口I通用輸入輸出端口通用輸入輸出端口通用輸入輸出端口通用輸入輸出端口CLK_OUT/O通用輸入輸出端口SQI串行數(shù)據(jù)0（單通道通用輸入輸出端口SQI0_IO1/SQI串行數(shù)據(jù)1（單通道通用輸入輸出端口SQI串行數(shù)據(jù)2（單通道通用輸入輸出端口SQI串行數(shù)據(jù)3（單通道通用輸入輸出端口O通用輸入輸出端口SQI0_CS/AO通用輸入輸出端口通用輸入輸出端口通用輸入輸出端口O通用輸入輸出端口通用輸入輸出端口通用輸入輸出端口通用輸入輸出端口SPI0_MOSISPI0主輸出從輸入信IOSPI0_CLKSPI0時鐘通用輸入輸出端口SPI0主輸入從輸出信通用輸入輸出端口I2C串行通用輸入輸出端口I2C串行通用輸入輸出端口SPI1主輸出從輸入信通用輸入輸出端口SPI1_MISO/SPI1主輸入從輸出信通用輸入輸出端口SPI1時鐘通用輸入輸出端口USB差分數(shù)據(jù)線USB差分數(shù)據(jù)線O外接330歐姆下拉電阻，提供一個參考電流，增加P5V電功能Cordis5RISCAS532H采用晟元創(chuàng)新的Cordis5RISC核。體系結單周期ICCM（16KB2-wayassociated，64-byine，1KB指令指令系支持DSP器概256K字節(jié)12K通過SQI16M字節(jié)串行通過SDI接口可32GSD2.0器AS532H的器如圖6-1所示，在圖中未標明的區(qū)域都是保留的，這些區(qū)域的行為是未圖6-1AS532H地址區(qū)域將產(chǎn)生8192個周期等待，而不產(chǎn)生任何錯誤異常。1.8V低工作電壓頁大小1K字節(jié)，以256×32（32位）速度支持字編程，編程（32位）時間頁擦除（1K字節(jié)）時間編程/擦除次數(shù)不少于10,000次常溫下數(shù)據(jù)保存不少于100年OTP區(qū)大小為2K字節(jié)，以256×32x2位方式組織。OTP區(qū)只作為數(shù)據(jù)，其寫入和操6-2OTP序列號域：大小為32讀出，只要JTAG鎖止域中的32位數(shù)據(jù)不為0xFFFF_FFFF，則JTAG功能。中AS532H32個中斷，它的中斷類型包括外部中斷(Interrupt)和異常(Exception)兩種。異常錯誤會異步地發(fā)生)。而外部中斷是異步的，它們是有器件或者外部輸入的。AS532H的中斷系統(tǒng)分成高優(yōu)先級(H)，中優(yōu)先級（M）和低優(yōu)先級(L)三個優(yōu)先級類別。其中高優(yōu)先部中斷分成兩個Level2(中優(yōu)先級)和Level1(低優(yōu)先級)兩個級別。有設置成Level2或者Level1兩個級別。處于H優(yōu)先級的中斷是不可的，其余的29個外部中斷都是可以的。用戶可以通過設置對應的寄存器完成3種類型的中斷操作：所有外部中單獨Level2或者Level1的中在所有的中斷中，H優(yōu)先級的中斷優(yōu)先級最高，M次之，L優(yōu)先級的中斷具有最低的優(yōu)先級。另外，在同一個級別(Level1或者Level2)中，各個外部中斷也是優(yōu)先級順序的。碼遞增的。比如，當所有外部中斷處于同一級別時，IRQ3優(yōu)先級最低，IRQ7最高，IRQ31的優(yōu)先級僅次于IRQ7，IRQ8的優(yōu)先級高于IRQ6。如L26<L25，M2<M1）可以參見表6-1的說明。用戶可以通過對AUX_IRQ_LEV輔助寄存器的編以改變各可屏敝中斷的優(yōu)先級別，通過FLAG指令修改Status擴展寄存器的E1和E2位Level1或者Level2的中斷，通過編程AUX_IENABLE擴展寄存器單個外部中斷。LINK寄存器(ILINK1ILINK2)會自動載入中斷發(fā)生時的程序計數(shù)器(PC)值，AS532H中斷是由中斷向量表實現(xiàn)的，中斷發(fā)生時處理器僅跳轉到對應的中斷向量表處執(zhí)行，其余處理任務都由完成。中斷向量表中的偏移以及優(yōu)先級信息如表6-1所示，其中N/A表示對應的中斷沒有外設中斷信號連接。6-1AS532H0-H(不可修改1H(不可修改2InstructionH(不可修改3L(Level4L(Level5L(Level6M(Level7M(Level8L(Level9L(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(LevelL(Level含與處理器和器系統(tǒng)進行通信的邏輯。JTAG接口提供了對硬件斷點和對斷點的支持。功能特引導模6-2AS532H1非通過USB或UART0升級片內0-表6-3升級文件格稱長度[字節(jié)地址0x12345678為有效00Section4[p+SectionSection4[2ndsection長如果長度=0，則引導4[q+2ndsection起始地2ndSectionnAS532H微控制器的系統(tǒng)控制模塊（SCM）是整個的控制，用來管理系統(tǒng)及外設模塊的工作時鐘，復位邏輯以及系統(tǒng)工作電源。包含接外部晶體的片上振蕩器，一個可配置PLL，一個外可編程系統(tǒng)時鐘輸出可實現(xiàn)對系統(tǒng)時鐘的1-65536分片上POR可編程系統(tǒng)時鐘輸出以系統(tǒng)時鐘SYSCLK為時鐘源，經(jīng)分頻器分頻后，從引腳輸出。分頻器可配置參數(shù)為ClkoutDiv，輸出信號CLKOUT頻率為CLKOUT=SYSCLK/(ClkoutDiv+1)。當ClkoutDiv=0時，可編程系統(tǒng)時鐘輸出具有使能控制位，當ClkoutEn為1時，輸出允許，當ClkoutEn為0時，輸出。AS532H36GPIO,GPIO都可以配置為中斷輸入檢測（電平檢測和邊緣檢測，中斷向量是0x28(IRQ5)，每個GPIO引腳都可以單獨控制，不會影響其他GPIO的功能。GPIOB（3pinGPIOD（8pinpin，GPIO功能特所有的GPIOGPIO的驅動電流為AS532H的處理器中，有兩個定時器/計數(shù)器單元(Timer)Timer0和Timer1Cordis5Timer保護機制，使其可以有效的避免誤AS532H處理器中的定時器可以被配置成看門狗(WatchDogTimer，WDT)模式。使用擴展寄存器空間和特殊的硬件保護機制，使得這些定時器在被配置成WDT比普通的定時器更加的穩(wěn)定可靠。Timer0Timer132位定時器/計數(shù)器。它們在使用方式上完全相同，區(qū)別就在于每個Timer采用不同的擴展寄存器地址和中斷向量。AS532H中的定時器/計數(shù)器單元采用一個在處理器處于休眠模式下仍然工作的時鐘，所以它們可以功能特兩個獨立的包含WDT功能的32位定時Synochip獨創(chuàng)的硬件保護機制240個周期串行外設接口(SerialPeripheralInterface--SPI支持主或從模式，數(shù)據(jù)幀格式大范圍內可編程，以支持標準的最大化。內建4字節(jié)FIFO用于發(fā)送器和緩存。功能特SPISPI16MSBLSB3支持7位或者8內嵌4FIFO和4化。內建4字節(jié)FIFO用于發(fā)送器和緩存。功能特I2C規(guī)范I2CSTART/STOP/重復START/應答信號產(chǎn)生/檢內建FIFO(4字節(jié))幀格式大范圍內可編程，以支持標準的最大化。內建4字節(jié)FIFO用于發(fā)送器和緩存。功能特(UART)RS-23216在96MHz時鐘頻率下，高達1Mbps波特率LSB支持帶位起始位，5、6、7或8位數(shù)據(jù)位，偶/奇/無奇偶校驗，1、1.5或2內嵌4FIFO和4FIFOFIFO溢出、幀錯誤、奇偶校驗錯誤、傳輸線斷開錯功能特支