EDA技術課后答案

EDA習題第一章EDA的英文全稱是什么？EDA的中文含義是什么？答：EDAElectronicDesignAutomation的縮寫，直譯為：電子設計自動化。EDA技術？A技術有狹義和廣義之分A技術就是以大規(guī)?？删幊桃?guī)律器件為設計載體，系統(tǒng)到硬件系統(tǒng)的規(guī)律編譯、規(guī)律化簡、規(guī)律分割、規(guī)律綜合及優(yōu)化、規(guī)律布局布線、規(guī)律仿真，直至完成對于特定目標芯片的適配編譯、規(guī)律映射、編程下載等工作，最終形成集成電子系統(tǒng)或專用集成芯片的一門技術，或稱為IES/ASIC自動設計技術。EDA技術進展電子系統(tǒng)的設計有什么特點？答：①用軟件的方式設計硬件；②用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由有關的開升級；⑤整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、牢靠性高。從使用的角度來講，EDA技術主要包括幾個方面的內容？這幾個方面在整個電子系統(tǒng)的設計中分別起什么作用？答：EDA技術的學習主要應把握四個方面的內容：①大規(guī)?？删幊桃?guī)律器件；②硬件描述語言；③軟件開發(fā)工具；④試驗開發(fā)系統(tǒng)。其中，硬件描述語言是重點。性能指標以及如何選用，而對于各個產品的具體構造不必爭論過細。VHDL件的強數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性打算了VHDL語言的并行性、軟件法規(guī)定嫻熟地運用于自己的設計中。驗證各步驟的使用。件驗證。什么叫可編程規(guī)律器件(簡稱PLD)？FPGA和CPLD的中文含義分別是什么？國際上生產FPGA/CPLD的主流公司，并且在國內占有較大市場份額的主要有哪幾家？其產品系列有哪些？其可用規(guī)律門/等效門數(shù)大約在什么范圍？答：可編程規(guī)律器件(簡稱PLD)是一種由用戶編程以實現(xiàn)某種規(guī)律功能的型規(guī)律器件。FPGACPLD分別是現(xiàn)場可編程門陣列和簡潔可編程規(guī)律器件的簡稱。國際上生產FPGA/CPLD的主流公司，并且在國內占有市場份額較大的主要是Xilinx，Altera，Lattice三家公司。可用門數(shù)為～8a公司的D器件有5000～25000；LatticeISP-PLD器件有ispLSI1000，ispLSI2023，ispLSI3000，ispLSI600025000PLD等效門。FPGACPLD各包括幾個根本組成局部？答：FPGA/輸出單元和可編程連線三個局部。CPLD/輸出單元和可編程內部連線。FPGA/CPLDCPLDFPGA？常用的硬件描述語言有哪幾種？這些硬件描述語言在規(guī)律描述方面有什么區(qū)分？VHDL、Verilog、ABEL。VHDL：作為IEEE的工業(yè)標準硬件描述語言，在電子工程領域，已成為事實上的通用硬件描述語言;規(guī)律綜合力氣強，適合行為描述。VerilogEDARTL級和門電路級的描述，其綜合過程較VHDL稍簡潔VHDL。L由于其語言描述的獨立性，因而適用于各種不同規(guī)模的可編程器件的設計。目前比較流行的、主流廠家的EDA的軟件工具有哪些？這些開發(fā)軟件的主要區(qū)分是什么？EDA的軟件工具有AlteraMAX+plusIILatticeispEXPERT、XilinxFoundationSeries。FPGA/CPLDVHDL設計，其工程設計包括幾個主要步驟？每步的作用是什么？每步的結果是什么？:;要進展“規(guī)律綜合”---成一系列的規(guī)律電路及對應的關系〔電路分解；第三：要進展目標器件的“布線/適配”---在選用的目標器件中建立這些根本規(guī)律電路的對應關系〔規(guī)律實現(xiàn)〕將前面的軟件設計經(jīng)過編程變成具體的設計系〔物理實現(xiàn)；最終要進展硬件仿真/硬件測試---驗證所設計的系統(tǒng)是否符合要求。同時，在設計過程中要進展有關“仿真”---模擬有關設計結果與設計設想是否相符。設計根本流程如圖1-１所示。名詞解釋：規(guī)律綜合、規(guī)律適配、行為仿真、功能仿真、時序仿真。答：規(guī)律綜合：規(guī)律綜合器的功能就是將設計者在EDA平臺上完成的針對某個系統(tǒng)工程的HDL、原理圖或狀態(tài)圖形的描述，針對給定硬件構造組件進展編譯、優(yōu)化、轉換和綜合，最的硬件構造參數(shù)，它的功能就是將軟件描述與給定硬件構造用某種網(wǎng)表文件的方式聯(lián)系起FPGA/CPLDASIC的門陣列根本構造相映射的網(wǎng)表文件。JEDEC格式的文件。適配所選定的目標器件(FPGA/CPLD芯片)必需屬于原綜合器指定的目標器件系列。VHDLVHDL設計源程序直接送到VHDL仿真器中仿真，這就是所謂的VHDL行為仿真。由于此時的仿真只是依據(jù)VHDL的語義進展的，與具體電路沒有關系。功能仿真：僅對VHDL描述的規(guī)律功能進展測試模擬，以了解其實現(xiàn)的功能是否滿足原設計的要求，仿真過程不涉及具體器件的硬件特性，如延時特性。而，仿真精度要高得多。但時序仿真的仿真文件必需來自針對具體器件的布線/適配器所產EDIF/XNFFPGACPLD適配器的輸入文件。通過布線/適配的處理后，布線/適配器將生成一個VHDL網(wǎng)表文件，這個網(wǎng)表文件中包含了較為準確的延時信息，網(wǎng)表文件中描述的電路構造與布線/適配后的結果是全都VHDLVHDL仿真器中進展仿真，就可以得到準確的時序仿真結果了2-12-32-42-52-62.7VHDL、VerilogABEL語言的優(yōu)劣。VHDL：描述語言層次較高，不易把握底層電路，對綜合器的性能要求較高。有多種EDAIEEE標準。應用VHDL進展工程設計的優(yōu)點是多方面的，具體如下：與其他的硬件描述語言相比，VHDL具有更強的行為描述力氣。VHDL做出推斷。VHDL語句的行為描述力氣和程序構造，打算了它具有支持大規(guī)模設計的分解和已有設計的再利用功能。用VHDLEDA工具進展規(guī)律綜合和優(yōu)化，并自動把VHDL描述設計轉變成門級網(wǎng)表(依據(jù)不同的實現(xiàn)芯片)。(5)VHDL對設計的描述具有相對獨立性。(6)VHDL條件下，只需轉變類屬參量或函數(shù)，就能輕易地轉變設計的規(guī)模和構造。Verilog:EDA工具選IEEE標準。ABEL:ABEL的綜合器只有一家，ABEL正朝國際化標準努力。VHDL程序一般包括幾個組成局部？每局部的作用是什么？〔1〕〔2〕描述該設計實體與外界的接口信號說明構造體描述：用于描述該設計實體內部的組成及內部工作的規(guī)律關系構造體配置語句主要用于層次化的方式對特定的設計實體進展元件的例化，或是為實體選定某個特定的構造體VHDL語言中數(shù)據(jù)對象有幾種？各種數(shù)據(jù)對象的作用范圍如何？各種數(shù)據(jù)對象的實際物理含義是什么？數(shù)據(jù)對象有三種：變量、常量、信號常量的作用范圍取決于其所定義的位置。假設在程序包中定義，則可以用在調用該程序構體中，則只能用于該構造體。假設定義在進程/子程序中，則只能用于該進程/子程序。變量屬于局部量，作用范圍僅限于所定義的進程或子程序內部。定義在構造體中，則只能用于該構造體。信號表示硬件中的連線，用于各并行語句模塊之間的通信。變量一般用于存儲局/臨時數(shù)據(jù)。常量表示電路中的恒定電平，可使代碼中常數(shù)易于閱讀和修改。什么叫標識符？VHDL的根本標識符是怎樣規(guī)定的？標識符用來定義常量、變量、信號、端口、子程序或者參數(shù)的名字。VHDL的根本標識符就是以英文字母開頭，不連續(xù)使用下劃線，不以下劃線結尾的，由260-9以及下劃線組成的字符串。信號和變量在描述和使用時有哪些主要區(qū)分？/臨時數(shù)據(jù)。信號只能在進程或子程序的外部定義，表示硬件中的連線，用于各并行語句模塊之間的通信。信號用le關鍵字定義，賦值符號為”:=”信號賦值，可以設定延時量，需要延時一段時間后才執(zhí)行；變量賦值馬上執(zhí)行。VHDL語言中的標準數(shù)據(jù)類型有哪幾類？用戶可以自己定義的數(shù)據(jù)類型有哪幾類？并簡潔介紹各數(shù)據(jù)類型。標量型：屬單元素最根本的數(shù)據(jù)類型，通常用于描述一個單值數(shù)據(jù)對象，它包括實數(shù)類型、整數(shù)類型、枚舉類型和時間類型。復合類型：可以由細小的數(shù)據(jù)類型復合而成，如可有標量復合而成。復合類型主要有數(shù)組型和記錄型。存取類型：為給定的數(shù)據(jù)類型的數(shù)據(jù)對象供給存取方式。 文件類型：用于供給多值存取類型。用戶可自定義的數(shù)據(jù)類型：枚舉類型、整數(shù)類型、數(shù)組類型、記錄類型、時間類型、實數(shù)類型等BITSTD_LOGIC數(shù)據(jù)類型有什么區(qū)分？BIT01STD_LOGICBIT0和17U,X,Z,W,L,H,_用戶怎樣自定義數(shù)據(jù)類型？試舉例說明。TYPESUBTYPE實現(xiàn)。TYPEWEEKIS(SON,MON,TUE,WED,THU,FRI,SAT)SUBTYPEDIGITSINTEGERRANGE0TO9VHDL語言有哪幾類操作符？在一個表達式中有多種操作符時應按怎樣的準則進展運算？以下三個表達式是否等效：①A<=NOTBANDCORD;②A<=(NOTBANDC)ORD;③A<=NOTBAND(CORD).〔1〕〔2〕依據(jù)操作符的優(yōu)先級凹凸進展運算〔3〕這三個表達式不等效。1式表達錯誤，對同一優(yōu)先級的不同運算符應加上括號。2和3 式的運算挨次不同。3.16 在CASE語句中在什么狀況下可以不要WHENOTHERS語句？在什么狀況下確定要WHENOTHERS語句？答：case達式的全部可能取值時，可以不要whenothers語句。否則，要用whenothers表示其它未列出的選擇值。IF語句設計一個四－十六譯碼器PROCESS(G1,g2a,g2b,sel)beginif(g1=”1”andg2a=”0”andg2b=”0”)thenif(sel=“0000“)theny<=“1111111111111110“;elsif(sel=“0001“)theny<=“1111111111111101“;elsif(sel=“0010“)theny<=“1111111111111011“;elsif(sel=“0011“)theny<=“1111111111110111“;elsif(sel=“0100“)theny<=“1111111111101111“;elsif(sel=“0101“)theny<=“1111111111011111“;elsif(sel=“0110“)theny<=“1111111110111111“;elsif(sel=“0111“)theny<=“1111111101111111“;elsif(sel=“1000“)theny<=“1111111011111111“;elsif(sel=“1001“)theny<=“1111110111111111“;elsif(sel=“1010“)theny<=“1111101111111111“;elsif(sel=“1011“)theny<=“1111011111111111“;elsif(sel=“1100“)theny<=“1110111111111111“;elsif(sel=“1101“)theny<=“1101111111111111“;elsif(sel=“1110“)theny<=“1011111111111111“;elsif(sel=“1111“)theny<=“0111111111111111“;else y<=“XXXXXXXXXXXXXXXX“;endif;else Y<=“1111111111111111“;endif;endprocess;CASE語句設計一個四－十六譯碼器caseseliswhen“0000“=>y<=“1111111111111110“;when“0001“=>y<=“1111111111111101“;when“0010“=>y<=“1111111111111011“;when“0011“=>y<=“1111111111110111“;when“0100“=>y<=“1111111111101111“;when“0101“=>y<=“1111111111011111“;when“0110“=>y<=“1111111110111111“;when“0111“=>y<=“1111111101111111“;when“1000“=>y<=“1111111011111111“;when“1001“=>y<=“1111110111111111“;when“1010“=>y<=“1111101111111111“;when“1011“=>y<=“1111011111111111“;when“1100“=>y<=“1110111111111111“;when“1101“=>y<=“1101111111111111“;when“1110“=>y<=“1011111111111111“;when“1111“=>y<=“0111111111111111“;whenothers=>y<=“XXXXXXXXXXXXXXXX“;endcase什么叫進程語句？你是如何理解進程語句的并行性和挨次性的雙重特性的？s語句構造包含了一個代表實體中局部規(guī)律行為的獨立的挨次語句描述的進程一個構造體中可以有多個并行進程構造，而有一個進程內部構造卻是由一系列挨次語句來構成的，即進程語句間是并行執(zhí)行的進程的內部是挨次執(zhí)行的〔進程語句是一種描述硬件行為的語句，進程語句內部是由挨次語句構成的，內部執(zhí)行時〕0執(zhí)行幾遍？答：進程的啟動條件：敏感信號列表中的任何一個敏感信號的值發(fā)生變化，或者wait語句3遍3.28元件例化語句的作用是什么？元件例化語句包括幾個組成局部？各自的語句形式如何？什么叫元件例化中的位置關