EDA技術(shù)課后答案

EDA習(xí)題第一章EDA的英文全稱是什么？EDA的中文含義是什么？答：EDAElectronicDesignAutomation的縮寫(xiě)，直譯為：電子設(shè)計(jì)自動(dòng)化。EDA技術(shù)？A技術(shù)有狹義和廣義之分A技術(shù)就是以大規(guī)模可編程規(guī)律器件為設(shè)計(jì)載體，系統(tǒng)到硬件系統(tǒng)的規(guī)律編譯、規(guī)律化簡(jiǎn)、規(guī)律分割、規(guī)律綜合及優(yōu)化、規(guī)律布局布線、規(guī)律仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、規(guī)律映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T技術(shù)，或稱為IES/ASIC自動(dòng)設(shè)計(jì)技術(shù)。EDA技術(shù)進(jìn)展電子系統(tǒng)的設(shè)計(jì)有什么特點(diǎn)？答：①用軟件的方式設(shè)計(jì)硬件；②用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)升級(jí)；⑤整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、牢靠性高。從使用的角度來(lái)講，EDA技術(shù)主要包括幾個(gè)方面的內(nèi)容？這幾個(gè)方面在整個(gè)電子系統(tǒng)的設(shè)計(jì)中分別起什么作用？答：EDA技術(shù)的學(xué)習(xí)主要應(yīng)把握四個(gè)方面的內(nèi)容：①大規(guī)?？删幊桃?guī)律器件；②硬件描述語(yǔ)言；③軟件開(kāi)發(fā)工具；④試驗(yàn)開(kāi)發(fā)系統(tǒng)。其中，硬件描述語(yǔ)言是重點(diǎn)。性能指標(biāo)以及如何選用，而對(duì)于各個(gè)產(chǎn)品的具體構(gòu)造不必爭(zhēng)論過(guò)細(xì)。VHDL件的強(qiáng)數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性打算了VHDL語(yǔ)言的并行性、軟件法規(guī)定嫻熟地運(yùn)用于自己的設(shè)計(jì)中。驗(yàn)證各步驟的使用。件驗(yàn)證。什么叫可編程規(guī)律器件(簡(jiǎn)稱PLD)？FPGA和CPLD的中文含義分別是什么？國(guó)際上生產(chǎn)FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有較大市場(chǎng)份額的主要有哪幾家？其產(chǎn)品系列有哪些？其可用規(guī)律門/等效門數(shù)大約在什么范圍？答：可編程規(guī)律器件(簡(jiǎn)稱PLD)是一種由用戶編程以實(shí)現(xiàn)某種規(guī)律功能的型規(guī)律器件。FPGACPLD分別是現(xiàn)場(chǎng)可編程門陣列和簡(jiǎn)潔可編程規(guī)律器件的簡(jiǎn)稱。國(guó)際上生產(chǎn)FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有市場(chǎng)份額較大的主要是Xilinx，Altera，Lattice三家公司?？捎瞄T數(shù)為～8a公司的D器件有5000～25000；LatticeISP-PLD器件有ispLSI1000，ispLSI2023，ispLSI3000，ispLSI600025000PLD等效門。FPGACPLD各包括幾個(gè)根本組成局部？答：FPGA/輸出單元和可編程連線三個(gè)局部。CPLD/輸出單元和可編程內(nèi)部連線。FPGA/CPLDCPLDFPGA？常用的硬件描述語(yǔ)言有哪幾種？這些硬件描述語(yǔ)言在規(guī)律描述方面有什么區(qū)分？VHDL、Verilog、ABEL。VHDL：作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言;規(guī)律綜合力氣強(qiáng)，適合行為描述。VerilogEDARTL級(jí)和門電路級(jí)的描述，其綜合過(guò)程較VHDL稍簡(jiǎn)潔VHDL。L由于其語(yǔ)言描述的獨(dú)立性，因而適用于各種不同規(guī)模的可編程器件的設(shè)計(jì)。目前比較流行的、主流廠家的EDA的軟件工具有哪些？這些開(kāi)發(fā)軟件的主要區(qū)分是什么？EDA的軟件工具有AlteraMAX+plusIILatticeispEXPERT、XilinxFoundationSeries。FPGA/CPLDVHDL設(shè)計(jì)，其工程設(shè)計(jì)包括幾個(gè)主要步驟？每步的作用是什么？每步的結(jié)果是什么？:;要進(jìn)展“規(guī)律綜合”---成一系列的規(guī)律電路及對(duì)應(yīng)的關(guān)系〔電路分解；第三：要進(jìn)展目標(biāo)器件的“布線/適配”---在選用的目標(biāo)器件中建立這些根本規(guī)律電路的對(duì)應(yīng)關(guān)系〔規(guī)律實(shí)現(xiàn)〕將前面的軟件設(shè)計(jì)經(jīng)過(guò)編程變成具體的設(shè)計(jì)系〔物理實(shí)現(xiàn)；最終要進(jìn)展硬件仿真/硬件測(cè)試---驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合要求。同時(shí)，在設(shè)計(jì)過(guò)程中要進(jìn)展有關(guān)“仿真”---模擬有關(guān)設(shè)計(jì)結(jié)果與設(shè)計(jì)設(shè)想是否相符。設(shè)計(jì)根本流程如圖1-１所示。名詞解釋：規(guī)律綜合、規(guī)律適配、行為仿真、功能仿真、時(shí)序仿真。答：規(guī)律綜合：規(guī)律綜合器的功能就是將設(shè)計(jì)者在EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)工程的HDL、原理圖或狀態(tài)圖形的描述，針對(duì)給定硬件構(gòu)造組件進(jìn)展編譯、優(yōu)化、轉(zhuǎn)換和綜合，最的硬件構(gòu)造參數(shù)，它的功能就是將軟件描述與給定硬件構(gòu)造用某種網(wǎng)表文件的方式聯(lián)系起FPGA/CPLDASIC的門陣列根本構(gòu)造相映射的網(wǎng)表文件。JEDEC格式的文件。適配所選定的目標(biāo)器件(FPGA/CPLD芯片)必需屬于原綜合器指定的目標(biāo)器件系列。VHDLVHDL設(shè)計(jì)源程序直接送到VHDL仿真器中仿真，這就是所謂的VHDL行為仿真。由于此時(shí)的仿真只是依據(jù)VHDL的語(yǔ)義進(jìn)展的，與具體電路沒(méi)有關(guān)系。功能仿真：僅對(duì)VHDL描述的規(guī)律功能進(jìn)展測(cè)試模擬，以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求，仿真過(guò)程不涉及具體器件的硬件特性，如延時(shí)特性。而，仿真精度要高得多。但時(shí)序仿真的仿真文件必需來(lái)自針對(duì)具體器件的布線/適配器所產(chǎn)EDIF/XNFFPGACPLD適配器的輸入文件。通過(guò)布線/適配的處理后，布線/適配器將生成一個(gè)VHDL網(wǎng)表文件，這個(gè)網(wǎng)表文件中包含了較為準(zhǔn)確的延時(shí)信息，網(wǎng)表文件中描述的電路構(gòu)造與布線/適配后的結(jié)果是全都VHDLVHDL仿真器中進(jìn)展仿真，就可以得到準(zhǔn)確的時(shí)序仿真結(jié)果了2-12-32-42-52-62.7VHDL、VerilogABEL語(yǔ)言的優(yōu)劣。VHDL：描述語(yǔ)言層次較高，不易把握底層電路，對(duì)綜合器的性能要求較高。有多種EDAIEEE標(biāo)準(zhǔn)。應(yīng)用VHDL進(jìn)展工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的，具體如下：與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述力氣。VHDL做出推斷。VHDL語(yǔ)句的行為描述力氣和程序構(gòu)造，打算了它具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。用VHDLEDA工具進(jìn)展規(guī)律綜合和優(yōu)化，并自動(dòng)把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表(依據(jù)不同的實(shí)現(xiàn)芯片)。(5)VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性。(6)VHDL條件下，只需轉(zhuǎn)變類屬參量或函數(shù)，就能輕易地轉(zhuǎn)變?cè)O(shè)計(jì)的規(guī)模和構(gòu)造。Verilog:EDA工具選IEEE標(biāo)準(zhǔn)。ABEL:ABEL的綜合器只有一家，ABEL正朝國(guó)際化標(biāo)準(zhǔn)努力。VHDL程序一般包括幾個(gè)組成局部？每局部的作用是什么？〔1〕〔2〕描述該設(shè)計(jì)實(shí)體與外界的接口信號(hào)說(shuō)明構(gòu)造體描述：用于描述該設(shè)計(jì)實(shí)體內(nèi)部的組成及內(nèi)部工作的規(guī)律關(guān)系構(gòu)造體配置語(yǔ)句主要用于層次化的方式對(duì)特定的設(shè)計(jì)實(shí)體進(jìn)展元件的例化，或是為實(shí)體選定某個(gè)特定的構(gòu)造體VHDL語(yǔ)言中數(shù)據(jù)對(duì)象有幾種？各種數(shù)據(jù)對(duì)象的作用范圍如何？各種數(shù)據(jù)對(duì)象的實(shí)際物理含義是什么？數(shù)據(jù)對(duì)象有三種：變量、常量、信號(hào)常量的作用范圍取決于其所定義的位置。假設(shè)在程序包中定義，則可以用在調(diào)用該程序構(gòu)體中，則只能用于該構(gòu)造體。假設(shè)定義在進(jìn)程/子程序中，則只能用于該進(jìn)程/子程序。變量屬于局部量，作用范圍僅限于所定義的進(jìn)程或子程序內(nèi)部。定義在構(gòu)造體中，則只能用于該構(gòu)造體。信號(hào)表示硬件中的連線，用于各并行語(yǔ)句模塊之間的通信。變量一般用于存儲(chǔ)局/臨時(shí)數(shù)據(jù)。常量表示電路中的恒定電平，可使代碼中常數(shù)易于閱讀和修改。什么叫標(biāo)識(shí)符？VHDL的根本標(biāo)識(shí)符是怎樣規(guī)定的？標(biāo)識(shí)符用來(lái)定義常量、變量、信號(hào)、端口、子程序或者參數(shù)的名字。VHDL的根本標(biāo)識(shí)符就是以英文字母開(kāi)頭，不連續(xù)使用下劃線，不以下劃線結(jié)尾的，由260-9以及下劃線組成的字符串。信號(hào)和變量在描述和使用時(shí)有哪些主要區(qū)分？/臨時(shí)數(shù)據(jù)。信號(hào)只能在進(jìn)程或子程序的外部定義，表示硬件中的連線，用于各并行語(yǔ)句模塊之間的通信。信號(hào)用le關(guān)鍵字定義，賦值符號(hào)為”:=”信號(hào)賦值，可以設(shè)定延時(shí)量，需要延時(shí)一段時(shí)間后才執(zhí)行；變量賦值馬上執(zhí)行。VHDL語(yǔ)言中的標(biāo)準(zhǔn)數(shù)據(jù)類型有哪幾類？用戶可以自己定義的數(shù)據(jù)類型有哪幾類？并簡(jiǎn)潔介紹各數(shù)據(jù)類型。標(biāo)量型：屬單元素最根本的數(shù)據(jù)類型，通常用于描述一個(gè)單值數(shù)據(jù)對(duì)象，它包括實(shí)數(shù)類型、整數(shù)類型、枚舉類型和時(shí)間類型。復(fù)合類型：可以由細(xì)小的數(shù)據(jù)類型復(fù)合而成，如可有標(biāo)量復(fù)合而成。復(fù)合類型主要有數(shù)組型和記錄型。存取類型：為給定的數(shù)據(jù)類型的數(shù)據(jù)對(duì)象供給存取方式。 文件類型：用于供給多值存取類型。用戶可自定義的數(shù)據(jù)類型：枚舉類型、整數(shù)類型、數(shù)組類型、記錄類型、時(shí)間類型、實(shí)數(shù)類型等BITSTD_LOGIC數(shù)據(jù)類型有什么區(qū)分？BIT01STD_LOGICBIT0和17U,X,Z,W,L,H,_用戶怎樣自定義數(shù)據(jù)類型？試舉例說(shuō)明。TYPESUBTYPE實(shí)現(xiàn)。TYPEWEEKIS(SON,MON,TUE,WED,THU,FRI,SAT)SUBTYPEDIGITSINTEGERRANGE0TO9VHDL語(yǔ)言有哪幾類操作符？在一個(gè)表達(dá)式中有多種操作符時(shí)應(yīng)按怎樣的準(zhǔn)則進(jìn)展運(yùn)算？以下三個(gè)表達(dá)式是否等效：①A<=NOTBANDCORD;②A<=(NOTBANDC)ORD;③A<=NOTBAND(CORD).〔1〕〔2〕依據(jù)操作符的優(yōu)先級(jí)凹凸進(jìn)展運(yùn)算〔3〕這三個(gè)表達(dá)式不等效。1式表達(dá)錯(cuò)誤，對(duì)同一優(yōu)先級(jí)的不同運(yùn)算符應(yīng)加上括號(hào)。2和3 式的運(yùn)算挨次不同。3.16 在CASE語(yǔ)句中在什么狀況下可以不要WHENOTHERS語(yǔ)句？在什么狀況下確定要WHENOTHERS語(yǔ)句？答：case達(dá)式的全部可能取值時(shí)，可以不要whenothers語(yǔ)句。否則，要用whenothers表示其它未列出的選擇值。IF語(yǔ)句設(shè)計(jì)一個(gè)四－十六譯碼器PROCESS(G1,g2a,g2b,sel)beginif(g1=”1”andg2a=”0”andg2b=”0”)thenif(sel=“0000“)theny<=“1111111111111110“;elsif(sel=“0001“)theny<=“1111111111111101“;elsif(sel=“0010“)theny<=“1111111111111011“;elsif(sel=“0011“)theny<=“1111111111110111“;elsif(sel=“0100“)theny<=“1111111111101111“;elsif(sel=“0101“)theny<=“1111111111011111“;elsif(sel=“0110“)theny<=“1111111110111111“;elsif(sel=“0111“)theny<=“1111111101111111“;elsif(sel=“1000“)theny<=“1111111011111111“;elsif(sel=“1001“)theny<=“1111110111111111“;elsif(sel=“1010“)theny<=“1111101111111111“;elsif(sel=“1011“)theny<=“1111011111111111“;elsif(sel=“1100“)theny<=“1110111111111111“;elsif(sel=“1101“)theny<=“1101111111111111“;elsif(sel=“1110“)theny<=“1011111111111111“;elsif(sel=“1111“)theny<=“0111111111111111“;else y<=“XXXXXXXXXXXXXXXX“;endif;else Y<=“1111111111111111“;endif;endprocess;CASE語(yǔ)句設(shè)計(jì)一個(gè)四－十六譯碼器caseseliswhen“0000“=>y<=“1111111111111110“;when“0001“=>y<=“1111111111111101“;when“0010“=>y<=“1111111111111011“;when“0011“=>y<=“1111111111110111“;when“0100“=>y<=“1111111111101111“;when“0101“=>y<=“1111111111011111“;when“0110“=>y<=“1111111110111111“;when“0111“=>y<=“1111111101111111“;when“1000“=>y<=“1111111011111111“;when“1001“=>y<=“1111110111111111“;when“1010“=>y<=“1111101111111111“;when“1011“=>y<=“1111011111111111“;when“1100“=>y<=“1110111111111111“;when“1101“=>y<=“1101111111111111“;when“1110“=>y<=“1011111111111111“;when“1111“=>y<=“0111111111111111“;whenothers=>y<=“XXXXXXXXXXXXXXXX“;endcase什么叫進(jìn)程語(yǔ)句？你是如何理解進(jìn)程語(yǔ)句的并行性和挨次性的雙重特性的？s語(yǔ)句構(gòu)造包含了一個(gè)代表實(shí)體中局部規(guī)律行為的獨(dú)立的挨次語(yǔ)句描述的進(jìn)程一個(gè)構(gòu)造體中可以有多個(gè)并行進(jìn)程構(gòu)造，而有一個(gè)進(jìn)程內(nèi)部構(gòu)造卻是由一系列挨次語(yǔ)句來(lái)構(gòu)成的，即進(jìn)程語(yǔ)句間是并行執(zhí)行的進(jìn)程的內(nèi)部是挨次執(zhí)行的〔進(jìn)程語(yǔ)句是一種描述硬件行為的語(yǔ)句，進(jìn)程語(yǔ)句內(nèi)部是由挨次語(yǔ)句構(gòu)成的，內(nèi)部執(zhí)行時(shí)〕0執(zhí)行幾遍？答：進(jìn)程的啟動(dòng)條件：敏感信號(hào)列表中的任何一個(gè)敏感信號(hào)的值發(fā)生變化，或者wait語(yǔ)句3遍3.28元件例化語(yǔ)句的作用是什么？元件例化語(yǔ)句包括幾個(gè)組成局部？各自的語(yǔ)句形式如何？什么叫元件例化中的位置關(guān)