數(shù)電三章-組合邏輯電路(與“電路”有關(guān)文檔共24張)

相關(guān)知識(shí)回顧：邏輯運(yùn)算邏輯門與或非異或同或非門與門或門與非門或非門異或門同或門本章任務(wù)：1.組合邏輯電路的分析與設(shè)計(jì)2.常用組合邏輯模塊的使用由邏輯門組成第三章組合邏輯電路第1頁(yè)，共24頁(yè)。(2)學(xué)習(xí)常用中規(guī)模集成模塊(3)了解電路中的競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象本章重點(diǎn)(1)掌握分析和設(shè)計(jì)組合電路的基本方法加法器比較器譯碼器編碼器選擇器分配器本章基本內(nèi)容(1)電路分析與設(shè)計(jì)經(jīng)典的方法(2)常用組合邏輯模塊的靈活應(yīng)用第2頁(yè)，共24頁(yè)。

組合電路的分析

組合電路的設(shè)計(jì)第一節(jié)組合電路的分析和設(shè)計(jì)組合電路第3頁(yè)，共24頁(yè)。一、組合電路輸入：邏輯關(guān)系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)特點(diǎn)：電路由邏輯門構(gòu)成；輸出無(wú)反饋到輸入的回路；輸出與電路原來(lái)狀態(tài)無(wú)關(guān)。輸出：X1、X2、…、XnF1、F2、…、FmX1X2Xn…組合網(wǎng)絡(luò)組合電路方框圖F1F2Fm…不含記憶元件；第4頁(yè)，共24頁(yè)。二、組合電路的分析分析已知邏輯電路，總結(jié)其功能步驟：輸出函數(shù)表達(dá)式描述電路功能已知組合電路真值表第5頁(yè)，共24頁(yè)。ABCF00000010010001111000101111011111真值表

因此該電路為少數(shù)服從多數(shù)電路，稱表決電路。解：（1）由電路圖得邏輯表達(dá)式（2）由邏輯表達(dá)式得真值表（3）功能分析：多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出F為0。例1：試分析右圖所示邏輯電路的功能。&&&&ABCF第6頁(yè)，共24頁(yè)。解：（1）由電路圖得表達(dá)式（2）列出真值表例2：試分析下圖所示邏輯電路的功能。=1G2B2=1G1B1=1G0B0G3B3第7頁(yè)，共24頁(yè)。B3B2B1B0

G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000自然二進(jìn)制碼格雷碼（2）列出真值表（1）由電路圖得表達(dá)式

本電路是自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路。（3）分析功能第8頁(yè)，共24頁(yè)。注意：利用此式時(shí)對(duì)碼位序號(hào)大于（n-1）的位應(yīng)按0處理，如本例碼位的最大序號(hào)i=3，故B4應(yīng)為0，才能得到正確的結(jié)果。

推廣到一般，將n位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷碼：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換B4第9頁(yè)，共24頁(yè)。(1)寫出邏輯式例：分析下圖的邏輯功能.A

B.Y=ABAB

.A?B化簡(jiǎn)&&11.BAY&A

B

=AB+AB第10頁(yè)，共24頁(yè)。(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號(hào)=ABABY001100100111第11頁(yè)，共24頁(yè)。輸出函數(shù)表達(dá)式描述電路功能已知組合電路簡(jiǎn)化函數(shù)真值表三、組合電路的設(shè)計(jì)步驟：設(shè)計(jì)：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路形式變換根據(jù)設(shè)計(jì)所用芯片要求選擇所需門電路根據(jù)設(shè)計(jì)要求分析題意，將設(shè)計(jì)要求轉(zhuǎn)化為邏輯關(guān)系，這一步為設(shè)計(jì)組合邏輯電路的關(guān)鍵確定輸入、輸出、列出真值表寫出表達(dá)式并簡(jiǎn)化畫(huà)邏輯電路圖分析：分析已知邏輯電路，總結(jié)其功能第12頁(yè)，共24頁(yè)。例3：半加器的設(shè)計(jì)（1）半加器真值表（2）輸出函數(shù)（3）邏輯圖

輸入輸出被加數(shù)A

加數(shù)B

和S

進(jìn)位C0000011010101101（4）邏輯符號(hào)&ABC=1S∑COSCAB半加器邏輯符號(hào)

由表達(dá)式知，若無(wú)特別要求，用一個(gè)異或門和一個(gè)與門即可實(shí)現(xiàn)半加器電路。電路圖為：分析：半加器是將兩個(gè)一位二進(jìn)制數(shù)相加求和及向高位進(jìn)位的電路。因此，有兩個(gè)輸入（加數(shù)與被加數(shù)）及兩個(gè)輸出（和與進(jìn)位）。

設(shè)被加數(shù)和加數(shù)分別為A和B，和與進(jìn)位分別為S、C，真值表為：第13頁(yè)，共24頁(yè)。AiBiCiSiCi+1輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”),可用于判斷各輸入端的狀態(tài)是否相同。如果一個(gè)車間開(kāi)工，只需G2運(yùn)行即可滿足要求；(1)根據(jù)邏輯要求列狀態(tài)表或門、非門和與非門實(shí)現(xiàn)之設(shè)計(jì)：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路組合邏輯電路的分析與設(shè)計(jì)0110010100110設(shè)計(jì)：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路邏輯關(guān)系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)設(shè)被加數(shù)和加數(shù)分別為A和B，和與進(jìn)位分別為S、C，真值表為：將用“異或”門實(shí)現(xiàn)的半加器改為用“與非”門實(shí)現(xiàn)函數(shù)表達(dá)式變換形式：用“與非”門實(shí)現(xiàn)半加器邏輯圖如圖所示：&ABC&S&&&第14頁(yè)，共24頁(yè)。

全加器是實(shí)現(xiàn)例4：全加器的設(shè)計(jì)。全加器邏輯符號(hào)全加器真值表

輸入輸出

Ai

Bi

Ci

Si

Ci+10000000110010100110110010101011100111111一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)低位來(lái)的進(jìn)位相加和高位進(jìn)位∑COSiCi+1CiBiCIAi第15頁(yè)，共24頁(yè)。11111邏輯要求：如果一個(gè)車間開(kāi)工，只需G2運(yùn)行即可滿足要求；，G均代表一位二進(jìn)制數(shù)。設(shè)計(jì)：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路邏輯關(guān)系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)8421碼余三碼輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”),可用于判斷各輸入端的狀態(tài)是否相同。101011111101(1)電路分析與設(shè)計(jì)經(jīng)典的方法000000011000000011010001101101B3B2B1B0G3G2G1G0G1的容量是G2的兩倍。例5：試將8421BCD碼轉(zhuǎn)換成余三BCD碼。8421碼余三碼

B3

B2

B1

B0

E3

E2

E1

E0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010?

?

?

?111011?

?

?

?121100?

?

?

?131101?

?

?

?141110?

?

?

?151111?

?

?

?（2）卡諾圖（1）真值表B3B2B1B000011110000111100011??1?01??00?1E3B3B2B1B000011110000111100000??0?11??11?1E0B3B2B1B000011110000111100101??0?00??11?1E1B3B2B1B000011110000111101100??1?10??01?0E2第16頁(yè)，共24頁(yè)。（3）表達(dá)式（2）卡諾圖B3B2B1B000011110000111100011??1?01??00?1E3B3B2B1B000011110000111100000??0?11??11?1E0B3B2B1B000011110000111100101??0?00??11?1E1B3B2B1B000011110000111101100??1?10??01?0E2第17頁(yè)，共24頁(yè)。（4）電路圖（3）表達(dá)式8421BCD碼B3B2B1B08421BCD碼轉(zhuǎn)換成余3BCD碼的邏輯電路余3碼E1E0E2E3&&111&&&&&1&&&第18頁(yè)，共24頁(yè)。例:

某工廠有A、B、C三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個(gè)車間開(kāi)工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車間開(kāi)工，只需G1運(yùn)行，如果三個(gè)車間同時(shí)開(kāi)工，則G1和G2均需運(yùn)行。試畫(huà)出控制G1和G2運(yùn)行的邏輯圖。

設(shè)：A、B、C分別表示三個(gè)車間的開(kāi)工狀態(tài)：

開(kāi)工為“1”，不開(kāi)工為“0”；

G1和

G2運(yùn)行為“1”，不運(yùn)行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。第19頁(yè)，共24頁(yè)。

邏輯要求：如果一個(gè)車間開(kāi)工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車間開(kāi)工，只需G1運(yùn)行，如果三個(gè)車間同時(shí)開(kāi)工，則G1和G2均需運(yùn)行。開(kāi)工“1”不開(kāi)工“0”運(yùn)行“1”不運(yùn)行“0”(1)根據(jù)邏輯要求列狀態(tài)表0111001