印制線(xiàn)路板PCB級(jí)的電磁兼容設(shè)計(jì)

26/26線(xiàn)路板（PCB）級(jí)的電磁兼容設(shè)計(jì)1．引言印制線(xiàn)路板（PCB）是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接，它是各種電子設(shè)備最差不多的組成部分，它的性能直接關(guān)系到電子設(shè)備質(zhì)量的好壞。隨著信息化社會(huì)的進(jìn)展，各種電子產(chǎn)品經(jīng)常在一起工作，它們之間的干擾越來(lái)越嚴(yán)峻，因此，電磁兼容問(wèn)題也就成為一個(gè)電子系統(tǒng)能否正常工作的關(guān)鍵。同樣，隨著電于技術(shù)的進(jìn)展，PCB的密度越來(lái)越高，PCB設(shè)計(jì)的好壞對(duì)電路的干擾及抗干擾能力阻礙專(zhuān)門(mén)大。要使電子電路獲得最佳性能，除了元器件的選擇和電路設(shè)計(jì)之外，良好的PCB布線(xiàn)在電磁兼容性中也是一個(gè)特不重要的因素。既然PCB是系統(tǒng)的固有成分，在PCB布線(xiàn)中增強(qiáng)電磁兼容性可不能給產(chǎn)品的最終完成帶來(lái)附加費(fèi)用。然而，在印制線(xiàn)路板設(shè)計(jì)中，產(chǎn)品設(shè)計(jì)師往往只注重提高密度，減小占用空間，制作簡(jiǎn)單，或追求美觀，布局均勻，忽視了線(xiàn)路布局對(duì)電磁兼容性的阻礙，使大量的信號(hào)輻射到空間形成騷擾。一個(gè)拙劣的PCB布線(xiàn)能導(dǎo)致更多的電磁兼容問(wèn)題，而不是消除這些問(wèn)題。在專(zhuān)門(mén)多例子中，就算加上濾波器和元器件也不能解決這些問(wèn)題。到最后，不得不對(duì)整個(gè)板子重新布線(xiàn)。因此，在開(kāi)始時(shí)養(yǎng)成良好的PCB布線(xiàn)適應(yīng)是最省鈔票的方法。有一點(diǎn)需要注意，PCB布線(xiàn)沒(méi)有嚴(yán)格的規(guī)定，也沒(méi)有能覆蓋所有PCB布線(xiàn)的專(zhuān)門(mén)的規(guī)則。大多數(shù)PCB布線(xiàn)受限于線(xiàn)路板的大小和覆銅板的層數(shù)。一些布線(xiàn)技術(shù)能夠應(yīng)用于一種電路，卻不能用于另外一種，這便要緊依靠于布線(xiàn)工程師的經(jīng)驗(yàn)。然而依舊有一些普遍的規(guī)則存在，下面將對(duì)其進(jìn)行探討。為了設(shè)計(jì)質(zhì)量好、造價(jià)低的PCB，應(yīng)遵循以下一般原則：圖1：印制板元器件布置圖2．PCB上元器件布局圖1：印制板元器件布置圖首先，要考慮PCB尺寸大小。PCB尺寸過(guò)大時(shí)，印制線(xiàn)條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；過(guò)小，則散熱不行，且鄰近線(xiàn)條易受干擾。在確定PCB尺寸后．再確定專(zhuān)門(mén)元件的位置。最后，依照電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。電子設(shè)備中數(shù)字電路、模擬電路以及電源電路的元件布局和布線(xiàn)其特點(diǎn)各不相同，它們產(chǎn)生的干擾以及抑制干擾的方法不相同。此外高頻、低頻電路由于頻率不同，其干擾以及抑制干擾的方法也不相同。因此在元件布局時(shí)，應(yīng)該將數(shù)字電路、模擬電路以及電源電路分不放置，將高頻電路與低頻電路分開(kāi)。有條件的應(yīng)使之各自隔離或單獨(dú)做成一塊電路板。此外，布局中還應(yīng)特不注意強(qiáng)、弱信號(hào)的器件分布及信號(hào)傳輸方向途徑等問(wèn)題。在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照?qǐng)D1－①的方式排列元器件。在元器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，如此能夠獲得較好的抗噪聲效果。元件在印刷線(xiàn)路板上排列的位置要充分考慮抗電磁干擾問(wèn)題。原則之一是各部件之間的引線(xiàn)要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開(kāi)關(guān)等）這三部分合理地分開(kāi)，使相互間的信號(hào)耦合為最小。如圖1－②所示。時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要。2.1在確定專(zhuān)門(mén)元件的位置時(shí)要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線(xiàn)，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。(2)某些元器件或?qū)Ь€(xiàn)之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地點(diǎn)。(3)重量超過(guò)15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問(wèn)題。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。(4)關(guān)于電位器、可調(diào)電感線(xiàn)圈、可變電容器、微動(dòng)開(kāi)關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地點(diǎn)；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。(5)應(yīng)留出印制板定位孔及固定支架所占用的位置。2.2依照電路的功能單元對(duì)電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：(1)按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。(2)以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線(xiàn)和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。如此，不但美觀，而且裝焊容易，易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長(zhǎng)寬比為3:2或4:3。電路板面尺寸大于200x150mm時(shí)．應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。2.3PCB元器件通用布局要求：電路元件和信號(hào)通路的布局必須最大限度地減少無(wú)用信號(hào)的相互耦合：(1)低電子信號(hào)通道不能靠近高電平信號(hào)通道和無(wú)濾波的電源線(xiàn)，包括能產(chǎn)生瞬態(tài)過(guò)程的電路。(3)高、中、低速邏輯電路在PCB上要用不同區(qū)域。(4)安排電路時(shí)要使得信號(hào)線(xiàn)長(zhǎng)度最小。(5)保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線(xiàn)之間不能有過(guò)長(zhǎng)的平行信號(hào)線(xiàn)。(6)電磁干擾（EMI）濾波器要盡可能靠近EMI源，并放在同一塊線(xiàn)路板上。(7)DC/DC變換器、開(kāi)關(guān)元件和整流器應(yīng)盡可能靠近變壓器放置，以使其導(dǎo)線(xiàn)長(zhǎng)度最小。(8)盡可能靠近整流二極管放置調(diào)壓元件和濾波電容器。(9)印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。(10)對(duì)噪聲敏感的布線(xiàn)不要與大電流，高速開(kāi)關(guān)線(xiàn)平行。3．PCB布線(xiàn)3.1印刷線(xiàn)路板與元器件的高頻特性：一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線(xiàn)和預(yù)浸處理的多層結(jié)構(gòu)。在多層PCB中，設(shè)計(jì)者為了方便調(diào)試，會(huì)把信號(hào)線(xiàn)布在最外層。PCB上的布線(xiàn)是有阻抗、電容和電感特性的。阻抗：布線(xiàn)的阻抗是由銅和橫切面面積的重量決定的。例如，1盎司銅則有0.49mΩ電容：布線(xiàn)的電容是由絕緣體（EoEr）電流到達(dá)的范圍（A）以及走線(xiàn)間距（h）決定的。用等式表達(dá)為C＝EoErA/h，Eo是自由空間的介電常數(shù)（8.854pF/m），Er是PCB基體的相關(guān)介電常數(shù)（在FR4碾壓板中該值為4.7）電感：布線(xiàn)的電感平均分布在布線(xiàn)中，大約為1nH/mm。關(guān)于1盎司銅線(xiàn)來(lái)講，在0.25mm（10mil）厚的FR4碾壓板上，位于地線(xiàn)層上方的0.5mm（20mil）寬、20mm（800mil）長(zhǎng)的線(xiàn)能產(chǎn)生9.8m在高頻情況下，印刷線(xiàn)路板上的走線(xiàn)、過(guò)孔、電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻會(huì)產(chǎn)生對(duì)高頻信號(hào)的反射和汲取。走線(xiàn)的分布電容也會(huì)起作用。當(dāng)走線(xiàn)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，就產(chǎn)生天線(xiàn)效應(yīng)，噪聲通過(guò)走線(xiàn)向外發(fā)射。印刷線(xiàn)路板的過(guò)孔大約引起0.5pF的電容。一個(gè)集成電路本身的封裝材料引入2~6pF電容。一個(gè)線(xiàn)路板上的接插件，有520nH的分布電感。一個(gè)雙列直插的24引腳集成電路插座，引入4~18nH的分布電感。這些小的分布參數(shù)關(guān)于運(yùn)行在較低頻率下的微操縱器系統(tǒng)是能夠忽略不計(jì)的；而關(guān)于高速系統(tǒng)必須予以特不注意。下面便是幸免PCB布線(xiàn)分布參數(shù)阻礙而應(yīng)該遵循的一般要求：(1)增大走線(xiàn)的間距以減少電容耦合的串?dāng)_；(2)平行地布電源線(xiàn)和地線(xiàn)以使PCB電容達(dá)到最佳；(3)將敏感的高頻線(xiàn)布在遠(yuǎn)離高噪聲電源線(xiàn)的地點(diǎn)以減少相互之間的耦合；(4)加寬電源線(xiàn)和地線(xiàn)以減少電源線(xiàn)和地線(xiàn)的阻抗。3.2分割：分割是指用物理上的分割來(lái)減少不同類(lèi)型線(xiàn)之間的耦合，尤其是通過(guò)電源線(xiàn)和地線(xiàn)的耦合。圖2給出了用分割技術(shù)將4個(gè)不同類(lèi)型的電路分割開(kāi)的例子。在地線(xiàn)面，非金屬的溝用來(lái)隔離四個(gè)地線(xiàn)面。L和C作為板子上的每一部分的過(guò)濾器，減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時(shí)功率需求而要求放在靠近電源入口處。接口電路可能會(huì)需要抗靜電放電（ESD）和暫態(tài)抑制的器件或電路來(lái)提高其電磁抗擾性，應(yīng)獨(dú)立分割區(qū)域。關(guān)于L和C來(lái)講，最好不同分割區(qū)域使用各自的L和C，而不是用一個(gè)大的L和C，因?yàn)槿绱怂隳軌驗(yàn)椴煌碾娐诽峁┎煌臑V波特性。圖2：PCB地線(xiàn)分割3.3基準(zhǔn)面的射頻電流抑制：圖2：PCB地線(xiàn)分割不管是對(duì)多層PCB的基準(zhǔn)接地層依舊單層PCB的地線(xiàn)，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低，PCB的電磁兼容性能越好。由于流淌在負(fù)載和電源之間的射頻電流的阻礙，長(zhǎng)的返回通路將在彼此之間產(chǎn)生射頻耦合，因此返回通路應(yīng)當(dāng)盡可能的短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能的小。3.4布線(xiàn)分離：布線(xiàn)分離的作用是將PCB同一層內(nèi)相鄰線(xiàn)路之間的串?dāng)_和噪聲耦合最小化。所有的信號(hào)（時(shí)鐘，視頻，音頻，復(fù)位等等）在線(xiàn)與線(xiàn)、邊沿到邊沿間應(yīng)在空間上遠(yuǎn)離。為了進(jìn)一步的減小電磁耦合，將基準(zhǔn)地布放在關(guān)鍵信號(hào)附近或之間以隔離其他信號(hào)線(xiàn)上產(chǎn)生的或信號(hào)線(xiàn)相互之間產(chǎn)生的耦合噪聲。3.5電源線(xiàn)設(shè)計(jì)：依照印制線(xiàn)路板電流的大小，盡量加粗電源線(xiàn)寬度，減少環(huán)路電阻。同時(shí)、使電源線(xiàn)、地線(xiàn)的走向和數(shù)據(jù)傳遞的方向一致，如此有助于增強(qiáng)抗噪聲能力。3.6抑制反射干擾與終端匹配:圖4：時(shí)鐘信號(hào)的匹配圖3：常用終端匹配方法為了抑制出現(xiàn)在印制線(xiàn)終端的反射干擾，除了專(zhuān)門(mén)需要之外，應(yīng)盡可能縮短印制線(xiàn)的長(zhǎng)度和采納慢速電路。必要時(shí)可加終端匹配。終端匹配方法比較多，常見(jiàn)終端匹配方法見(jiàn)圖3所示。依照經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線(xiàn)條長(zhǎng)于10cm以上時(shí)就應(yīng)采納終端匹配措施。匹配電阻的阻值應(yīng)依照集成電路的輸出驅(qū)動(dòng)電流及汲取電流的最大值來(lái)決定。時(shí)鐘信號(hào)較多采納串聯(lián)匹配，見(jiàn)圖4所示。圖4：時(shí)鐘信號(hào)的匹配圖3：常用終端匹配方法3.7愛(ài)護(hù)與分流線(xiàn)路：在時(shí)鐘電路中，局部去耦電容關(guān)于減少沿著電源干線(xiàn)的噪聲傳播有著特不重要的作用。然而時(shí)鐘線(xiàn)同樣需要愛(ài)護(hù)以免受其他電磁干擾源的干擾，否則，受擾時(shí)鐘信號(hào)將在電路的其他地點(diǎn)引起問(wèn)題。設(shè)置分流和愛(ài)護(hù)線(xiàn)路是對(duì)關(guān)鍵信號(hào)（比如：對(duì)在一個(gè)充滿(mǎn)噪聲的環(huán)境中的系統(tǒng)時(shí)鐘信號(hào)）進(jìn)行隔離和愛(ài)護(hù)的特不有效的方法。PCB內(nèi)的分流或者愛(ài)護(hù)線(xiàn)路是沿著關(guān)鍵信號(hào)的線(xiàn)路兩邊布放隔離愛(ài)護(hù)線(xiàn)。愛(ài)護(hù)線(xiàn)路不僅隔離了由其他信號(hào)線(xiàn)上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號(hào)從與其他信號(hào)線(xiàn)的耦合中隔離開(kāi)來(lái)。分流線(xiàn)路和愛(ài)護(hù)線(xiàn)路之間的不同之處在于分流線(xiàn)路不必兩端端接（與地連接），然而愛(ài)護(hù)線(xiàn)路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層PCB中的愛(ài)護(hù)線(xiàn)路能夠每隔一段就加上到地的通路。3.8局部電源和IC間的去耦：在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)專(zhuān)門(mén)大的尖峰電流，形成瞬變的噪聲電壓。局部去耦能夠減少沿著電源干線(xiàn)的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個(gè)低頻騷擾濾波器的作用，同時(shí)作為一個(gè)電能貯存器以滿(mǎn)足突發(fā)的功率需求。此外，在每個(gè)IC的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近IC引腳，這將有助于濾除IC的開(kāi)關(guān)噪聲。配置去耦電容能夠抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制線(xiàn)路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：(1)電源輸入端跨接10~100μF的電解電容器。如有可能，接100μF以上的更好。(2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01μF的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1~10μF的鉭電容。這種器件的高頻阻抗特不小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流專(zhuān)門(mén)小（0.5μA以下）。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。(3)關(guān)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直接接入高頻退耦電容。(4)電容引線(xiàn)不能太長(zhǎng)，尤其是高頻旁路電容不能有引線(xiàn)。去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算：即10MHz取0.1μF。對(duì)微操縱器構(gòu)成的系統(tǒng)，取0.1~0.01μF之間都能夠。好的高頻去耦電容能夠去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。此外，還應(yīng)注意以下兩點(diǎn)：(1)在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采納RC汲取電路來(lái)汲取放電電流。一般R取1~2kΩ，C取2.2~4.7μF。(2)CMOS的輸入阻抗專(zhuān)門(mén)高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要通過(guò)電阻接地或接正電源。圖5：拐角設(shè)計(jì)3.9布線(xiàn)技術(shù)：圖5：拐角設(shè)計(jì)3.9.1過(guò)孔過(guò)孔一般被使用在多層印制線(xiàn)路板中。當(dāng)是高速信號(hào)時(shí)，過(guò)孔產(chǎn)生1到4nH的電感和0.3到0.5pF的電容。因此，當(dāng)鋪設(shè)高速信號(hào)通道時(shí)，過(guò)孔應(yīng)該被保持絕對(duì)的最少。關(guān)于高速的并行線(xiàn)（如地址和數(shù)據(jù)線(xiàn)），假如層的改變是不可幸免，應(yīng)該確保每根信號(hào)線(xiàn)的過(guò)孔數(shù)一樣。3.9.245度角的路徑圖6：短截線(xiàn)與過(guò)孔相似，直角的轉(zhuǎn)彎路徑應(yīng)該被幸免，因?yàn)樗趦?nèi)部的邊緣能產(chǎn)生集中的電場(chǎng)。該場(chǎng)能耦合較強(qiáng)噪聲到相鄰路徑，因此，當(dāng)轉(zhuǎn)動(dòng)路徑時(shí)全部的直角路徑應(yīng)該采納45度。圖5是45度路徑的一般規(guī)則。圖6：短截線(xiàn)3.9.3短截線(xiàn)如圖6所示短截線(xiàn)會(huì)產(chǎn)生反射，同時(shí)也潛在增加輻射天線(xiàn)的可能。盡管短截線(xiàn)長(zhǎng)度可能不是任何系統(tǒng)已知信號(hào)波長(zhǎng)的四分之一整數(shù)，然而附帶的輻射可能在短截線(xiàn)上產(chǎn)生振蕩。因此，幸免在傳送高頻率和敏感的信號(hào)路徑上使用短截線(xiàn)。3.9.4樹(shù)型信號(hào)線(xiàn)排列盡管樹(shù)型排列適用于多個(gè)PCB印制線(xiàn)路板的地線(xiàn)連接，但它帶有能產(chǎn)生多個(gè)短截線(xiàn)的信號(hào)路徑。因此，應(yīng)該幸免用樹(shù)型排列高速和敏感的信號(hào)線(xiàn)。3.9.5輻射型信號(hào)線(xiàn)排列輻射型信號(hào)排列通常有最短的路徑，以及產(chǎn)生從源點(diǎn)到接收器的最小延遲，然而這也能產(chǎn)生多個(gè)反射和輻射干擾，因此應(yīng)該幸免用輻射型排列高速和敏感信號(hào)線(xiàn)。3.9.6不變的路徑寬度信號(hào)路徑的寬度從驅(qū)動(dòng)到負(fù)載應(yīng)該是常數(shù)。改變路徑寬度時(shí)路徑阻抗（電阻，電感，和電容）會(huì)產(chǎn)生改變，從而產(chǎn)生反射和造成線(xiàn)路阻抗不平衡。因此最好保持路徑寬度不變。3.9.7洞和過(guò)孔密集通過(guò)電源和地層的過(guò)孔的密集會(huì)在接近過(guò)孔的地點(diǎn)產(chǎn)生局部化的阻抗差異。那個(gè)區(qū)域不僅成為信號(hào)活動(dòng)的“熱點(diǎn)”，而且供電面在這點(diǎn)是高阻，阻礙射頻電流傳遞。3.9.8切分孔隙與洞和過(guò)孔密集相同，電源層或地線(xiàn)層切分孔隙（即長(zhǎng)洞或?qū)捦ǖ溃?huì)在電源層和地層范圍內(nèi)產(chǎn)生不一致的區(qū)域，就象絕緣層一樣減少他們的效力，也局部性地增加了電源層和地層的阻抗。3.9.9接地金屬化填充區(qū)所有的金屬化填充區(qū)應(yīng)該被連接到地，否則，這些大的金屬區(qū)域能充當(dāng)輻射天線(xiàn)。3.9.10最小化環(huán)面積保持信號(hào)路徑和它的地返回線(xiàn)緊靠在一起將有助于最小化地環(huán)，因而，也幸免了潛在的天線(xiàn)環(huán)。關(guān)于高速單端信號(hào)，有時(shí)假如信號(hào)路徑?jīng)]有沿著低阻的地層走，地線(xiàn)回路可能也必須沿著信號(hào)路徑流淌來(lái)布置。3.10其它布線(xiàn)策略：采納平行走線(xiàn)能夠減少導(dǎo)線(xiàn)電感，但導(dǎo)線(xiàn)之間的互感和分布電容會(huì)增加，假如布局同意，電源線(xiàn)和地線(xiàn)最好采納井字形網(wǎng)狀布線(xiàn)結(jié)構(gòu)，具體做法是印制板的一面橫向布線(xiàn)，另一面縱向布線(xiàn)，然后在交叉孔處用金屬化孔相連。為了抑制印制板導(dǎo)線(xiàn)之間的串?dāng)_，在設(shè)計(jì)布線(xiàn)時(shí)應(yīng)盡量幸免長(zhǎng)距離的平行走線(xiàn)，盡可能拉開(kāi)線(xiàn)與線(xiàn)之間的距離，信號(hào)線(xiàn)與地線(xiàn)及電源線(xiàn)盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線(xiàn)之間設(shè)置一根接地的印制線(xiàn)，能夠有效地抑制串?dāng)_。3.10.1為了幸免高頻信號(hào)通過(guò)印制導(dǎo)線(xiàn)時(shí)產(chǎn)生的電磁輻射，在印制線(xiàn)路板布線(xiàn)時(shí)，需注意以下幾點(diǎn)：(1)布線(xiàn)盡可能把同一輸出電流而方向相反的信號(hào)利用平行布局方式來(lái)消除磁場(chǎng)干擾。(2)盡量減少印制導(dǎo)線(xiàn)的不連續(xù)性，例如導(dǎo)線(xiàn)寬度不要突變，導(dǎo)線(xiàn)的拐角應(yīng)大于90度，禁止環(huán)狀走線(xiàn)等。(3)時(shí)鐘信號(hào)引線(xiàn)最容易產(chǎn)生電磁輻射干擾，走線(xiàn)時(shí)應(yīng)與地線(xiàn)回路相靠近。(4)總線(xiàn)驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線(xiàn)。關(guān)于那些離開(kāi)印制線(xiàn)路板的引線(xiàn)，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。(5)由于瞬變電流在印制線(xiàn)條上所產(chǎn)生的沖擊干擾要緊是由印制導(dǎo)線(xiàn)的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線(xiàn)的電感量。印制導(dǎo)線(xiàn)的電感量與其長(zhǎng)度成正比，與其寬度成反比，因而短而精的導(dǎo)線(xiàn)對(duì)抑制干擾是有利的。時(shí)鐘引線(xiàn)、行驅(qū)動(dòng)器或總線(xiàn)驅(qū)動(dòng)器的信號(hào)線(xiàn)常常載有大的瞬變電流，印制導(dǎo)線(xiàn)要盡可能短。關(guān)于分立元件電路，印制導(dǎo)線(xiàn)寬度在1.5mm左右時(shí)，即可完全滿(mǎn)足要求；關(guān)于集成電路，印制導(dǎo)線(xiàn)寬度可在0.2～1.0mm之間選擇。(6)發(fā)熱元件周?chē)虼箅娏魍ㄟ^(guò)的引線(xiàn)盡量幸免使用大面積銅箔，否則，長(zhǎng)時(shí)刻受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀，如此有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。(7)焊盤(pán)中心孔要比器件引線(xiàn)直徑稍大一些。焊盤(pán)太大易形成虛焊。焊盤(pán)外徑D一般不小于(d+1.2)mm，其中d為引線(xiàn)孔徑。對(duì)高密度的數(shù)字電路，焊盤(pán)最小直徑可取(d+1.0)mm。3.10.2印刷線(xiàn)路板的布線(xiàn)還要注意以下問(wèn)題：(1)專(zhuān)用零伏線(xiàn)，電源線(xiàn)的走線(xiàn)寬度≥1mm；(2)電源線(xiàn)和地線(xiàn)盡可能靠近，以便使分布線(xiàn)電流達(dá)到均衡；(3)要為模擬電路專(zhuān)門(mén)提供一根零伏線(xiàn)；(4)為減少線(xiàn)間串?dāng)_，必要時(shí)可增加印刷線(xiàn)條間距離；(5)有意安插一些零伏線(xiàn)作為線(xiàn)間隔離；(6)印刷電路的插頭也要多安排一些零伏線(xiàn)作為線(xiàn)間隔離；(7)特不注意電流流通中的導(dǎo)線(xiàn)環(huán)路尺寸；(8)如有可能，在操縱線(xiàn)（于印刷板上）的入口處加接R-C濾波器去耦，以便消除傳輸中可能出現(xiàn)的干擾因素。3.11PCB布線(xiàn)通用規(guī)則：在設(shè)計(jì)印制線(xiàn)路板時(shí)，應(yīng)注意以下幾點(diǎn)：(1)從減小輻射騷擾的角度動(dòng)身，應(yīng)盡量選用多層板，內(nèi)層分不作電源層、地線(xiàn)層，用以降低供電線(xiàn)路阻抗，抑制公共阻抗噪聲，對(duì)信號(hào)線(xiàn)形成均勻的接地面，加大信號(hào)線(xiàn)和接地面間的分布電容，抑制其向空間輻射的能力。(2)電源線(xiàn)、地線(xiàn)、印制板走線(xiàn)對(duì)高頻信號(hào)應(yīng)保持低阻抗。在頻率專(zhuān)門(mén)高的情況下，電源線(xiàn)、地線(xiàn)、或印制板走線(xiàn)都會(huì)成為接收與發(fā)射騷擾的小天線(xiàn)。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線(xiàn)、地線(xiàn)及其他印制板走線(xiàn)本身的高頻阻抗。因此，各種印制板走線(xiàn)要短而粗，線(xiàn)條要均勻。(3)電源線(xiàn)、地線(xiàn)及印制導(dǎo)線(xiàn)在印制板上的排列要恰當(dāng)，盡量做到短而直，以減小信號(hào)線(xiàn)與回線(xiàn)之間所形成的環(huán)路面積。(4)時(shí)鐘發(fā)生器盡量靠近到用該時(shí)鐘的器件。(5)石英晶體振蕩器外殼要接地。(6)用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線(xiàn)盡量短。(7)印制板盡量使用45°折線(xiàn)而不用90°折線(xiàn)布線(xiàn)以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。(8)單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地；電源線(xiàn)、地線(xiàn)盡量粗。(9)I/O驅(qū)動(dòng)電路盡量靠近印刷板邊的接插件，讓其盡快離開(kāi)印刷板。(10)關(guān)鍵的線(xiàn)要盡量粗，并在兩邊加上愛(ài)護(hù)地。高速線(xiàn)要短而直。(11)元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無(wú)引線(xiàn)的貼片電容。(12)對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分地線(xiàn)寧可統(tǒng)一也不要交叉。(13)時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)離I/O線(xiàn)和接插件。(14)模擬電壓輸入線(xiàn)、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線(xiàn)，特不是時(shí)鐘。(15)時(shí)鐘線(xiàn)垂直于I/O線(xiàn)比平行I/O線(xiàn)干擾小，時(shí)鐘元件引腳需遠(yuǎn)離I/O電纜。(16)石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)。(17)弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路。(18)任何信號(hào)都不要形成環(huán)路，如不可幸免，讓環(huán)路區(qū)盡量小。4．PCB板的地線(xiàn)設(shè)計(jì)在電子設(shè)備中，接地是操縱干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中地線(xiàn)結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在PCB板的地線(xiàn)設(shè)計(jì)中，接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，從此減少?gòu)碾娐贩祷氐诫娫粗g的接地回路的電勢(shì)。(1)正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線(xiàn)和器件間的電感阻礙較小，而接地電路形成的環(huán)流對(duì)干擾阻礙較大，因而應(yīng)采納一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線(xiàn)阻抗變得專(zhuān)門(mén)大，現(xiàn)在應(yīng)盡量降低地線(xiàn)阻抗，應(yīng)采納就近多點(diǎn)接地。當(dāng)工作頻率在1~10MHz時(shí)，假如采納一點(diǎn)接地，其地線(xiàn)長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采納多點(diǎn)接地法。高頻電路宜采納多點(diǎn)串聯(lián)接地，地線(xiàn)應(yīng)短而粗，高頻元件周?chē)M量布置柵格狀大面積接地銅箔。(2)將數(shù)字電路與模擬電路分開(kāi)電路板上既有高速邏輯電路，又有線(xiàn)性電路，應(yīng)使它們盡量分開(kāi)，而兩者的地線(xiàn)不要相混，分不與電源端地線(xiàn)相連。要盡量加大線(xiàn)性電路的接地面積。(3)盡量加粗接地線(xiàn)若接地線(xiàn)專(zhuān)門(mén)細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線(xiàn)盡量加粗，使它能通過(guò)三倍于印制線(xiàn)路板的同意電流。如有可能，接地線(xiàn)的寬度應(yīng)大于3mm。(4)將接地線(xiàn)構(gòu)成閉環(huán)路設(shè)計(jì)只由數(shù)字電路組成的印制線(xiàn)路板的地線(xiàn)系統(tǒng)時(shí)，將接地線(xiàn)做成閉環(huán)路能夠明顯的提高抗噪聲能力。其緣故在于：印制線(xiàn)路板上有專(zhuān)門(mén)多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線(xiàn)粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。(5)當(dāng)采納多層線(xiàn)路板設(shè)計(jì)時(shí)，可將其中一層作為“全地平面”，如此可減少接地阻抗，同時(shí)又起到屏蔽作用。我們常常在印制板周邊布一圈寬的地線(xiàn)，也是起著同樣的作用。(6)單層PCB的接地線(xiàn)在單層（單面）PCB中，接地線(xiàn)的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無(wú)法實(shí)現(xiàn)星形布線(xiàn)，因此跳線(xiàn)和地線(xiàn)寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線(xiàn)路阻抗與電感的變化。(7)雙層PCB的接地線(xiàn)在雙層（雙面）PCB中，關(guān)于數(shù)字電路優(yōu)先使用地線(xiàn)柵格/點(diǎn)陣布線(xiàn)，這種布線(xiàn)方式能夠減少接地阻抗、接地回路和信號(hào)環(huán)路。像在單層PCB中那樣，地線(xiàn)和電源線(xiàn)的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號(hào)和電源線(xiàn)放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗。現(xiàn)在，去耦電容能夠放置在距離IC供電線(xiàn)和接地層之間盡可能近的地點(diǎn)。(8)PCB電容在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線(xiàn)和地線(xiàn)的平行布放也將存在這種電容效應(yīng)。PCB電容的一個(gè)優(yōu)點(diǎn)是它具有特不高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線(xiàn)上的低串連電感，它等效于一個(gè)均勻分布在整個(gè)板上的去耦電容。沒(méi)有任何一個(gè)單獨(dú)的分立元件具有那個(gè)特性。(9)高速電路與低速電路布放高速電路和元件時(shí)應(yīng)使其更接近接地面，而低速電路和元件應(yīng)使其接近電源面。(10)地的銅填充在某些模擬電路中，沒(méi)有用到的電路板區(qū)域是由一個(gè)大的接地面來(lái)覆蓋，以此提供屏蔽和增加去耦能力。然而假如這片銅區(qū)是懸空的（比如它沒(méi)有和地連接），那么它可能表現(xiàn)為一個(gè)天線(xiàn)，并將導(dǎo)致電磁兼容問(wèn)題。(11)多層PCB中的接地面和電源面在多層PCB中，推舉把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個(gè)板上產(chǎn)生一個(gè)大的PCB電容。速度最快的關(guān)鍵信號(hào)應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號(hào)則布置靠近電源面。(12)電源要求當(dāng)電路需要不止一個(gè)電源供給時(shí)，采納接地將每個(gè)電源分離開(kāi)。然而在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個(gè)電源中引出的電源線(xiàn)和地線(xiàn)同其他的電源線(xiàn)和地線(xiàn)分隔開(kāi)，這同樣有助于幸免電源之間的噪聲耦合。5．模擬數(shù)字混合線(xiàn)路板的設(shè)計(jì)如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？有兩個(gè)差不多原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采納一個(gè)參考面。相反，假如系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線(xiàn)(注：小型偶極天線(xiàn)的輻射大小與線(xiàn)的長(zhǎng)度、流過(guò)的電流大小以及頻率成正比)；而假如信號(hào)不能通過(guò)盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線(xiàn)(注：小型環(huán)狀天線(xiàn)的輻射大小與環(huán)路面積、流過(guò)環(huán)路的電流大小以及頻率的平方成正比)。在設(shè)計(jì)中要盡可能幸免這兩種情況。有人建議將混合信號(hào)電路板上的數(shù)字地和模擬地分割開(kāi)，如此能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，然而存在專(zhuān)門(mén)多潛在的問(wèn)題，在復(fù)雜的大型系統(tǒng)中問(wèn)題尤其突出。最關(guān)鍵的問(wèn)題是不能跨越分割間隙布線(xiàn)，一旦跨越了分割間隙布線(xiàn)，電磁輻射和信號(hào)串?dāng)_都會(huì)急劇增加。在PCB設(shè)計(jì)中最常見(jiàn)的問(wèn)題確實(shí)是信號(hào)線(xiàn)跨越分割地或電源而產(chǎn)生EMI問(wèn)題。了解電流回流到地的路徑和方式是優(yōu)化混合信號(hào)電路板設(shè)計(jì)的關(guān)鍵。許多設(shè)計(jì)工程師僅僅考慮信號(hào)電流從哪兒流過(guò)，而忽略了電流的具體路徑。假如必須對(duì)地線(xiàn)層進(jìn)行分割，而且必須通過(guò)分割之間的間隙布線(xiàn)，能夠先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個(gè)地之間的連接橋，然后通過(guò)該連接橋布線(xiàn)。如此，在每一個(gè)信號(hào)線(xiàn)的下方都能夠提供一個(gè)直接的電流回流路徑，從而使形成的環(huán)路面積專(zhuān)門(mén)小。采納光隔離器件或變壓器也能實(shí)現(xiàn)信號(hào)跨越分割間隙。關(guān)于前者，跨越分割間隙的是光信號(hào)；在采納變壓器的情況下，跨越分割間隙的是磁場(chǎng)。還有一種可行的方法是采納差分信號(hào)：信號(hào)從一條線(xiàn)流入從另外一條信號(hào)線(xiàn)返回，這種情況下，不需要地作為回流路徑。在實(shí)際工作中一般傾向于使用統(tǒng)一地，將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號(hào)在電路板所有層的模擬區(qū)內(nèi)布線(xiàn)，而數(shù)字信號(hào)在數(shù)字電路區(qū)內(nèi)布線(xiàn)。在這種情況下，數(shù)字信號(hào)返回電流可不能流入到模擬信號(hào)的地。只有將數(shù)字信號(hào)布線(xiàn)在電路板的模擬部分之上或者將模擬信號(hào)布線(xiàn)在電路板的數(shù)字部分之上時(shí)，才會(huì)出現(xiàn)數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。出現(xiàn)這種問(wèn)題并不是因?yàn)闆](méi)有分割地，真正緣故是數(shù)字信號(hào)布線(xiàn)不適當(dāng)。在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時(shí)，大多數(shù)的A/D轉(zhuǎn)換器廠商會(huì)建議：將AGND和DGND管腳通過(guò)最短的引線(xiàn)連接到同一個(gè)低阻抗的地上。假如系統(tǒng)僅有一個(gè)A/D轉(zhuǎn)換器，上面的問(wèn)題就專(zhuān)門(mén)容易解決。將地分割開(kāi)，在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。采取該方法時(shí)，必須保證兩個(gè)地之間的連接橋?qū)挾扰cIC等寬，同時(shí)任何信號(hào)線(xiàn)都不能跨越分割間隙。假如系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個(gè)A/D轉(zhuǎn)換器如何樣連接呢？假如在每一個(gè)A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數(shù)字地之間的隔離就毫無(wú)意義。而假如不如此連接，就違反了廠商的要求。最好的方法是開(kāi)始時(shí)就用統(tǒng)一地。將統(tǒng)一的地分為模擬部分和數(shù)字部分。如此的布局布線(xiàn)既滿(mǎn)足了IC器件廠商對(duì)模擬地和數(shù)字地管腳低阻抗連接的要求，同時(shí)又可不能形成環(huán)路天線(xiàn)或偶極天線(xiàn)而產(chǎn)生EMC問(wèn)題?；旌闲盘?hào)PCB設(shè)計(jì)是一個(gè)復(fù)雜的過(guò)程，設(shè)計(jì)過(guò)程要注意以下幾點(diǎn)：(1)PCB分區(qū)為獨(dú)立的模擬部分和數(shù)字部分。(2)合適的元器件布局。(3)A/D轉(zhuǎn)