簡易頻率特性測試儀畢業(yè)設(shè)計論文

題目簡易頻率特性測試儀電子工程系應(yīng)用電子技術(shù)專業(yè)應(yīng)電二班簡易頻率特性測試儀摘要：簡易頻率特性測試儀是以51單片機為控制核心的一種測量頻率的儀器，具有較寬的可測試帶寬。電路由正交掃頻信號源、被測網(wǎng)絡(luò)、混頻器、低通濾波器、ADC以及液晶顯示部分組成。正交掃頻信號源AD9854采用DDS技術(shù)產(chǎn)生高穩(wěn)定的頻率、相位、幅度可編程調(diào)制的正弦和余弦信號。被測網(wǎng)絡(luò)是一個RLC串聯(lián)諧振電路，其前后分別添加電壓跟隨器和電阻網(wǎng)絡(luò)使其與相鄰電路電阻匹配?；祛l器采用性能高，功耗低的SA602A，將信號源輸出的正余弦信號與經(jīng)過被測網(wǎng)絡(luò)出來的處理信號進一步處理，產(chǎn)生高頻與低頻兩種信號。低通濾波器采用max274芯片過濾較高頻信號，外接元件少，參數(shù)調(diào)節(jié)方便，也具有良好的抗干擾性。ADC選用AD8317外置，提高AD轉(zhuǎn)換性能。整體電路實現(xiàn)了測量較高頻率信號的頻率測量及幅頻特性與相頻特性的顯示。Abstract：關(guān)鍵詞：DDS技術(shù)、中頻正交解調(diào)原理、RLC振蕩電路。Abstract：SimplefrequencycharacteristictesterisametricalinstrumentKeywords：whichisoperatedby51singlechipcomputer,Ithasawidebandwidth.Thecircuitiscomposedoforthogonalfrequencysweepsignalsource,themeasurednetwork,mixer,low-passfilter,ADCandliquidcrystaldisplaypart.OrthogonalfrequencysweepsignalsourceAD9854usingDDStechnologytoproducefrequency,phase,amplitudeandhighstabilityoftheprogrammablemodulationsineandcosinesignal.ThemeasurednetworkisaRLCseriesresonantcircuit,avoltagefollowerandtheresistornetworktomatchtheadjacentcircuitresistancerespectivelybeforeandafteraddingthe.Themixeruseshighperformance,lowpowerSA602A,thesineandcosinesignalsourceoutputandtheprocessedsignalmeasurednetworkforfurtherprocessing,toproducehighandlowfrequencysignaltwo.LowpassfilterusingMAX274chipfilterhighfrequencysignals,lessexternalcomponents,easytoadjusttheparameters,andalsohasgoodanti-interferenceperformance.ADCuseAD8317external,enhanceADconversionperformance.Thewholecircuitofthedisplayfrequencymeasurementandtheamplitudefrequencycharacteristicmeasurementofhighfrequencysignalandthephasefrequencycharacteristic.Keywords：DDStechnology、Quadraturedemodulation,RLCoscillatingcircuit.目錄-1摘要TOC\o"1-5"\h\z\o"CurrentDocument"第1章設(shè)計任務(wù)4目錄-1\o"CurrentDocument"1.1基本要求4\o"CurrentDocument"1.2發(fā)揮部分4\o"CurrentDocument"第二章方案論證5\o"CurrentDocument"2.1信號源的選擇5\o"CurrentDocument"2.2放大器的選擇5\o"CurrentDocument"2.3混頻器的選擇6\o"CurrentDocument"2.4阻抗匹配7\o"CurrentDocument"2.5整體電路方案7\o"CurrentDocument"第三章理論分析與計算7\o"CurrentDocument"第四章測試結(jié)果與誤差分析9\o"CurrentDocument"第五章結(jié)論、心得與體會10附錄1：11\o"CurrentDocument"附錄2：12第1章設(shè)計任務(wù)1?1基本要求頻率范圍為1MHz~40MHz，頻率穩(wěn)定度＜10-4；頻率可設(shè)置，最小設(shè)置單位100kHz。正交信號相位差誤差的絕對值＜5°，幅度平衡誤差的絕對值＜5%。信號電壓的峰峰值N1V，幅度平坦度＜5%?？蓲哳l輸出，掃頻范圍及頻率步進值可設(shè)置，最小步進100kHz；要求連續(xù)掃頻輸出，一次掃頻時間＜2s。1?2發(fā)揮部分使用基本要求中完成的正交掃頻信號源，制作頻率特性測試儀。輸入阻抗為50Q輸出阻抗為50Q可進行點頻測量；幅頻測量誤差的絕對值＜0.5dB，相頻測量誤差的絕對值＜5°；數(shù)據(jù)顯示的分辨率：電壓增益0.1dB，相移0.1°。制作一個RLC串聯(lián)諧振電路作為被測網(wǎng)絡(luò)，如圖2所示，其中Ri和Ro分別為頻率特性測試儀的輸入阻抗和輸出阻抗；制作的頻率特性測試儀可對其進行線性掃頻測量。要求被測網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對值＜5%；有載品質(zhì)因數(shù)為4，誤差的絕對值＜5%；有載最大電壓增益N-1dB；掃頻測量制作的被測網(wǎng)絡(luò)，顯示其中心頻率和-3dB帶寬，頻率數(shù)據(jù)顯示的分辨率為100kHz；掃頻測量并顯示幅頻特性曲線和相頻特性曲線，要求具有電壓增益、相移和頻率坐標刻度。圖1—1RLC串聯(lián)諧振電路第二章方案論證2.1信號源的選擇方案一：采用反饋型LC振蕩原理，選擇合適的電容、電感就能產(chǎn)生相應(yīng)的正弦信號。此方案器件比較簡單，但是難以達到高精度的程控調(diào)節(jié)，而且穩(wěn)定度不高，故不采用。方案二：采用DDS技術(shù)的基本原理。DDS技術(shù)是基于奈奎斯特采樣定理，將模擬信號進行采集，經(jīng)量化后存入存儲器中，通過CPLD或者FPGA進行尋址查表輸出波形的數(shù)據(jù)，再經(jīng)D/A轉(zhuǎn)換濾波即可恢復(fù)原波形。根據(jù)奈奎斯特采樣定理知，要使信號能夠恢復(fù)，必須滿足采樣頻率大于被采樣信號最高頻率的2倍，否則將產(chǎn)生混疊，經(jīng)D/A不能恢復(fù)原信號。此方案產(chǎn)生的波形比較穩(wěn)定，在高頻輸出時會產(chǎn)生失真，而且電路比較復(fù)雜，故不采用。方案三：直接采用DDS集成芯片。AD9854具有高達300MHz的系統(tǒng)時鐘，通過并行總線將數(shù)據(jù)寫入程序寄存器，內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成。由于DDS集成芯片能達到要求，而且程控調(diào)節(jié)能夠方便實現(xiàn)，本設(shè)計采用方案三，作為1M?40MHz正弦信號發(fā)生。2.2放大器的選擇方案一：由普通運放芯片搭建的運算放大器。這種方式計算簡單，由電阻比值控制電壓放大倍數(shù)。但缺點是工作頻率范圍為低頻小信號，頻率過高波形產(chǎn)生失真。故不采用。

圖2—1運算放大電路方案二：采用美信公司的max2650。這種芯片內(nèi)部偏置，可在高頻下工作并有較高的固定增益，除此之外工作電路外圍元器件少，不需要連接電阻?；谝陨戏矫娴目紤]，選擇max2650。2.3混頻器的選擇方案一：搭建混頻電路。混頻電路可分為模擬相乘混頻器、二極管環(huán)形混頻器、三極管混頻器。圖2—2模擬相乘混頻器圖2—3二極管環(huán)形混頻器（4）（白）（"0）圖2—4三極管混頻器變頻器的失真有頻率失真和非線性失真。除此之外，還會產(chǎn)生各種非線性干擾，如組合頻率、交叉調(diào)制和互相調(diào)制等干擾。自己動手搭建的電路不易完成精確條件，調(diào)試電路中比較費時費力。所以不選擇此方案。方案二：采用SA602A，是一個低功耗甚高頻單片雙平衡混頻器輸入放大器，頻率特性好，而且變頻器工作在非線性不太嚴重的區(qū)域，使之既能完成頻率變換，又能抑制各種干擾。結(jié)合種種優(yōu)點，選擇使用SA602A作為混頻器。2.4阻抗匹配方案一：計算前一級的輸出阻抗和后一級的輸入阻抗，計算應(yīng)該增加的元件參數(shù)，把電容或電感與負載串聯(lián)起來，即可增加或減少負載的阻抗值。這種方法計算麻煩，容易算錯，所以不選擇這種匹配。方案二：在兩極之間接入電壓跟隨器。由于電壓跟隨器的輸出電壓基本上等于輸入電壓，所以可以看成不改變信號值。而電壓跟隨器的輸入電阻可以看成無限大，輸出電阻可以看成無窮小，所以可以自動完成電阻匹配。選擇這種方案。2.5整體電路方案由以上各部分的討論與選擇，結(jié)合題中所給的框圖，我們將簡易頻率特性測試儀的框圖畫在下面。圖2—5整體框圖第三章理論分析與計算AD9854內(nèi)部包括一個具有48位相位累加器、一個可編程時鐘倍頻器、一個反sinc濾波器、兩個12位300MHzDAC，一個高速模擬比較器以及接口邏輯電路。其主要性能特點如下：高達300MHz的系統(tǒng)時鐘；能輸出一般調(diào)制信號，F(xiàn)SK，BPSK，PSK，CHIRP，AM等；100MHz時具有80dB的信噪比；

內(nèi)部有4*到20*的可編程時鐘倍頻器；兩個48位頻率控制字寄存器，能夠?qū)崿F(xiàn)很高的頻率分辨率。兩個14位相位偏置寄存器，提供初始相位設(shè)置。帶有100MHz的8位并行數(shù)據(jù)傳輸口或10MHz的串行數(shù)據(jù)傳輸口。用51單片機控制AD9854，由AD9854產(chǎn)生正交的兩路信號由于頻率范圍在1MHz-40MHz,頻率越高輸出的信號幅度將會越小，所以我們利用AD9854芯片自身的功能，通過編寫程序?qū)⒉煌l率段的幅度都限制到500mV以下。AD9854的模塊電路如下圖：mI:MI:MI:MI:W~IM~TinIMIIM"r云嘉AD9854原理圖信號由AD9854輸出，幅度小于500mV，于是在DDS后面接一級放大，使其峰峰值N1V，此時用到的放大器為美信公司的max2650低功耗低噪聲甲類放大器，它的增益固定，不需要外圍電路過多擴展，降低了噪聲的引入途徑和調(diào)試的難度。max2650用于從直流至900MHz，它有一個平坦的增益響應(yīng)。單+5V供電。MAX2650的低噪聲系數(shù)（噪聲系數(shù)3.9dB）和高驅(qū)動能力（輸入、輸出阻抗50。），使它非常適合用于各種傳輸接收、緩沖應(yīng)用。該器件采用內(nèi)部偏置，省去了外部偏置電阻或電感器。典型的應(yīng)用，唯一需要的外部元件就是輸入輸出隔離電容。輸入輸出耦合電容1C、2C的取值：余弦信號的另一條分支流入被測網(wǎng)絡(luò)。被測網(wǎng)絡(luò)由一個電阻、一個電容和一個電感組成。R>0LC1——[■圖3R>0LC1——[■由題中要求，此電路的輸入阻抗和輸出阻抗分別為50歐。R的值應(yīng)該盡可能小，假設(shè)它的值為10歐，Q=w0L/r0=2nf0/R將Q=4,f0=20MHz，R=10帶入式，可以求得L=0.32uH又由w0=1/"LC將所得的L值帶入上式，求得C，C=199pF峰峰值大于1V的信號與從被測網(wǎng)絡(luò)出來的信號共同輸入SA602A，SA602A將兩個信號重新混頻輸出新頻率的信號。這個過程是利用了三角函數(shù)的積化和差原理。假設(shè)信號Acocwt經(jīng)過被測網(wǎng)絡(luò)之后輸出為KAcos（wt+0），也就是說混頻器SA602A的兩個輸入端分別為Acocwt和KAcos（wt+0）。三角形的積化和差公式為匚*所以I路輸出為（1/2）KA2［cos（2wt+0）+cos0］，通過低通濾波器將高頻部分濾掉，剩下一路直流量。Q路的根據(jù)積化和差公式引門。句5阻1⑵【引門（呷）+引頃-閔］同理進行計算。低通濾波器出來的直流量流入ADC，單片機再次采集數(shù)據(jù)控制液晶顯示頻顯示頻率及幅頻特性曲線和相頻特性曲線。第四章測試結(jié)果與誤差分析AD9854由于快遞問題，結(jié)題當天才收到自制模塊板，故沒來得及調(diào)試成功。對被測網(wǎng)絡(luò)部分進行測試，使用DDS函數(shù)信號發(fā)生器模擬輸出1VPP信號，調(diào)試電路。最終的測試結(jié)果為:頻率（MHz）輸出幅度（mV）20.647618.2476*0.70723.5476*0.707圖4—1測試結(jié)果測試得到當頻率為20.6MHz時，輸出的電壓幅值最大，為476mV，所以中心頻率為20.6MHz，誤差為|20.6-20|/20*100%=3%，滿足“要求被測網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對值＜5%”要求。當電壓為中心頻率時的電壓值的0.707倍，即為337mV時，測得兩個相對應(yīng)的頻率分別為18.2和23.5MHz，則實際帶寬為23.5-18.2=5.3MHz.而理論值應(yīng)為Bw=f0/Q=20.6/4=5.15MHz。誤差為|5.3-5.15|/5.15&100%=2.9%,滿足“有載品質(zhì)因數(shù)為4,誤差的絕對值＜5%”要求。有載最大電壓增益=20lg|476/500|=-0.43，滿足“有載最大電壓增益N-1dB”要求。第五章結(jié)論、心得與體會今年，我們?nèi)齻€人組隊參加了全國電子設(shè)計大賽，經(jīng)過了初賽，校內(nèi)選拔，并參加了學校組織的前期培訓(xùn)，在整個準備和比賽過程中，我們學到了很多。在實驗室，我們感受到了前所未有的學習方式，從前的學習只限于在書本上的勾，記記概念，算算公式，如此而已，學了很多專業(yè)知識，卻不知道能做什么、怎么做，學了很多原理，卻不知道怎么去應(yīng)用，在實驗室，面對各種專業(yè)儀器設(shè)備，我們完全將理論投入到了實踐，將書本上的知識變成了零件的組裝、搭建的電路，將抽象的知識變?yōu)榱司唧w的應(yīng)用，但這是一個艱辛的過程，這個過程轉(zhuǎn)化當中，遇到的很多問題，都需要由我們自己來解決，在這個過程，我們深切體會到了團隊合作和分工的重要性，學到了許多知識，比如，電路的搭建，焊接、調(diào)試，一些芯片的使用和一些軟件的使用等，最重要的是我們擁有了解決問題的能力。電子設(shè)計競賽的組織為我們大學生提供了良好的科學研究和科技制作的機會，使我們收益非淺。衷心地感謝大賽評委，今后我們會更加努力，發(fā)揮潛能，培養(yǎng)團隊精神，學會做人、做事、做學問。附錄1:"'1.L—L.L.LI~T~~T~J■1JI4AD9854模塊原理圖pO~O■匚■S■[■rs■[■i：S_—KB■KBragfci被測網(wǎng)絡(luò)原理圖及PCBMAX2650、電壓跟隨器、SA602A混合電路附錄2：AD9854程序://===============================================================//AD9854驅(qū)動程序設(shè)計〃硬件連接：P0Data；//////////////P2Adr;RESET——P3”7;UDCLK——P3"6;WR——P3.5;RDp3.4;FDATA——P3"3;OSK——P3"2;

//VDD--邏輯電源(3.3V)//VSS--GND(0V)//AD9854.c〃說明：本程序基于硬件的外接晶振為20MHZ//===============================================================#include<STC89C51RC.h>//STC單片機頭文件#include<intrins.h>#defineuintunsignedint#defineucharunsignedchar#defineulongunsignedlongucharFreqWord[6];//6個字節(jié)頻率控制字//**********************以下為系統(tǒng)時鐘以及其相關(guān)變量設(shè)置**************************/*此處根據(jù)自己的需要設(shè)置系統(tǒng)時鐘以及與其相關(guān)的因子，一次需且只需開啟一個CLK_Set為時鐘倍頻設(shè)置，可設(shè)置4~20倍倍頻，但最大不能超過300MHZFreq_mult_ulong和Freq_mult_doulle均為2的48次方除以系統(tǒng)時鐘，一個為長整形，一個為雙精度型*//*#defineCLK_Set4constulongFreq_mult_ulong=3518437;constdoubleFreq_mult_doulle=3518437.2088832;*//*#defineCLK_Set

#defineCLK_SetconstulongFreq_mult_ulong=2814750;constdoubleFreq_mult_doulle=2814749.76710656;*/#defineCLK_Set6constulongFreq_mult_ulong=2345625;constdoubleFreq_mult_doulle=2345624.80592213;/*#defineCLK_Set7constulongFreq_mult_ulong=2010536;constdoubleFreq_mult_doulle=2010535.54793326;*//*#defineCLK_Set8constulongFreq_mult_ulong=1759219;constdoubleFreq_mult_doulle=1759218.6044416;*//*#defineCLK_Set9constulongFreq_mult_ulong=1563750;constdoubleFreq_mult_doulle=1563749.87061476;*//*#defineCLK_Set10constulongFreq_mult_ulong=1407375;constdoubleFreq_mult_doulle=1407374.88355328;*//*#defineCLK_Set11constulongFreq_mult_ulong=1279432;constdoubleFreq_mult_doulle=1279431.712321164;*//*#defineCLK_Set12constulongFreq_mult_ulong=1172812;

constdoubleFreq_mult_doulle=1172812.402961067;*//*#defineCLKSet13constulongFreq_mult_ulong=1082596;constdoubleFreq_mult_doulle=1082596.064271754;*//*#defineCLK_Set14constulongFreq_mult_ulong=1005268;constdoubleFreq_mult_doulle=1005267.773966629;*//*#defineCLK_Set15constulongFreq_mult_ulong=938250;constdoubleFreq_mult_doulle=938249.9223688533;//**************************修改//**************************修改硬件時要修改的部分********************************#defineAD9854_DataBus#defineAD9854_DataBusP0#defineAD9854_AdrBusP2sbitAD9854_RST=P3”7;sbitAD9854_UDCLK=P3”6;sbitAD9854_WR=P3”5;sbitAD9854_RD=P3”4;sbitAD9854_FDATA=P3”3;sbitAD9854_OSK=P3”2;//**********************************************************//AD9854復(fù)位端口//AD9854更新時鐘//AD9854寫使能，低有效//AD9854讀使能，低有效//AD9854FSK,PSK控制//AD9854OSK控制端以下部分為函數(shù)定義staticvoidAD9854_WR_Byte(ucharaddr,uchardat);externvoidAD9854_Init(void);staticvoidFreq_convert(longFreq);externvoidAD9854_SetSine(ulongFreq,uintShape);staticvoidFreq_double_convert(doubleFreq);externvoidAD9854_SetSine_double(doubleFreq,uintShape);externvoidAD9854_InitFSK(void);externvoidAD9854_SetFSK(ulongFreq1,ulongFreq2);externvoidAD9854_InitBPSK(void);externvoidAD9854_SetBPSK(uintPhase1,uintPhase2);externvoidAD9854_InitOSK(void);externvoidAD9854_SetOSK(ucharRateShape);externvoidAD9854_InitAM(void);externvoidAD9854_SetAM(uintShape);externvoidAD9854_InitRFSK(void);externvoidAD9854_SetRFSK(ulongFreq_Low,ulongFreq_High,ulongFreq_Up_Down,ulongFreRate);staticvoiddelay(uintus);//===============================================================〃函數(shù)名稱：voidAD9854_WR_Byte(ucharaddr,uchardat)〃函數(shù)功能:AD9854并行口寫入數(shù)據(jù)//入口參數(shù):addr6位地址//dat寫入的數(shù)據(jù)//出口參數(shù):無//===============================================================voidAD9854_WR_Byte(ucharaddr,uchardat)(AD9854_AdrBus=(addr&0x3f)|(P2&0xc0)AD9854_DataBus=dat;AD9854_WR=0;AD9854_WR=1;}//===============================================================〃函數(shù)名稱:voidAD9854_Init(void)〃函數(shù)功能:AD9854初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_Init(void)(AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;〃復(fù)位AD9854AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);//關(guān)閉比較器AD9854_WR_Byte(0x1e,CLK_Set);//設(shè)置系統(tǒng)時鐘倍頻AD9854_WR_Byte(0x1f,0x00);//設(shè)置系統(tǒng)為模式0，由外部更新AD9854_WR_Byte(0x20,0x60);//設(shè)置為可調(diào)節(jié)幅度，取消插值補償AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//===============================================================〃函數(shù)名稱:voidFreq_convert(longFreq)〃函數(shù)功能:正弦信號頻率數(shù)據(jù)轉(zhuǎn)換//入口參數(shù):Freq需要轉(zhuǎn)換的頻率，取值從0~SYSCLK/2//出口參數(shù):無但是影響全局變量FreqWord[6]的值//說明：該算法位多字節(jié)相乘算法，有公式FTW=(DesiredOutputFrequencyX2N)/SYSCLK//得到該算法，其中N=48,DesiredOutputFrequency為所需要的頻率，即Freq，SYSCLK//為可編程的系統(tǒng)時鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord[6]//===============================================================voidFreq_convert(longFreq)(ulongFreqBuf;ulongTemp=Freq_mult_ulong;ucharArray_Freq[4];//將輸入頻率因子分為四個字節(jié)Array_Freq[0]=(uchar)Freq;Array_Freq[1]=(uchar)(Freq>>8);Array_Freq[2]=(uchar)(Freq>>16);Array_Freq[3]=(uchar)(Freq>>24);FreqBuf二Temp*Array_Freq[0];FreqWord[0]=FreqBuf;FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq[1]);FreqWord[1]=FreqBuf;FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq[2]);FreqWord[2]=FreqBuf;FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq[3]);FreqWord[3]=FreqBuf;FreqBuf>>=8;FreqWord[4]=FreqBuf;FreqWord[5]=FreqBuf>>8;}//===============================================================〃函數(shù)名稱：voidAD9854_SetSine(ulongFreq,uintShape)〃函數(shù)功能:AD9854正弦波產(chǎn)生程序//入口參數(shù):Freq頻率設(shè)置，取值范圍為0~(1/2)*SYSCLK//Shape幅度設(shè)置.為12Bit，取值范圍為(0~4095),取值越大,幅度越大//出口參數(shù):無

//voidAD9854_SetSine(ulongFreq,uintShape)(ucharcount;ucharAdress;//選擇頻率控制字地址的初Adress=0x04;〃頻率轉(zhuǎn)換//寫入6字節(jié)的頻率控制字Freq_convert(Freq);for(count=6;count>0;)(AD9854_WR_Byte(Adress++,FreqWord[--count]);}AD9854_WR_Byte(0x21,Shape>>8);〃設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);〃設(shè)置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff));AD9854_UDCLK=1;〃更新AD9854輸出//選擇頻率控制字地址的初〃頻率轉(zhuǎn)換//寫入6字節(jié)的頻率控制字//===============================================================〃函數(shù)名稱：voidFreq_doublt_convert(doubleFreq)〃函數(shù)功能:正弦信號頻率數(shù)據(jù)轉(zhuǎn)換//入口參數(shù):Freq需要轉(zhuǎn)換的頻率，取值從0~SYSCLK/2//出口參數(shù):無但是影響全局變量FreqWord[6]的值//說明：有公式FTW=(DesiredOutputFrequencyX2N)/SYSCLK得到該函數(shù)，//其中N=48，DesiredOutputFrequency為所需要的頻率，即Freq，SYSCLK//為可編程的系統(tǒng)時鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord[6]//注意：該函數(shù)與上面函數(shù)的區(qū)別為該函數(shù)的入口參數(shù)為double，可使信號的頻率更精確//谷雨建議在100HZ以下用本函數(shù)，在高于100HZ的情況下用函數(shù)voidFreq_convert(longFreq)//===============================================================voidFreq_double_convert(doubleFreq)(ulongLow32;uintHigh16;doubleTemp=Freq_mult_doulle;//23ca99為2的48次方除以120MFreq*=(double)(Temp);//100000000000000000000000000000000=4294967295High16=(int)(Freq/4294967295);//2"32=4294967295Freq-=(double)High16*4294967295;Low32=(ulong)Freq;FreqWord[0]=Low32;FreqWord[1]=Low32>>8;FreqWord[2]=Low32>>16;FreqWord[3]=Low32>>24;FreqWord[4]=High16;FreqWord[5]=High16>>8;}//===============================================================〃函數(shù)名稱：voidAD9854_SetSine_double(doubleFreq,uintShape)〃函數(shù)功能:AD9854正弦波產(chǎn)生程序//入口參數(shù):Freq頻率設(shè)置，取值范圍為0~1/2*SYSCLK//Shape幅度設(shè)置.為12Bit，取值范圍為(0~4095)//出口參數(shù):無//===============================================================voidAD9854_SetSine_double(doubleFreq,uintShape)(ucharcount=0;

ucharAdress;Adress=0x04;//選擇頻率控制字1地址的初值Freq_double_convert(Freq);//頻率轉(zhuǎn)換for(count=6;count>0;)//寫入6字節(jié)的頻率控制字(AD9854_WR_Byte(Adress++,FreqWord[--count]);}AD9854_WR_Byte(0x21,Shape>>8);〃設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);〃設(shè)置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff));AD9854_UDCLK=1;〃更新AD9854輸出AD9854_UDCLK=0;}//===============================================================〃函數(shù)名稱:voidAD9854_InitFSK(void)〃函數(shù)功能:AD9854的FSK初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_InitFSK(void)(AD9854_WR=1;AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);AD9854_WR_Byte(0x1e,CLK_Set);AD9854_WR_Byte(0x1f,0x02);//將讀、寫控制端口設(shè)為無效//復(fù)位AD9854〃關(guān)閉比較器AD9854_WR=1;AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);AD9854_WR_Byte(0x1e,CLK_Set);AD9854_WR_Byte(0x1f,0x02);//將讀、寫控制端口設(shè)為無效//復(fù)位AD9854〃關(guān)閉比較器〃設(shè)置系統(tǒng)時鐘倍頻〃設(shè)置系統(tǒng)為模式1，由外部更}//===============================================================〃函數(shù)名稱：voidAD9854_SetFSK(ulongFreq1,ulongFreq2)〃函數(shù)功能:AD9854的FSK設(shè)置〃入口參數(shù):Freq1FSK頻率1//Freq2FSK頻率2//出口參數(shù):無//===============================================================voidAD9854_SetFSK(ulongFreq1,ulongFreq2)(ucharcount=6;ucharAdress1,Adress2;〃幅度設(shè)置.為12Bit,取值范圍為〃選擇頻率控制字1地址的初值〃選擇頻率控制字2地址的初值〃頻率轉(zhuǎn)換1〃寫入6字節(jié)的頻率控制字constuintShape=4000;(0~4095)Adress1=0x04;Adress2=0x0a;Freq_convert(Freq1);for(count=6;count>0;)(AD9854_WR_Byte(Adress1++,FreqWord[--count]);}Freq_convert(Freq2);〃頻率轉(zhuǎn)換2for(count=6;count>0;)//寫入6字節(jié)的頻率控制字(AD9854_WR_Byte(Adress2++,FreqWord[--count]);AD9854_WR_Byte(0x21,Shape>>8);〃設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);//設(shè)置Q〃幅度設(shè)置.為12Bit,取值范圍為〃選擇頻率控制字1地址的初值〃選擇頻率控制字2地址的初值〃頻率轉(zhuǎn)換1〃寫入6字節(jié)的頻率控制字}//===============================================================〃函數(shù)名稱:voidAD9854_InitBPSK(void)〃函數(shù)功能:AD9854的BPSK初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_InitBPSK(void)(AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;〃復(fù)位AD9854AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);//關(guān)閉比較器AD9854_WR_Byte(0x1e,CLK_Set);//設(shè)置系統(tǒng)時鐘倍頻AD9854_WR_Byte(0x1f,0x08);〃設(shè)置系統(tǒng)為模式4，由外部更新AD9854_WR_Byte(0x20,0x60);〃設(shè)置為可調(diào)節(jié)幅度，取消插值補償AD9854_UDCLK=1;〃更新AD9854輸出AD9854_UDCLK=0;}//〃函數(shù)名稱：voidAD9854_SetBPSK(uintPhase1,uintPhase2)〃函數(shù)功能:AD9854的BPSK設(shè)置//入口參數(shù):Phase1調(diào)制相位1//Phase2調(diào)制相位2//出口參數(shù):無//說明：相位為14Bit，取值從0?16383,谷雨建議在用本函數(shù)的時候?qū)hase1設(shè)置為0，//將Phase1設(shè)置為8192，180°相位//===============================================================voidAD9854_SetBPSK(uintPhase1,uintPhase2)(ucharcount;constulongFreq=60000;constuintShape=4000;ucharAdress;Adress=0x04;//選擇頻率控制字1地址的初值A(chǔ)D9854_WR_Byte(0x00,Phase1>>8);//設(shè)置相位1AD9854_WR_Byte(0x01,(uchar)(Phase1&0xff));AD9854_WR_Byte(0x02,Phase2>>8);〃設(shè)置相位2AD9854_WR_Byte(0x03,(uchar)(Phase2&0xff));Freq_convert(Freq);〃頻率轉(zhuǎn)換for(count=6;count>0;)//寫入6字節(jié)的頻率控制字(AD9854_WR_Byte(Adress++,FreqWord[--count]);}AD9854_WR_Byte(0x21,Shape>>8);〃設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));〃設(shè)置Q通道幅度AD9854_WR_Byte(0x23,Shape>>8);AD9854_WR_Byte(0x24,(uchar)(Shape&0xff));

AD9854_UDCLK=1;〃更新AD9854輸出AD9854_UDCLK=0;〃設(shè)置Q通道幅度〃函數(shù)名稱:voidAD9854_InitOSK(void)〃函數(shù)功能:AD9854的OSK初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_InitOSK(void)(AD9854_WR=1;效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);AD9854_WR_Byte(0x1e,CLK_Set);AD9854_WR_Byte(0x1f,0x00);部更新AD9854_WR_Byte(0x20,0x70);〃將讀、寫控制端口設(shè)為無〃復(fù)位AD9854〃關(guān)閉比較器〃將讀、寫控制端口設(shè)為無〃復(fù)位AD9854〃關(guān)閉比較器〃設(shè)置系統(tǒng)時鐘倍頻〃設(shè)置系統(tǒng)為模式0，由外〃設(shè)置為可調(diào)節(jié)幅度，取消AD9854_UDCLK=1;AD9854_UDCLK=0;}〃更新AD9854輸出//===============================================================〃函數(shù)名稱：voidAD9854_SetOSK(ucharRateShape)

〃函數(shù)功能:AD9854的OSK設(shè)置//入口參數(shù)：RateShapeOSK斜率,取值為4~255，小于4則無效//出口參數(shù):無//===============================================================voidAD9854_SetOSK(ucharRateShape)(ucharcount;constulongconstulongFreq=60000;constuintShape=4000;(0~4095)〃設(shè)置載頻〃幅度設(shè)置.為12Bit，取值范圍為ucharAdress;//選擇頻率控制字地址的初值//頻率轉(zhuǎn)換//寫入6字節(jié)Adress=0x04;Freq_convert(Freq);for(count=6;count>0;)的頻率控制字AD9854_WR_Byte(Adress++,FreqWord[--count]);}幅度幅度斜率//選擇頻率控制字地址的初值//頻率轉(zhuǎn)換//寫入6字節(jié)幅度幅度斜率AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);〃設(shè)置Q通道AD9854_WR_Byte(0x24,(uchar)(Shape&0xff));AD9854_WR_Byte(0x25,RateShape);//設(shè)置OSKAD9854_UDCLK=1;〃更新AD9854輸AD9854_UDCLK=0;}//===============================================================〃函數(shù)功能:AD9854的AM初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_InitAM(void)(ucharcount;constulongFreq=60000;//設(shè)置載頻ucharAdress;Adress=0x04;//選擇頻率控制字地址的初值A(chǔ)D9854_WR=1;〃將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;〃復(fù)位AD9854AD9854_RST=0;〃關(guān)閉比較器//設(shè)置系統(tǒng)時鐘倍//設(shè)置系統(tǒng)為模式〃設(shè)置為可調(diào)節(jié)幅〃頻率轉(zhuǎn)換//寫入6字節(jié)AD9854_WR_Byte(0x1d,0x10);AD9854_WR_Byte(0x1e,CLK_Set);頻AD9854_WR_Byte(0x1f,0x00);0，由外部更新AD9854_WR_Byte(0x20,0x60);度，取消插值補償Freq_convert(Freq);for(count=6;count>0;)的頻率控制字(〃關(guān)閉比較器//設(shè)置系統(tǒng)時鐘倍//設(shè)置系統(tǒng)為模式〃設(shè)置為可調(diào)節(jié)幅〃頻率轉(zhuǎn)換//寫入6字節(jié)//更新AD9854輸出}//〃函數(shù)名稱：voidAD9854_SetAM(ucharShape)〃函數(shù)功能:AD9854的AM設(shè)置〃入口參數(shù):Shape12Bit幅度,取值從0~4095//出口參數(shù):無//===============================================================voidAD9854_SetAM(uintShape)(AD9854_WR_Byte(0x21,Shape>>8);〃設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);〃設(shè)置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff));AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//===============================================================〃函數(shù)名稱:voidAD9854_InitRFSK(void)〃函數(shù)功能:AD9854的RFSK初始化//入口參數(shù):無//出口參數(shù):無//===============================================================voidAD9854_InitRFSK(void)(AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;〃復(fù)位AD9854

AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10);AD9854_WR_Byte(0x1e,CLK_Set);AD9854_WR_Byte(0x1f,0x24);更新,使能三角波掃頻功能AD9854_WR_Byte(0x20,0x60);值補償AD9854_UDCLK=1;AD9854_UDCLK=0;}〃關(guān)閉比較器〃設(shè)置系統(tǒng)時鐘倍頻〃關(guān)閉比較器〃設(shè)置系統(tǒng)時鐘倍頻〃設(shè)置系統(tǒng)為模式2,由外部〃設(shè)置為可調(diào)節(jié)幅度，取消插//更新AD9854輸出〃函數(shù)名稱:voidAD9854_SetRFSK(void)〃入口參數(shù):Freq_Low//Freq_High//Freq_Up_Down//〃入口參數(shù):Freq_Low//Freq_High//Freq_Up_Down//FreRateRFSK低頻率48BitRFSK高頻率48Bit步進頻率48Bit斜率時鐘控制20Bit//出口參數(shù):無〃注：每兩個脈沖之間的時間周期用下式表示(FreRate+1)*(SystemClock)，一個脈沖，//頻率上升或者下降一個步進頻率//===============================================================voidAD9854_SetRFSK(ulongFreq_Low,ulongFreq_High,ulongFreq_Up_Down,ulongFreRate)(ucharcount=6;ucharAdress1,Adress2,Adress3;constuintShape=4000;//幅度設(shè)置.為12Bit，取值范圍為(0~4095)Adress1=0x04;//選擇頻率控制字地址的初值

Adress2=0x0a;Adress3=0x10;Freq_convert(Freq_Low);換for(count=6;count>0;)的頻率控制字(AD9854_WR_Byte(Adress1++,FreqWord[--count]);}Freq_convert(Freq_High);轉(zhuǎn)換for(count=6;count>0;)的頻率控制字(AD9854_WR_Byte(Adress2++,FreqWord[--count]);}Freq_convert(Freq_Up_Down);頻率轉(zhuǎn)換for(count=6;count>0;)6字節(jié)的頻率控制字(AD9854_WR_Byte(Adress3++,FreqWord[--count]);}AD9854_WR_Byte(0x1a,(uchar)((FreRate>>16)&0x0f));//設(shè)置斜升速率AD9854_WR_Byte(0x1b,(uchar)(FreRate>>8));AD9854_WR_Byte(0x1c,(uchar)FreRate);AD9854_WR_Byte(0x21,Shape>>8);幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff));AD9854_WR_Byte(0x23,Shape>>8);幅度//頻率1轉(zhuǎn)//寫入6字節(jié)Adress1=0x04;//選擇頻率控制字地址的初值//頻率1轉(zhuǎn)//寫入6字節(jié)//頻率2//寫入6字節(jié)//步進//寫入〃設(shè)置I通道〃設(shè)置Q通道〃更新AD9854輸}//===============================================================//函數(shù)名稱：voiddelay(uintus)//函數(shù)功能：us級延時，大概2~4us//入口參數(shù)：us延時時間的長短//出口參數(shù)：無//===============================================================voiddelay(uintus)(uinti;for(i=0;i<us;i++)_nop_();}〃測試正弦波，采用120MHZSYSCLK時，出來10MHZ波形，波形很好，測試成功//當采用300MHZSYSCLK時，測試50MHZ波形時,DDS發(fā)熱厲害，且波形衰減嚴重,幅度在35mV左右intmain()(AD9854_Init();AD9854_SetSine(10000000,4000);while(1);}〃測試正弦波，采用120MHZSYSCLK時，出來87.697HZ波形，波形很好，測試成功/*intmain()(AD9854_Init();AD9854_SetSine_double(87.697,4000);while(1);*/〃測試FSK,采用120MHZSYSCLK,1K和6K,測試成功，結(jié)果對應(yīng)"FSK波形.bmp"/*intmain()(AD9854_InitFSK();AD9854_SetFSK(1000,6000);while(1)(AD9854_FDATA=1;delay(30000);〃延時時間長，便于觀察AD9854_FDATA=0;delay(30000);}}*/〃測試BPSK，采用120MHZSYSCLK，測試成功/*intmain()(AD9854_InitBPSK();AD9854_SetBPSK(0,8192);while(1)(AD9854_FDATA=1;delay(10);AD9854_FDATA=0;delay(10);}}*/〃測試OSK，采用120MHZSYSCLK,測試成功/*intmain()AD9854_InitOSK();AD9854_SetOSK(10);while(1)(AD9854_OSK=1;delay(30);AD9854_OSK=0;delay(30);}}*/〃測試AM,采用120MHZSYSCLK，測試成功/*intmain()(AD9854_InitAM();while(1)(AD9854_SetAM(2000);delay(10);AD9854_SetAM(4000);delay(10);}}*/〃測試RFSK，采用120MHZSYSCLK,測試成功/*intmain()(AD9854_InitRFSK();AD9854_SetRFSK(1000,60000,100,30);while(1)(AD9854_FDATA=1;delay（30000）;〃延時時間長，便于觀察AD9854_FDATA=0;delay（30000）;}}*/參考文獻蔡金元，梅文華，杜興民?仿藍牙序列的一類新的跳頻序列?現(xiàn)代電信科技。2004年第4期，P34-36（引用期刊格式）閻石?數(shù)字電子技術(shù)基礎(chǔ)，第四版?高等教育出版社，2003年2月（引用書籍格式）郝建國，趙英杰?通信集成電路大全?人民郵電出版社，1997年，P188-191（引用手冊格式）LIPTONRJ.DNASolutionofHardcomputationcalProblem[J].Science,1995,268:542—545.（引用英文期刊上的論文格式）NUMERIXLcd.UsingTIDSPFunctionswithSiglib[DB/OL]..2003—04.畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得及其它教育機構(gòu)的學位或?qū)W歷而使用過的材料。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。作者簽名：日期：指導(dǎo)教師簽名：日期：使用授權(quán)說明本人完全了解大學關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績?nèi)容。

學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。除了文中特別加以標注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律后果由本人承擔。作者簽名：日期：年月日學位論文版權(quán)使用授權(quán)書本學位論文作者完全了解學校有關(guān)保留、使用學位論文的規(guī)定，同意學校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)大學可以將本學位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學位論文。涉密論文按學校規(guī)定處理。作者簽名：日期：年月日導(dǎo)師簽名:日期：年月指導(dǎo)教師評閱書指導(dǎo)教師評價：一、撰寫（設(shè)計）過程1、學生在論文（設(shè)計）過程中的治學態(tài)度、工作精神□優(yōu)□良口中□及格口不及格2、學生掌握專業(yè)知識、技能的扎實程度□優(yōu)□良口中□及格口不及格3、學生綜合運用所學知識和專業(yè)技能分析和解決問題的能力□優(yōu)□良口中□及格口不及格4、研究方法的科學性；技術(shù)線路的可行性；設(shè)計方案的合理性□優(yōu)□良口中□及格口不及格5、完成畢業(yè)論文（設(shè)計）期間的出勤情況□優(yōu)□良口中□及格口不及格二、論文（設(shè)計）質(zhì)量1、論文（設(shè)計）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？□優(yōu)□良口中□及格口不及格2、是否完成指定的論文（設(shè)計）任務(wù)（包括裝訂及附件）？□優(yōu)□良口中□及格口不及格三、論文（設(shè)計）水平1、論文（設(shè)計）的理論意義或?qū)鉀Q實際問題的指導(dǎo)意義□優(yōu)□良口中□及格口不及格2、論文的觀念是否有新意？設(shè)計是否有創(chuàng)意？□優(yōu)□良口中□及格口不及格3、論文（設(shè)計說明書）所體現(xiàn)的整體水平□優(yōu)□良口中□及格口不及格建議成績：□優(yōu)□良口中□及格□不及格（在所選等級前的口內(nèi)畫“"”）指導(dǎo)教師:（簽名）單位：年月曰（蓋章）評閱教師評閱書評閱教師評價：一、論文（設(shè)計）質(zhì)量1、論文（設(shè)計）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？□優(yōu)□良口中□及格口不及格2、是否完成指定的論文（設(shè)計）任務(wù)（包括裝訂及附件）？□優(yōu)□良口中□及格口不及格二、論文（設(shè)計）水平1、論文（設(shè)計）的理論意義或?qū)鉀Q實際問題的指導(dǎo)意義□優(yōu)□良口中□及格口不及格2、論文的觀念