時序邏輯電路練習(xí)題

一、填空題1.基本

RS觸發(fā)器，當(dāng)

R、S都接高電平常，該觸發(fā)器擁有

_______

功能。2．D觸發(fā)器的特征方程為___；J-K觸發(fā)器的特征方程為3．T觸發(fā)器的特征方程為。4．僅擁有“置0”、“置1”功能的觸發(fā)器叫。

______。5．時鐘有效邊緣到來時，輸出狀態(tài)和輸入信號相同的觸發(fā)器叫

_________。若D觸發(fā)器的D端連在Q端上，經(jīng)100個脈沖作用后，其次態(tài)為0，則現(xiàn)態(tài)應(yīng)為。7．JK觸發(fā)器J與K相接作為一個輸入時相當(dāng)于觸發(fā)器。8.觸發(fā)器有個穩(wěn)固狀態(tài)，它能夠記錄位二進(jìn)制碼，儲存8位二進(jìn)制信息需要個觸發(fā)器。9．時序電路的次態(tài)輸出不單與即時輸入相關(guān)，并且還與相關(guān)。10.時序邏輯電路一般由和兩部分構(gòu)成的。11.計數(shù)器按內(nèi)部各觸發(fā)器的動作步伐，可分為______計數(shù)器和______計數(shù)器。12.按進(jìn)位體系的不一樣，計數(shù)器可分為計數(shù)器和計數(shù)器兩類；按計數(shù)過程中數(shù)字增減趨向的不一樣，計數(shù)器可分為計數(shù)器、計數(shù)器和計數(shù)器。13．要構(gòu)成五進(jìn)制計數(shù)器，起碼需要級觸發(fā)器。14．設(shè)集成十進(jìn)制（默以為8421碼）加法計數(shù)器的初態(tài)為Q4Q3Q2Q1＝1001，則經(jīng)過5個CP脈沖此后計數(shù)器的狀態(tài)為。15．將某時鐘頻次為32MHz的CP變成4MHz的CP，需要個二進(jìn)制計數(shù)器。16.在各樣寄存器中，寄存N位二進(jìn)制數(shù)碼需要個觸發(fā)器。有一個移位寄存器，高位在左，低位在右，欲將寄存在該移位寄存器中的二進(jìn)制數(shù)乘上十進(jìn)制數(shù)4，則需將該移位寄存器中的數(shù)移位，需要個移位脈沖。18．某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài)，在外加觸發(fā)信號時，輸出跳變成

1態(tài)，所以其穩(wěn)態(tài)為

態(tài)，暫穩(wěn)態(tài)為

態(tài)。19．單穩(wěn)態(tài)觸發(fā)器有

____

個穩(wěn)固狀態(tài)，多諧振蕩器有

____個穩(wěn)固狀態(tài)。20．單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號作用下能夠由21．集成單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)保持時間取決于

狀態(tài)翻轉(zhuǎn)到狀態(tài)。。多諧振蕩器的振蕩周期為T=tw1+tw2，此中tw1為正脈沖寬度，tw2為負(fù)脈沖寬度，則占空比應(yīng)為_______。23．施密特觸發(fā)器有____個閾值電壓，分別稱作________和________。24．觸發(fā)器能將遲緩變化的非矩形脈沖變換成邊緣峻峭的矩形脈沖。25．施密特觸發(fā)器常用于波形的

與

。二、選擇題1.R-S

型觸發(fā)器不擁有

(

)

功能。A.保持

B.翻轉(zhuǎn)

C.置1

D.

置02.觸發(fā)器的空翻現(xiàn)象是指（

）一個時鐘脈沖時期，觸發(fā)器沒有翻轉(zhuǎn)一個時鐘脈沖時期，觸發(fā)器只翻轉(zhuǎn)一次C.一個時鐘脈沖時期，觸發(fā)器發(fā)生多次翻轉(zhuǎn)D.每來2個時鐘脈沖，觸發(fā)器才翻轉(zhuǎn)一次3.欲獲得D觸發(fā)器的功能，以下諸圖中惟有圖（A）是正確的。關(guān)于JK觸發(fā)器，若希望其狀態(tài)由0轉(zhuǎn)變成1，則所加激勵信號是( )=0X=X0=X1=1X電路以下圖，D觸發(fā)器初態(tài)為0，則輸出波形為(B)。6.以下觸發(fā)器中不可以用于移位寄存器的是( )。觸發(fā)器觸發(fā)器C.基本RS觸發(fā)器D.負(fù)邊緣觸發(fā)7.下邊4種觸發(fā)器中，抗擾亂能力最強的是( )A.同步D觸發(fā)器B.主從JK觸發(fā)器C.邊緣D觸發(fā)器D.同步RS觸發(fā)器

D觸發(fā)器為使觸發(fā)器靠譜地翻轉(zhuǎn)，輸入信號一定先于時鐘信號有效，這段時間間隔稱為( )

。A.延緩時間

B.

保持時間C.成即刻間

D.變換時間9．按各觸發(fā)器的

CP所決定的狀態(tài)變換劃分，計數(shù)器可分為（

）計數(shù)器。A．加法、減法和可逆

B．同步和異步

C．二、十和

M進(jìn)制觸發(fā)器是一種（）。A、單穩(wěn)態(tài)電路B、雙穩(wěn)態(tài)電路C、無穩(wěn)態(tài)電路11.起碼( )

片74197（集成

4位二進(jìn)制計數(shù)器）能夠構(gòu)成

M=1212的計數(shù)。A.12

B.11

C.3

D.212．555準(zhǔn)時器構(gòu)成的多諧振蕩器屬于（

）電路。A．單穩(wěn)

B．雙穩(wěn)

C．無穩(wěn)13．能起到準(zhǔn)時作用的電路是（）A．施密特觸發(fā)器B．雙穩(wěn)態(tài)觸發(fā)器C．多諧振蕩器D．單穩(wěn)態(tài)觸發(fā)器14．模為64的二進(jìn)制計數(shù)器，它有（）位觸發(fā)器構(gòu)成。15．555準(zhǔn)時器電源電壓為VCC，構(gòu)成施密特觸發(fā)器其回差電壓為( )A.VCC12D.1VCC233以下時序電路的狀態(tài)圖中，擁有自啟動功能的是(B)17.多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的差別之一是( )A.前者有2個穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)B.前者沒有穩(wěn)態(tài)，后者有2個穩(wěn)態(tài)C.前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)D.二者均只有1個穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要必定的外界信號保持構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)脈沖寬度

ti與暫穩(wěn)態(tài)保持時間

tw之間應(yīng)知足

(

)。A.t

i<<tw

B.t

i=tw

C.t

i>>tw

D.沒相關(guān)系19．在以下各樣電路中，屬于時序電路的有（A．ROMB．編碼器C．寄存器

）。D．?dāng)?shù)據(jù)選擇器三、判斷題一個5位的二進(jìn)制加法計數(shù)器，由00000狀態(tài)開始，經(jīng)過169個輸入脈沖后，此計數(shù)器的狀態(tài)為01001。即便電源封閉，移位寄存器中的內(nèi)容也能夠保持下去。全部的觸發(fā)器都能用來構(gòu)成計數(shù)器和移位寄存器。移位寄存器74LS194可串行輸入并行輸出，但不可以串行輸入串行輸出。二進(jìn)制計數(shù)器既可實現(xiàn)計數(shù)也可用于分頻。同步計數(shù)器的計數(shù)速度比異步計數(shù)器快。同步計數(shù)器與異步計數(shù)器的主要差別在于它們內(nèi)部的觸發(fā)器能否同時發(fā)生翻轉(zhuǎn)。8.由N個觸發(fā)器構(gòu)成的計數(shù)器，其最大的計數(shù)范圍是N2。9.在計數(shù)器電路中，同步置零與異步置零的差別在于置零信號有效時，同步置零還要等到時鐘信號抵達(dá)時才能將觸發(fā)器置零，而異步置零不受時鐘的控制。計數(shù)器的異步清零端或置數(shù)端在計數(shù)器正常計數(shù)時應(yīng)置為無效狀態(tài)。時序電路往常包括組合電路和儲存電路兩個構(gòu)成部分，此中組合電路必不行少。任何一個時序電路，可能沒有輸入變量，也可能沒有組合電路，但必定包括儲存電路。自啟動功能是任何一個時序電路都擁有的。14.一組4位二進(jìn)制數(shù)要串行輸入移位寄存器，時鐘脈沖頻次為1kHZ，則經(jīng)過4ms可變換為4位并行數(shù)據(jù)輸出。15.若4位二進(jìn)制減量計數(shù)器的初始狀態(tài)為1000，則經(jīng)過100個CP脈沖作用之后的狀態(tài)為0100。當(dāng)用異步清零端來構(gòu)成M進(jìn)制計數(shù)器時，必定要借助一個過渡狀態(tài)M來實現(xiàn)反應(yīng)清零。當(dāng)用同步清零端來構(gòu)成M進(jìn)制計數(shù)器時，不需要借助過渡狀態(tài)就能夠?qū)崿F(xiàn)反應(yīng)清零。若用置數(shù)法來構(gòu)成隨意N進(jìn)制計數(shù)器，則在狀態(tài)循環(huán)過程中必定包括一個過渡狀態(tài)，該狀態(tài)相同不屬于穩(wěn)固循環(huán)狀態(tài)的范圍。19.不論是用置零法仍是用置數(shù)法來構(gòu)成隨意N進(jìn)制計數(shù)器時，只假如置零或置數(shù)控制端是異步的，則在狀態(tài)循環(huán)過程中必定包括一個過渡狀態(tài)；只假如同步的，則不需要過渡狀態(tài)。四、剖析設(shè)計題1、剖析以下圖所示時序電路的邏輯功能。要求：（1）寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程；（2）畫出電路的狀態(tài)變換圖，并說明電路可否自啟動。2、JK觸發(fā)器及CP、J、K、RD的波形分別如圖37（a）、（b）所示，試畫出Q端的波形。（設(shè)Q的初態(tài)為“0”）“1”SQCP1JJCP1KQKRDRRD3、D觸發(fā)器及輸入信號D、RD的波形分別如圖38（a）、（b）所示，試畫出Q端的波形。（設(shè)Q的初態(tài)為“0”）D1DQCPCPRDRDRQD4、設(shè)以下圖中各觸發(fā)器的初始狀態(tài)皆為Q=0，試求出在CP信號連續(xù)作用下各觸發(fā)器的次態(tài)方程。5、剖析以下圖中的計數(shù)器電路，說明這是多少進(jìn)制的計數(shù)器。十進(jìn)制計數(shù)器74160的功能表如表43所示。6、剖析以下圖中的計數(shù)器電路，畫出電路的狀態(tài)變換圖，說明這是多少進(jìn)制的計數(shù)器。十六進(jìn)制計數(shù)器74161的功能表如表44所示。7、以下圖是由兩片同步十進(jìn)制可逆計數(shù)器74LS192構(gòu)成的電路，74LS192的真值表如附表所示。求：1、指出該電路是幾進(jìn)制計數(shù)器；、列出電路狀態(tài)變換表的最后一組有效狀態(tài)。8、試剖析以下圖中所示電路，說明它是幾進(jìn)制計數(shù)器。1、解：（1）驅(qū)動方程：D1Q3，D21，D321QQQ狀態(tài)方程：Q1n1Q3，Q2n1Q1，Q3n1Q2Q1輸出方程：YQ1Q3（2）狀態(tài)變換圖如附圖所示。電路能夠自啟動。2、解：Q端的波形以以下圖所示：CPJKRDQ3、解：Q端的波形如圖38－1：CPRDDQ4、解：Q1n1Q1nQ2n1Q2nQ3n1Q3nQ4n1Q4nQ5n1Q5nQ2n10Q7n1Q7nQ8n1Q8nQ1n11Q10n1Q10nQ11n1Q11nQ12n115、解：七進(jìn)制計數(shù)器。