數(shù)字電子技術(shù)期末復(fù)習(xí)資料

PAGE15/15數(shù)字電子技術(shù)復(fù)習(xí)一、單選題1.74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=000時(shí)，輸出應(yīng)為(A）。A。11111110B。11011111C.11110111D.111110112。以下電路中可以實(shí)現(xiàn)“線與”功能的有BA。與非門B。三態(tài)輸出門C.集電極開路門D.不定3.,當(dāng)時(shí)，DA。B。C。D.4.分別用842lBCD碼表示（10011000）2為（B）（2分）A.230B.98C。9805。已知R、S是或非門構(gòu)成的基本RS觸發(fā)器輸入端，則約束條件為BA.RS=0B。R+S=1C。RS=1D.R+S=06.由兩個(gè)TTL或非門構(gòu)成的基本RS觸發(fā)器的置0端及置1端初始態(tài)均為高電平，若同時(shí)由高電平跳到低電平,則觸發(fā)器狀態(tài)應(yīng)變?yōu)镈A.置0B。置1C。保持D。不定7.以下電路中常用于總線應(yīng)用的有AA。TSL門B.OC門C。漏極開路門D。CMOS與非門8。功能最全的觸發(fā)器是（B）A。主從RS觸發(fā)器B。JK觸發(fā)器C。同步RS觸發(fā)器D.D觸發(fā)器9.存在約束條件的觸發(fā)器是AA.基本RS觸發(fā)器B.D鎖存器C.主從JK觸發(fā)器D。D觸發(fā)器10.數(shù)字電路中使用的數(shù)制是(A）。A。二進(jìn)制B。八進(jìn)制C.十進(jìn)制D。十六進(jìn)制11。在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（D）A.m1與m3B.m4與m6C。m5與m13D。m2與m812.僅具有“置0”“置1”“保持”“翻轉(zhuǎn)"功能的觸發(fā)器是___A________。A.JK觸發(fā)器；B.T觸發(fā)器；C.D觸發(fā)器；D。T'觸發(fā)器。13.下列觸發(fā)器具有空翻現(xiàn)象（B）A。邊沿D觸發(fā)器B.同步D觸發(fā)器C。主從JK觸發(fā)器14。設(shè)計(jì)一個(gè)6進(jìn)制的同步計(jì)數(shù)器，需要個(gè)觸發(fā)器。AA。3B。4C.5D.615.42．下列關(guān)于74LS194的描述，__A___是錯(cuò)誤的。A。74LS194是通用移位寄存器，可以實(shí)現(xiàn)四種基本移位功能B.74LS194無(wú)法實(shí)現(xiàn)同步清零C。是雙向移位寄存器D。74LS194的清零端子是以異步方式工作的16.有一個(gè)與非門構(gòu)成的基本RS觸發(fā)器，欲使該觸發(fā)器保持原態(tài)，則輸入信號(hào)應(yīng)為_B_____.A.S=R=0B.S=R=1C。S=1，R=OD.S=0，R=117.由與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)時(shí)，則（A）.A。Q=1B.Q=0C.Q不變D。Q不定18.74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí),輸出應(yīng)為（A）。A.10111111B.11111110C.11111101D.1111101119。n個(gè)觸發(fā)器的最大狀態(tài)數(shù)是_C_.A.nB.2nC.2nD.2n—120.不能用作計(jì)數(shù)器的觸發(fā)器是AA.同步RS觸發(fā)器B.邊沿D觸發(fā)器C。邊沿JK觸發(fā)器21。5．對(duì)于T觸發(fā)器,若原態(tài)Q=0，欲使新態(tài)Qn+1=1,應(yīng)使輸入T=DA。0B.不確定C。QD。22.對(duì)于CMOS門電路，以下說(shuō)法錯(cuò)誤的是AA.輸入端懸空會(huì)造成邏輯出錯(cuò)B。輸入端接510KΩ的大電阻接地相當(dāng)于接高電平C。輸入端接510Ω的小電阻接地相當(dāng)于接低電平D。噪聲容限與電源電壓有關(guān)23。TTL門電路輸入端懸空時(shí)，應(yīng)視為AA.高電平B.低電平C.零電平D.不定24.摩爾型時(shí)序邏輯電路的輸出BA.只與當(dāng)時(shí)外輸入信號(hào)有關(guān)B。只與當(dāng)時(shí)電路內(nèi)部狀態(tài)有關(guān)C.與外輸入和內(nèi)部狀態(tài)都有關(guān)D.以上三種說(shuō)法都對(duì)25。由或非門組成的基本RS觸發(fā)器，當(dāng)R=1，S=0時(shí)，則是BA.Q=0B.Q=1C。無(wú)效狀態(tài)D。保持狀態(tài)26。已知Q1Q2Q3Q4是同步十進(jìn)制計(jì)數(shù)器的輸出,若以Q3作為進(jìn)位。則其周期和正脈沖寬度是BA.10個(gè)cp脈沖，正脈沖寬度為1個(gè)cp周期B。10個(gè)cp脈沖，正脈沖寬度為2個(gè)cp周期C.10個(gè)cp脈沖，正脈沖寬度為4個(gè)cp周期D.10個(gè)cp脈沖，正脈沖寬度為8個(gè)cp周期27。已知R、S是或非門構(gòu)成的基本RS觸發(fā)器輸入端,則約束條件為BA。RS=0B.R+S=1C。RS=1D。R+S=028.寄存器由組成.CA.門電路B.觸發(fā)器C.觸發(fā)器和具有控制作用的門電路。29在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（D）A.m1與m3B.m4與m6C.m5與m13D。m2與m830．在下列觸發(fā)器中，有約束條件的是CA.主從JK觸發(fā)器B.主從D觸發(fā)器C。同步RS觸發(fā)器D。邊沿D觸發(fā)器31.電路的輸出狀態(tài)僅與當(dāng)前的輸入信號(hào)有關(guān)，與前一時(shí)刻的輸出無(wú)關(guān)，這種電路為AA.組合電路B.時(shí)序電路C。門電路D。分立元件32.二進(jìn)制數(shù)[101101]2和下列數(shù)中(B）相等A。[46］10B。［2D]16C.[54]8D.[101101]BCD33。寄存器在電路組成上的特點(diǎn)是BA。有CP輸入端，無(wú)數(shù)據(jù)輸入端B。有CP輸入端和數(shù)據(jù)輸入端C。無(wú)CP輸入端，有數(shù)據(jù)輸入端D。CP輸入端與數(shù)據(jù)輸入端相連34。TTL與非門的輸入端在以下4種接法中，在邏輯上屬于輸入低電平的是DA。輸入端經(jīng)10kΩ電阻接地B。輸入端接同類與非門的輸出電壓3.6VC.輸入端懸空D。輸入端經(jīng)51Ω電阻接地35。異步計(jì)數(shù)器設(shè)計(jì)時(shí),比同步計(jì)數(shù)器設(shè)計(jì)多增加的步驟是CA.畫原始狀態(tài)轉(zhuǎn)換圖B。進(jìn)行狀態(tài)編碼C.求時(shí)鐘方程D。求驅(qū)動(dòng)方程36．某電視機(jī)水平—垂直掃描發(fā)生器需要一個(gè)分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要。個(gè)觸發(fā)器。AA.10B.60C。525D.3150037。4選1數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)產(chǎn)生器的電路連接如圖所示,該電路實(shí)現(xiàn)的邏輯函數(shù)是CA。B。C。D.38。邏輯函數(shù)F（A，B，C）=AB+BC+的最小項(xiàng)標(biāo)準(zhǔn)式為(D）。A。F（A,B,C)=∑m(0，2，4）B.F（A，B，C)=∑m(1,5,6,7)C。F(A,B，C）=∑m（0,2，3,4)D.F（A,B,C）=∑m(3,4,6，7)39.含有n個(gè)變量的邏輯函數(shù)包含（C）個(gè)最小項(xiàng)。A.nB.2nC。2nD.n240。存在約束條件的觸發(fā)器是AA.基本RS觸發(fā)器B。D鎖存器C.主從JK觸發(fā)器D.D觸發(fā)器標(biāo)準(zhǔn)答案：A41。四輸入的譯碼器，其輸出端最多為（D）.A。4個(gè)B.8個(gè)C。10個(gè)D。16個(gè)42．僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫AA。JK觸發(fā)器B。T′觸發(fā)器C.D觸發(fā)器43。TTL門電路輸入端懸空時(shí)，應(yīng)視為AA。高電平B。低電平C。零電平D。不定44.定時(shí)器和計(jì)數(shù)器是同一個(gè)概念，具有相同的電路結(jié)構(gòu)，通常對(duì)脈沖的計(jì)數(shù),是計(jì)算事件發(fā)生的次數(shù)，稱為計(jì)數(shù)器.DA.偶發(fā)B.上升沿C。下降沿D。周期性45一個(gè)4位二進(jìn)制加法計(jì)數(shù)器初始狀態(tài)為0000，經(jīng)過(guò)2008次CP觸發(fā)后它的狀態(tài)將變?yōu)镃A。0000B.0110C.1000D.100146。邏輯函數(shù)的最簡(jiǎn)與或式為（A）.A.B.C。D.47。如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼,則編碼器輸出至少()位二進(jìn)制數(shù)碼才能滿足要求。BA.6B.7C.8D.948。4個(gè)觸發(fā)器可以構(gòu)成位二進(jìn)制計(jì)數(shù)器。CA.6位B.5位C。4位D。3位49.一位8421BCD碼十進(jìn)制計(jì)數(shù)器至少需要個(gè)觸發(fā)器.BA。3個(gè)B。4個(gè)C。5個(gè)D。6個(gè)50。利用M進(jìn)制計(jì)數(shù)器構(gòu)成N（N＜M）進(jìn)制計(jì)數(shù)器，異步清0法或異步置0法用于產(chǎn)生清0或置0信號(hào)的狀態(tài)是AA。SN-1B.SN-2C。SND。SN+1二、填空題1.（95.12）10=_____10010101。00010010_______8421BCD2。三態(tài)邏輯電路有三種狀態(tài)，分別是___高電平_____｜__低電平______和__高阻態(tài)______3．當(dāng)T觸發(fā)器的T=1時(shí)，觸發(fā)器具有功能___翻轉(zhuǎn)_____4。在狀態(tài)圖中，只要包含有_______一個(gè)循環(huán)_________的時(shí)序電路都可稱為計(jì)數(shù)器。5。產(chǎn)生序列11101000,至少需要_3___個(gè)觸發(fā)器。6.TTL與非門多余端的處理方法是___將多余輸入端接高電平________________。7.函數(shù)的反演式=__（A+B'）(B+C”)__________________；函數(shù)的對(duì)偶式=________A(B+C）_______________________________________8.門電路使用時(shí)需要外接負(fù)載電阻和電源的是__OC門__________9。（10111。011）B→___23。375_______________D10.（465。4)O→_____309。5_______________D11。圖中能實(shí)現(xiàn)TTL門的功能_____與非________________12.多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)__線與______功能。13.請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（246）O;(165)D;（10100111）B；（A4)H14.在下列JK觸發(fā)器、RS觸發(fā)器、D觸發(fā)器和T觸發(fā)器四種觸發(fā)器中，具有保持、置1、置0和翻轉(zhuǎn)功能的觸發(fā)器是____JK觸發(fā)器__________15。優(yōu)先編碼器74LS148輸入為，的優(yōu)先級(jí)最高,輸出為、、。當(dāng)選通輸入端，，其余輸入端為1時(shí),應(yīng)為__001__________16。用二進(jìn)制代碼表示十進(jìn)制數(shù)85時(shí)，至少需要____位二進(jìn)制。17。觸發(fā)器可以記錄_一___位二進(jìn)制碼.18.在門電路中接口電路的作用______驅(qū)動(dòng)作用_____________________________19。（316)10=______001100010110__________________________________________8421BCD20。（0.1001）2=_______0.5625____________1021。CMOS門電路的靜態(tài)功耗很低，隨著輸入信號(hào)頻率的增加，功耗也會(huì)___增加_____。22。TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接_低___電平。23.一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是，則它不允許輸入=_0__且=_0__的信號(hào)。24.與TTL門電路相比，CMOS電路具有結(jié)構(gòu)簡(jiǎn)單，便于___提高_(dá)_____集成的優(yōu)點(diǎn)。25.三態(tài)門是在普通門的基礎(chǔ)上增加__控制______電路構(gòu)成的，它的三種輸出狀態(tài)是高電平、低電平和高阻態(tài).26。對(duì)于JK觸發(fā)器,若J=K，則可完成_T___觸發(fā)器的邏輯功能。27。在三極管開關(guān)電路中，如果輸入電平為低電平，三極管的工作狀態(tài)是_____截止_________28。觸發(fā)器有__1__個(gè)穩(wěn)定狀態(tài)。29.十進(jìn)制數(shù)（21。125）轉(zhuǎn)化成二進(jìn)制數(shù)是_______10101.001_______________30.一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是____SR=0____________三、判斷題1.在門電路使用中,TTL與非門閑置輸入端懸空。(×)2.在門電路基本功能電路中，電平偏移結(jié)構(gòu)中的二極管導(dǎo)通,輸出為高電平。()3。4個(gè)觸發(fā)器可以構(gòu)成4位二進(jìn)制計(jì)數(shù)器.(√)4。38．當(dāng)時(shí)序邏輯電路存在有效循環(huán)時(shí)該電路能自啟動(dòng)。(×)5.電路的輸出狀態(tài)僅與當(dāng)前的輸入信號(hào)有關(guān)，與前一時(shí)刻的輸出無(wú)關(guān)，這種電路為分立元件。(×)6.77．CMOSOD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（√)7.一個(gè)班級(jí)中有四個(gè)班委委員，如果要開班委會(huì)，必須這四個(gè)班委委員全部同意才能召開，其邏輯關(guān)系屬于或邏輯關(guān)系。(×)8.存儲(chǔ)8位二進(jìn)制信息要4個(gè)觸發(fā)器。(×）9。進(jìn)制計(jì)數(shù)器有十個(gè)觸發(fā)器組成。(×）10．在使用三極管的門電路中OC門實(shí)際是發(fā)射極開路門.（）11．同步時(shí)序電路和異步時(shí)序電路比較,其差異在于后者沒有穩(wěn)定狀態(tài).(×)12.所有門電路都可以用于總線傳輸.(×)13.位二進(jìn)制編碼器有3個(gè)輸入端,8個(gè)輸出端。（)14.寄存器屬于時(shí)序邏輯電路.（√)15.4位二進(jìn)制計(jì)數(shù)器有8個(gè)計(jì)數(shù)狀態(tài).（×）16.8421BCD碼是有權(quán)的二—十進(jìn)制編碼.（）17.數(shù)值比較器在比較兩個(gè)多位數(shù)的大小時(shí)，是按照從低位到高位的順序逐位比較的;（×）18?；綬S觸發(fā)器沒有時(shí)鐘。（√)19。12．把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。(×）20。1+1=1符合“或”邏輯關(guān)系。(√)21。RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（√）22。高速CMOS電路（74HC)在工作速度方面與TTL電路的74LS系列相當(dāng).（×）23.主從觸發(fā)器和邊沿觸發(fā)器都是脈沖邊沿觸發(fā).(√）24.高速CMOS電路中HCT系列還同TTL電平兼容,擴(kuò)大了應(yīng)用范圍。（√）25.若將一個(gè)TTL異或門（設(shè)輸入端為A、B)當(dāng)反相器使用,則A、B端應(yīng)連接A或B中有一個(gè)接高電平1。（√)26。因?yàn)檫壿嬍紸+AB=A，所以兩邊同時(shí)減去A，得AB=0。（×)27。圖1所示三態(tài)門在時(shí),Y的輸出狀態(tài)是高阻態(tài)。（)28．TTLOC門(集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（)29．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。(×)30.對(duì)于CMOS門電路，噪聲容限與電源電壓有關(guān)(√)31。對(duì)于LSTTL與非門電路,輸入端接低電平時(shí)有電流從門電路中流出。（√)32。具有異步SD、RD端的D觸發(fā)器也能夠成防抖動(dòng)開關(guān).（√)33。要組成六進(jìn)制計(jì)數(shù)器,至少應(yīng)有3個(gè)觸發(fā)器。（√）34異步加法計(jì)數(shù)器應(yīng)將低位的Q端與高位的CP端相連接。(×）35.共陰極LED數(shù)碼管要用“0”電平驅(qū)動(dòng)；共陽(yáng)極LED數(shù)碼管要用“1”電平驅(qū)動(dòng)。（√）36。任何時(shí)候D觸發(fā)器的輸出都與輸入相同。(×）37。最小項(xiàng),顧名思義就是指的乘積項(xiàng)中變量個(gè)數(shù)盡可能的少。（）38。國(guó)產(chǎn)TTL電路CT4000相當(dāng)于國(guó)際SN54/74LS系列。(√）39。普通編碼器和優(yōu)先編碼器在某一時(shí)刻都只能輸入一個(gè)編碼信號(hào)。(×）40．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。(√)41。對(duì)于COMS門電路而言，輸入端經(jīng)過(guò)電阻接地與接邏輯高電平等效。（×)42．把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到20進(jìn)制計(jì)數(shù)器。(√)43。能將輸入信號(hào)轉(zhuǎn)變?yōu)槎M(jìn)制代碼的電路稱為譯碼器。(×）44。八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（×）45。邏輯函數(shù)的表達(dá)方式有真值表、邏輯函數(shù)表達(dá)式、邏輯電路圖、卡諾圖、狀態(tài)表.(×)46。存在約束條件的觸發(fā)器是D鎖存器。（×)47。三極管工作在截止?fàn)顟B(tài)的條件是輸入電壓大于三極管的開啟電壓。(√)48.因?yàn)檫壿嬍紸+（A+B）=B+（A+B）是成立的，所以等式兩邊同時(shí)減去（A+B），得A=B也是成立的.（)49.因?yàn)檫壿嬍紸+AB=A，所以B=1。（×)50.模擬信號(hào)是時(shí)間或數(shù)值上的連續(xù)函數(shù)，如熱電偶的電壓輸出。（√)四、計(jì)算題(共15題)1.電路如圖所示，請(qǐng)寫出Y的邏輯函數(shù)式，列出真值表，指出電路完成了什么功能？2.設(shè)計(jì)一多數(shù)表決電路.要求A、B、C三人中只要有半數(shù)以上同意，則決議就能通過(guò)。但A還具有否決權(quán)，即只要A不同意，即使多數(shù)人意見也不能通過(guò)，要求用最少的與非門實(shí)現(xiàn)并畫出電路圖。3。用卡諾圖法化簡(jiǎn)：4。電路如圖所示，請(qǐng)寫出Y的邏輯函數(shù)式，列出真值表，指出電路完成了什么功能？5.設(shè)觸發(fā)器初始狀態(tài)為1狀態(tài)，試畫出輸出端Q2的波形。6.74LS138可以作為函數(shù)發(fā)生器,試寫出下圖所示的函數(shù)表達(dá)式（不需要化簡(jiǎn)）.7.用3線-8線譯碼器74LS138和門電路實(shí)現(xiàn)組合邏輯函數(shù)。8。用卡諾圖將下列函數(shù)化為最簡(jiǎn)與或表達(dá)式.Y（A,B,C，D）=∑m（0,4，6，8，10，12，14）9。采用四位全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼。10利用公式法將下列邏輯函數(shù)畫簡(jiǎn)為最簡(jiǎn)與或形式.11。用異或門設(shè)計(jì)一個(gè)三變量奇校驗(yàn)電路，當(dāng)輸入變量中有奇數(shù)個(gè)1時(shí)，輸出為1，否則為0。13。用3線—8線譯碼器74LS138和門電路實(shí)現(xiàn)組合邏輯函數(shù)。14。用卡諾圖將下列函數(shù)化為最簡(jiǎn)與或表達(dá)式。15。74LS138可以作為函數(shù)發(fā)生器,試寫出下圖所示的函數(shù)表達(dá)式并化簡(jiǎn)。16.用卡諾圖畫減法將下列函數(shù)畫簡(jiǎn)為最簡(jiǎn)與或式。17.采用四位全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼。19.用卡諾圖法化簡(jiǎn)函數(shù)Y2（A，B,C,D）=∑m（3,6,8，9，11，12）+∑d（0，1，2，13,14,15）20.數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器使用，四選一數(shù)據(jù)選擇器74LS153的邏輯功能表如下所示。試用74LS153產(chǎn)生下列邏輯函數(shù)，要求寫出求解步驟，并畫出電路圖.(在原圖上畫即可)21。設(shè)計(jì)一個(gè)“邏輯不一致”電路，要求4個(gè)輸入邏輯變量取值不一致時(shí)輸出為1，取值一致時(shí)輸出為0。標(biāo)準(zhǔn)答案：（1）用M、N、P、Q代表四個(gè)輸入邏輯變量，Z代表輸出。列真值表22.數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器使用，八選一數(shù)據(jù)選擇器74LS151的邏輯功能表如下所示。試用74LS151產(chǎn)生下列邏輯函數(shù)，要求寫出求解步驟，并畫出電路圖。(在原圖上畫即可）。23。用卡諾圖將下列函數(shù)化為最簡(jiǎn)與或表達(dá)式.24。用卡諾圖將下列函數(shù)化為最簡(jiǎn)與或表達(dá)式。五、分析設(shè)計(jì)題（共15題）1.設(shè)下圖觸發(fā)器的初始狀態(tài)為Q=0,畫出在CLK信號(hào)連續(xù)作用下觸發(fā)器輸出端的電壓波形.2.如圖為主從JK觸發(fā)器，已知輸入端J、K、RD和CP的電壓波形如圖所示，試畫出輸出端Q的電壓波形。3。設(shè)下圖觸發(fā)器的初始狀態(tài)為Q=0,畫出在CLK信號(hào)連續(xù)作用下觸發(fā)器輸出端的電壓波形.4.在基本RS觸發(fā)器中，已知、的波形如圖所示,試畫，的波形。(初態(tài))5.分析下圖所示同步時(shí)序邏輯電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖,說(shuō)明它是Mealy型電路還是Moore型電路以及電路的功能。6.試畫出由D觸發(fā)器組成的四位右移寄存器邏輯圖，如下圖，設(shè)輸入的4位二進(jìn)制數(shù)碼為1101，畫