上拉電阻作用

上拉電阻和下拉電阻的作用上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上下拉電阻：1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。上拉電阻2、OC門電路必須加上拉電阻，以提高輸出的高電平值。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾上拉電阻：就是從電源高電平引出的電阻接到輸出1，如果電平用OC（集電極開路，TTL）或OD（漏極開路，CMOS）輸出，那么不用上拉電阻是不能工作的，這個很容易理解，管子沒有電源就不能輸出高電平了。如果輸出電流比較大，輸出的電平就會降低（電路中已經(jīng)有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量，把電平"拉高”。（就是并一個電阻在IC內(nèi)部的上拉電阻上，讓它的壓降小一點(diǎn)）。當(dāng)然管子按需要該工作在線性范圍的上拉電阻不能太小。當(dāng)然也會用這個方式來實(shí)現(xiàn)門電路電平的匹配。l在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地.電阻作用：l接電阻就是為了防止輸入端懸空l減弱外部電流對芯片產(chǎn)生的干擾l保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mAl上拉和下拉、限流l1.改變電平的電位，常在TTL-CMOS匹配在引腳懸空時有確定的狀態(tài)增加高電平輸出時的驅(qū)動能力.為OC門提供電流l那要看輸出口驅(qū)動的是什么器件,如果該器件需要高電壓的話，而輸出口的輸出電壓不夠，就需要加上拉電阻.l如果有上拉電阻那它的端口在默認(rèn)值為高電平你要控制它必須用電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平.反之，l尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài),以免發(fā)生意外，比如，在電機(jī)控制中，逆變橋上下橋臂不能直通,如果它們都用同一個單片機(jī)來驅(qū)動，必須設(shè)置初始狀態(tài).防止直通！2、定義:l上拉就是將不確定的信號通過一個電阻嵌在高電平!電阻同時起限流作用!下拉同理！l上拉是對器件注入電流，下拉是輸出電流l弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分l對于非集電極（或漏極）開路輸出型電路（如普通電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道.3、為什么要使用拉電阻:l一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻,為了單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài),必須在IC外部另接一電阻.l數(shù)字電路有三狀態(tài):高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計要求而定！l一般說的是I/O端口，有的可以設(shè)置,有的不以設(shè)置，有的是內(nèi)置，有的是需要外接,I/O端口的輸出類似與一個三極管的C,當(dāng)C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平,C通過一個電阻和地連接在一起的時候,該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如:當(dāng)一個接有上拉電阻的端口設(shè)為輸如狀態(tài)時,他的常態(tài)就為高電平，用于檢測低電平的輸入.l上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的.一般說法是拉電流，下拉電阻是用來吸收電流的,也就是你同學(xué)說的灌電流.上拉電阻的作用一.應(yīng)用L當(dāng)TIL電路驅(qū)動8旭電路時，如果TIL電路輸出的高電平低于CQMS電路的最低高電平（一殷為土何）,這?:時就需要在TTL的輸出端摟上控電阻，以提高輸出高電平的值-如父門電路必須加上拉電阻，以提高輸出的搞電平值-3為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻-?汰在伽隘芯片上，為了防止^電造成損壞，不用的管卿不能懸空，一殷捂上拉電阻產(chǎn)生降低輸R阻抗，提'供泄荷通路。5、芯片的管腳加上控電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力?6提高總些的抗電磁干擾能力°管腳懸空就比較容曷接受外界的電盛干擾°7、長線恃輸中電阻不匹配容易引起反射波干擾，加上下拉電明是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的濯電荒能力考慮應(yīng)當(dāng)擔(dān)夠大；電阻大，電符小°*從確保足峻的驅(qū)動電流考慮應(yīng)當(dāng)是夠小；電阻小，?電流七3、對于高速電路，迎大的上拉電阻可疆旭沿既平緩。蹤舍考慮以上三點(diǎn),通常在IkSlOk之間選取-的F拉電阻也有類做道理口二.原理，上拉電阻實(shí)廊上是集電根.輸出的負(fù)載電阻-不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。I工作在線性范圍就不多說了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式.找個TIL器件的貧料單獨(dú)看未吸就可以了，內(nèi)部都有負(fù)載電阻根據(jù)不同驅(qū)動能力和速度要求這個電阻值不同，低功耗的電阻值大,速度快的電阻值小?叵芯片制造商很難滿足應(yīng)用的需要不可能同種功能芯片做許多種，因此干脆不做這個員載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)0C、頃輸出的芯片-由于數(shù)字應(yīng)用時晶體管工作在飽和和截止區(qū)，對負(fù)載電阻要求不高，電阻值小到只要不小到損壞末級晶體管就可以，大到輸出上升時間滿足設(shè)計要求就可，隨便選一個都可以正常工作。但是一個電路設(shè)計是否優(yōu)秀這些現(xiàn)節(jié)也是要考慮的。集電極輸出的開關(guān)電路不管是開還是關(guān)的地始終是通的，晶體管導(dǎo)通時電施從負(fù)載電阻經(jīng)導(dǎo)通的晶體管到地，截止蹌電流從負(fù)載電阻經(jīng)負(fù)載的輸入電阻到地，如果負(fù)載電阻選擇小點(diǎn)功耗就會大，這在電也共電和要求功耗小的系統(tǒng)設(shè)計中是要盡量膛免的，如果電阻選擇大又會帶來信號上升沿的延時，因?yàn)樨?fù)載的輸人電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時間越長，下降沿是通過有源晶體管放電，時間取決于器件本身-因此設(shè)計者在選擇上拉電阻值時，要根據(jù)系統(tǒng)實(shí)際情況在功耗和諫度上兼顧-I三.從&伽江藝庶角度,分別就輸入隔出引腳做一解釋:I1.對芯片輸入管腳，若在系統(tǒng)根上懸空（未與任何輸出腳或驅(qū)動相接）是比較危險的.因?yàn)榇藭r很有可能輸入管腳內(nèi)部電答電荷累積使之達(dá)到中間電平（比如L5V）,而使得輸入緩沖器的FMOS管和皿片管同時導(dǎo)通，這樣一來就在電源和地之間形成直接通路，產(chǎn)生較大的漏電流，時間一長就可能損壞芯片.并且因?yàn)樘幱谥虚g電平會導(dǎo)致內(nèi)部電路對其邏輯包成1）判斷混亂.摟上上拉或下控電阻后，內(nèi)部點(diǎn)容相應(yīng)被充欷）電至高眼）電平，內(nèi)部緩沖器也只有網(wǎng)瞭任服）￡）管導(dǎo)通，不會形成電源到地的直流通路.（至于陰止靜電造成損壞，因芯片管腳設(shè)計中一般會加保護(hù)電路，反而無此必要）.2.對于輸出管腳：1）正常的輸'出管郝（pusli-pull型）』一般沒有泌要接上拉或下拉電用」2）餌或。以漏極開路或集電極開路）型管腳L這種類型的管腳需要外接上拉電阻實(shí)現(xiàn)線與功能（此時多個輸出可直接相連.典型應(yīng)用是：系,板上多個芯片的邛H中斷信號）輸出直挎相連,再挎上一上控電阻，然后輸入眥U的INT引腳，實(shí)現(xiàn)中斷報警功能）.其工作原理是：在正常工作情況下，0D型管腳內(nèi)部的WOS＜關(guān)閉，對外部而言其處于高阻狀態(tài)，外攜上拉電阻使輸出位于高電平（無效中斷狀態(tài)）；當(dāng)有中斷需求時，?型管腳內(nèi)部的曲朗管接通，因其導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于上拉電阻，使輸出位于低電平（有效中斷狀態(tài)）.針對電路上下拉電阻阻值以幾十至幾百K為宜.為什么叫TTL電路懸賞分：5|解決時間：2010-3-1218:16|提問者：瘋叉叉喻請詳細(xì)解釋下。最佳答案TTL是由晶體管構(gòu)成的邏輯電路，這里所謂的TTL信號是一個電平標(biāo)準(zhǔn)。由于器件的電壓不同，TTL電路和CMOS電路定義的高低電平電壓以及電流不一樣。

所謂的需要加TTL信號就是可以以TTL標(biāo)準(zhǔn)的高或低電平信號來觸發(fā)它。從百度百科：TTL電路是品體管-晶體管邏輯電路的英文縮寫(Transister-Transister-Logic)，是數(shù)字集成電路的一大門類。它采用雙極型工藝制造，具有高速度和品種多等特點(diǎn)。從六十年代開發(fā)成功第一代產(chǎn)品以來現(xiàn)有以下幾代產(chǎn)品。第一代TTL包括SN54/74系列，(其中54系列工作溫度為-55°C?+125°C,74系列工作溫度為0°C?+75°C),低功耗系列簡稱lttl,高速系列簡稱HTTL。第二代TTL包括肖特基箝位系列(STTL)和低功耗肖特基系列,LSTTL)。第三代為采用等平面工藝制造的先進(jìn)的STTL(ASTTL)和先進(jìn)的低功耗STTL(ALSTTL)。由于LSTTL和ALSTTL的電路延時功耗積較小，STTL和ASTTL速度很快，因此獲得了廣泛的應(yīng)用。各類TTL門電路的基本性能：電路類型TTL數(shù)字集成電路約有400多個品種，大致可以分為以下幾類：門電路譯碼器/驅(qū)動器觸發(fā)器計數(shù)器移位寄存器單穩(wěn)、雙穩(wěn)電路和多諧振蕩器加法器、乘法器奇偶校驗(yàn)器碼制轉(zhuǎn)換器線驅(qū)動器/線接收器多路開關(guān)存儲器特性曲線電壓傳輸特性TTL與非門電壓傳輸特性LSTTL與非門電壓傳輸特性瞬態(tài)特性由于寄生電容和晶體管載流子的存儲效應(yīng)的存在，輸入和輸出波形如右。存在四個時間常數(shù)td,tf,ts和tr。延遲時間td下降時間tf存儲時間ts上升時間tr基本單元與非門常用電路形式四管單元五管單元六管單元主要封裝形式雙列直插扁平封裝TTL反相器工作原理，請參照《數(shù)字電子技術(shù)基礎(chǔ)》第四版高等教育出版社，清華大學(xué)電子教研室閻石主編的P53頁電路圖1、當(dāng)Vi=Ve1=0.2v時T1導(dǎo)通，這時Vb1被鉗制到0.2+0.7=0.9v，由于T1導(dǎo)通，故Vb2=Ve1=Vi=0.2v,由于Vb2<0.7v，所以T2截止,T3導(dǎo)通，T4截止，Vo輸出為高電平。2、當(dāng)Vi=Ve1=3.6v時T1也導(dǎo)通，這時Vb1被臨時鉗制到3.6v+0.7=4.3v，由于T1導(dǎo)通，故Vb2=Ve1=Vi=3.6v,由于Vb2>0.7v，所以T2導(dǎo)通，側(cè)Ve2=Vb4=3.6v-0.7v=2.9v,Vb4>0.7v，所以T4導(dǎo)通，由于T2的導(dǎo)通導(dǎo)致T3的基極Vb3被鉗制到0V，所以T3截止；所以Vo輸出為低電平。另外由于T4的導(dǎo)通，并且發(fā)射極接地，反過來有影響到T4的基極被鉗制到Vb4=0v+0.7v=0.7v,同樣T2導(dǎo)通所以T2的基極Vb2=Vb4+0.7v=1.4v,再同樣T1導(dǎo)通Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。

TTL門電路ietor-Tzansi￡torLogie,即EJT-BJT?輯門電路$是敬亨電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。HL主要FJBJ?fBz-polarJunctionTransister即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TEL門電路是祠系列，后來出現(xiàn)了T4K系列，ML系處?北W4心，4ALS等系凱但是由于ITL功耗大等缺點(diǎn)丁正逐斬被6鑒電路取代.ITL門電路有也（商用）和同〔軍用）兩個系列匕每個篆列又有若干個子系列。TTL電平信號；ITL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5梏價于該輯F,。嬉價于該輯&，這被稱做TTL■:晶體■管-晶體管供輯電平）信號系統(tǒng)，這是計算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。TTL電平信號對于計算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的,首先計算機(jī)姓理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低'另外TIL電平信號直接與集成電路連接而不需要價格昂貴的線路驅(qū)動器以及接收器電路；再者，計算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TIL接口的操作恰能滿足這個要求■TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過W英尺的距籬就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題，這些問題對可靠性均有寄響-TTL輸出高電平＞2.4V,輸出低電平＜0.4Vn在室溫下，一般輸出高電平是3.5V,輸出低電平是0.2V.最小輸入高電平和低電平3輸入.高電平冷工戲輸次低電平切.而噪聲容限是口挪如TTl和COMS電路和區(qū)別TTL電路是晶體管-晶體管邏輯電路的英文縮寫（Transister-Transister-Logic），是數(shù)字集成電路的一大門類。它采用雙極型工藝制造，具有高速度低功耗和品種多等特點(diǎn)。CMOS是:金屬-氧化物-半導(dǎo)體（Metal-Oxide-Semiconductor）結(jié)構(gòu)的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為CMOS-IC（ComplementaryMOSIntegratedCircuit）。CMOS集成電路的性能特點(diǎn)：微功耗—CMOS電路的單門靜態(tài)功耗在毫微瓦（nw）數(shù)量級。高噪聲容限一CMOS電路的噪聲容限一般在40%電源電壓以上。寬工作電壓范圍—CMOS電路的電源電壓一般為1.5~18伏。高邏輯擺幅一CMOS電路輸出高、低電平的幅度達(dá)到全電為VDD，邏輯“0”為VSS。高輸入阻抗--CMOS電路的輸入阻抗大于108Q,一般可達(dá)1010Q。高扇出能力--CMOS電路的扇出能力大于50。低輸入電容--CMOS電路的輸入電容一般不大于5PF。

寬工作溫度范圍一陶瓷封裝的CMOS電路工作溫度范圍為-550C~1250C；塑封的CMOS電路為-400C~850C。1、TTL電平：輸出高電平＞2.4V,輸出低電平＜0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平＞=2.0V，輸入低電平＜=0.8V，噪聲容限是0.4V。2、CMOS電平：1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。TTL和COMS電路比較：1）TTL電路是電流控制器件，而coms電路是電壓控制器件。2）TTL電路的速度快，傳輸延遲時間短（5-10ns），但是功耗大。COMS電路的速度慢，傳輸延遲時間長（25-50ns）,但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。3）COMS電路的鎖定效應(yīng)：COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這