一種8通道12位逐次逼近式AD轉(zhuǎn)換器的設(shè)計-圖文

一種8通道12位逐次逼近式A/D轉(zhuǎn)換器的設(shè)計彭新芒,楊銀堂,朱樟明(西安電子科技大學(xué)微電子研究所,陜西省西安市710071摘要:設(shè)計實(shí)現(xiàn)了一個8通道12位逐次逼近式A/D轉(zhuǎn)換器。A/D轉(zhuǎn)換器內(nèi)部集成了多路復(fù)用器和并行到串行轉(zhuǎn)換寄存器、復(fù)合型D/A轉(zhuǎn)換器,實(shí)現(xiàn)數(shù)字位的串行輸出。整體電路采用HSPICE進(jìn)行仿真,轉(zhuǎn)換速率為133ksps(千次采樣每秒,轉(zhuǎn)換時間為7.5μs。通過低功耗設(shè)計,工作電流降低為2.8mA。芯片基于0.6μmBiCMOS工藝完成版圖設(shè)計,版圖面積為2.5mm×2.2mm。關(guān)鍵詞:逐次逼近式A/D轉(zhuǎn)換器;復(fù)合結(jié)構(gòu)D/A轉(zhuǎn)換器;低功耗;BiCMOS收稿日期:2006208210;修回日期:2006210210?；痦椖?國家自然科學(xué)基金(60476046;教育部博士學(xué)科點(diǎn)基金(20050701015;部委基金(51408010304DZ0140,51408010205DZ0164。0引言A/D轉(zhuǎn)換器是模擬系統(tǒng)與數(shù)字系統(tǒng)接口的關(guān)鍵部件,長期以來一直被廣泛應(yīng)用于雷達(dá)、通信、電子對抗、聲納、衛(wèi)星、導(dǎo)彈、測控系統(tǒng)、醫(yī)療、儀器儀表、圖像和音頻等領(lǐng)域。計算機(jī)和通信產(chǎn)業(yè)的迅猛發(fā)展,進(jìn)一步推動了A/D轉(zhuǎn)換器在便攜式設(shè)備上的應(yīng)用并使其有了長足進(jìn)步,A/D轉(zhuǎn)換器正逐步向高速、高精度和低功耗的方向發(fā)展。目前市場上占統(tǒng)治地位的A/D轉(zhuǎn)換器主要是:逐次逼近式、∑2Δ式、流水線式?！?Δ式可以實(shí)現(xiàn)很高的分辨率,流水線式可以保證很高的采樣速率,這兩種體系結(jié)構(gòu)都是為了滿足某種特定需求的縱向市場而設(shè)計的,而逐次逼近式A/D轉(zhuǎn)換器在速度、精度、功耗和價格方面具有綜合優(yōu)勢,因此本文串行輸出A/D轉(zhuǎn)換器采用逐次逼近式結(jié)構(gòu)。逐次逼近式A/D轉(zhuǎn)換器是采樣速率低于5MSPS(百萬次采樣每秒的中高分辨率應(yīng)用的常見結(jié)構(gòu),其分辨率一般為8位~16位,具有低功耗、小尺寸等特點(diǎn),因而具有較寬的應(yīng)用范圍,如便攜式/電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)/信號采集器等。顧名思義,逐次逼近式A/D轉(zhuǎn)換器實(shí)質(zhì)上是實(shí)現(xiàn)二進(jìn)制搜索算法,內(nèi)部電路可以運(yùn)行在幾MHz,A/D轉(zhuǎn)換器采樣速率是該數(shù)值的分?jǐn)?shù),主要由逐次逼近算法確定。本文基于上華0.6μmBiCMOS工藝設(shè)計了一個8通道12位串行輸出A/D轉(zhuǎn)換器,其核心電路采用逐次逼近式結(jié)構(gòu),并在總結(jié)改進(jìn)傳統(tǒng)結(jié)構(gòu)的基礎(chǔ)上,采用電壓定標(biāo)和電荷定標(biāo)的復(fù)合式D/A轉(zhuǎn)換器結(jié)構(gòu),這種“5+4+3”分段式復(fù)合結(jié)構(gòu)既避免了大電容引入的匹配性問題,而且電阻的引入減小了電路本身的線性誤差;比較器的實(shí)現(xiàn)采用多級級聯(lián)的放大器結(jié)構(gòu),降低了μmBiCMOS工藝實(shí)現(xiàn)了整體版圖設(shè)計。1系統(tǒng)結(jié)構(gòu)及電路實(shí)現(xiàn)逐次逼近式A/D轉(zhuǎn)換器結(jié)構(gòu)電路如圖1所示,主要由采樣保持電路、比較器、D/A轉(zhuǎn)換器、逐次逼近寄存器和邏輯控制單元5部分組成[124]。圖1逐次逼近式A/D轉(zhuǎn)換器原理轉(zhuǎn)換中的逐次逼近是按對分原理,由控制邏輯電路完成的。其工作過程如下:啟動轉(zhuǎn)換后,控制邏輯電路首先把逐次逼近寄存器的最高位置1,其他位置0,將其存儲到逐次逼近寄存器,然后經(jīng)D/A轉(zhuǎn)換后得到約為滿量程輸出一半的電壓值。這個電壓值在比較器中與輸入信號進(jìn)行比較。比較器的輸出反饋到D/A轉(zhuǎn)換器,并在下一次比較前對其進(jìn)行修正。即輸入信號的取樣值與D/A轉(zhuǎn)換器的初始輸出值相減,余差被比較器量化,量化值再來指導(dǎo)控制邏輯是增加還是減少D/A轉(zhuǎn)換器的輸出;然后,這個新的D/A轉(zhuǎn)換器輸出值再次從輸入取樣值中被減去,不斷重復(fù)這個過程,直至其精度達(dá)到要求為止。由此可見,這種數(shù)據(jù)的轉(zhuǎn)變始終處于邏輯控制電路的時鐘驅(qū)動下,逐次逼近寄?45?第33卷第4期2007年4月電子工程師ELECTRONICENGINEERVol.33No.4Apr.2007存器不斷進(jìn)行比較和移位操作,直到完成LSB(最低有效位的轉(zhuǎn)換。這時逐次逼近寄存器的各位值均已確定,逐次逼近轉(zhuǎn)換完成。由于本次設(shè)計針對是串行的多路通道轉(zhuǎn)換技術(shù),所以在逐次逼近式A/D轉(zhuǎn)換器基本結(jié)構(gòu)的基礎(chǔ)上,在模擬輸入前端加入多路復(fù)用模塊,并在輸出后端加入并串轉(zhuǎn)換電路。整體結(jié)構(gòu)簡圖見圖2。圖2整體結(jié)構(gòu)簡圖為實(shí)現(xiàn)信號的快速精確轉(zhuǎn)換,逐次逼近式A/D轉(zhuǎn)換器中重要部件是采樣保持電路、比較器和D/A轉(zhuǎn)換器。等效輸入電路如圖3所示。圖3輸入等效電路在數(shù)據(jù)獲取期間,被選信道作為輸入給電容C保持充電,獲取時間結(jié)束后,T/H開關(guān)打開,電荷維持在C保持上作為信號樣本,與D/A轉(zhuǎn)換中產(chǎn)生的模擬信號進(jìn)行比較,將比較結(jié)果輸入輸出寄存器,在三態(tài)總線控制下串行輸出最后數(shù)字位。其中比較器的實(shí)現(xiàn)采用三級放大器級聯(lián)結(jié)構(gòu),這樣就降低了比較器的設(shè)計要求,減小了設(shè)計難度,提高了電路性能。下面介紹D/A轉(zhuǎn)換器的設(shè)計與實(shí)現(xiàn)。逐次逼近式A/D轉(zhuǎn)換器的速度和分辨率主要受反饋電路中D/A轉(zhuǎn)換器的速度、分辨率和線性的限制[1,4],精確設(shè)計D/A轉(zhuǎn)換器是本設(shè)計的重點(diǎn)和關(guān)鍵。傳統(tǒng)的逐次逼近式A/D轉(zhuǎn)換器大多采用簡單的電阻分壓式或電容電荷型結(jié)構(gòu)來實(shí)現(xiàn)[3]。電阻分壓式的轉(zhuǎn)換器只需要用一種電阻,容易保證制造精度,即使電阻出現(xiàn)較大的誤差,也不會出現(xiàn)非單調(diào)性,這是它的優(yōu)點(diǎn)。但是,對n位二進(jìn)制輸入的這種結(jié)構(gòu)的D/A轉(zhuǎn)換器來說,需要2n個分壓電阻以及同樣數(shù)量的模擬開關(guān),所以隨著位數(shù)的增加,其所需元器件的數(shù)量會呈幾何級數(shù)增加,這是它的缺點(diǎn)。這種結(jié)構(gòu)單獨(dú)用做一個D/A轉(zhuǎn)換器的情況比較少見,但是它卻在逐次逼近式A/D轉(zhuǎn)換器中常用到,尤其在位數(shù)低于8位時。電容電荷式D/A轉(zhuǎn)換器的優(yōu)點(diǎn)是精度較高,但是存在面積大、對寄生電容敏感等缺點(diǎn),而且還需要兩相時鐘,增加了設(shè)計制造的復(fù)雜度。傳統(tǒng)D/A轉(zhuǎn)換器電路在設(shè)計時考慮的是單一形式的電路結(jié)構(gòu),但在本設(shè)計中充分利用電阻單調(diào)性好、電容精度高的優(yōu)點(diǎn),避開電阻型所需開關(guān)數(shù)多及電容面積大的不利因素,因此本電路D/A轉(zhuǎn)換器的實(shí)現(xiàn)采用復(fù)合結(jié)構(gòu),如圖4所示。圖412位復(fù)合式D/A轉(zhuǎn)換器結(jié)構(gòu)由于本芯片是一個12位精度的A/D轉(zhuǎn)換器,要求D/A轉(zhuǎn)換器也要達(dá)到12位精度,而且對于位數(shù)較高的轉(zhuǎn)換器,從芯片面積和性能方面綜合考慮,組合結(jié)構(gòu)較單一結(jié)構(gòu)優(yōu)勢顯著,因而轉(zhuǎn)換結(jié)構(gòu)采用5+3+4復(fù)合結(jié)構(gòu)實(shí)現(xiàn),其中高5位MSB(最高有效位采用電容網(wǎng)絡(luò)實(shí)現(xiàn),中間3位采用電阻網(wǎng)絡(luò),而低4位LSB仍用電容網(wǎng)絡(luò)實(shí)現(xiàn),這樣設(shè)計避免了在不同結(jié)構(gòu)實(shí)現(xiàn)上的不足,結(jié)合其各自優(yōu)缺點(diǎn),較好地實(shí)現(xiàn)電路性能。此D/A轉(zhuǎn)換器的優(yōu)點(diǎn)是具有一定的單調(diào)性,因為電阻串本質(zhì)上是單調(diào)的,而且3個數(shù)字位只有一種阻值的電阻,不存在電阻失配問題。電阻串不需要預(yù)充電,轉(zhuǎn)換速度比電容陣列的轉(zhuǎn)換速度快,但芯片占用面積較大;電容網(wǎng)絡(luò)最多只需滿足5位電容比的精度要求便可實(shí)現(xiàn)12位轉(zhuǎn)換。所以在總數(shù)中分配每段位數(shù)時,在芯片面積和轉(zhuǎn)換速度之間進(jìn)行折中考慮。單獨(dú)對D/A轉(zhuǎn)換器進(jìn)行仿真得到的結(jié)果曲線如圖5、圖6所示。圖5為全部12位數(shù)字位的模擬輸出波形圖,圖6為(00…0到(11…1跳變時的波形圖,建立時間僅為12ns。?55?第33卷第4期彭新芒,等:一種8通道12位逐次逼近式A/D轉(zhuǎn)換器的設(shè)計?計算機(jī)與自動化技術(shù)?圖5D/A轉(zhuǎn)換器輸出波形圖6由(00…0至(11…1跳變時的波形2設(shè)計結(jié)果根據(jù)電路功能及指標(biāo)要求,在Cadence環(huán)境下用HSPICE對電路進(jìn)行仿真。通過控制邏輯的精確控制,對選擇8通道中任一通道都能夠?qū)崿F(xiàn)12位準(zhǔn)確轉(zhuǎn)換,圖7為選擇第8通道對2.5V電壓進(jìn)行轉(zhuǎn)換的輸出波形,實(shí)現(xiàn)了模擬信號到數(shù)字信號的正確轉(zhuǎn)換。圖7第8通道對2.5V電壓進(jìn)行轉(zhuǎn)換的輸出波形最后,基于CSMC0.6μmBiCMOS工藝完成了版圖設(shè)計,面積為2.5×2.2mm2,如圖8所示。最后設(shè)計的12位A/D轉(zhuǎn)換器的特性如下:分辨率為12位;轉(zhuǎn)換時間為7.5μs;零點(diǎn)誤差為<±2LSB;增益誤差為<±2LSB;線性誤差為<±1LSB;模擬輸入電壓為0~4.096V;工作溫度范圍為-55℃~125℃。仿真條件為VDD=5.0V,VSS=0V,Vref=4.096V,Vagnd=0V。圖8逐次逼近式A/D轉(zhuǎn)換器完整版圖3結(jié)束語本文基于CSMC0.6μmBiCMOS工藝設(shè)計實(shí)現(xiàn)了一個12位串行輸出的A/D轉(zhuǎn)換器,采用電壓定標(biāo)和電荷定標(biāo)組合式D/A轉(zhuǎn)換器技術(shù),比較器的實(shí)現(xiàn)采用多級級聯(lián)放大器形式,通過合理的時序控制,實(shí)現(xiàn)了較好的性能,轉(zhuǎn)換速率為7.5μs,正常工作電流2.8mA,增益誤差小于2LSB,線性誤差小于1LSB,最后版圖面積為2.5×2.2mm2,此轉(zhuǎn)換器對于消費(fèi)電子、汽車電子及便攜式產(chǎn)品等方面應(yīng)用是具有較好性價比的選擇。參考文獻(xiàn)[1]HANDIDIK,TSOVS.An82b1.32MHzsuccessive2approxi2mationA/Dconverter[J].IEEEJournalofSolid2StateCir2cuits,1990,25(3:8802885.[2]REDFERNTP,CONNOLLYJJJr,CHINSW,etal..Amonolithiccharge2balancingsuccessive2approximationA/Dtechnique[J].IEEEJournalofSolid2StateCircuits,1979,14(6:9122920.[3]HESTERRK,TANKS,DEWITM,etal.FullydifferentialADCwithrail2to2railcommon2moderangeandnonlinearca2pacitorcompensation[J].IEEEJournalofSolid2StateCir2cuits,1990,25(1:1732183.[4]RAZAVIB.Principleofdataconversionsystemdesign[M].NewYork,NY,USA:IEEEPress,1995.[5]SCHOLTENSPCS,VERTREGTM.A62bit1.62Gsample/sμmCMOSusingaveragingtermination[J].IEEEJournalofSolid2StateCircuits,2002,37(12:159921609.[6]ROBERTH.Analog2to2digitalconvertersurveyandanalysis[J].IEEEJournalofSelectedAreasinCommunications,1999,17(5:5392540.彭新芒(19812,女,碩士研究生,研究方向為高速高性能ADC/DAC設(shè)計、低壓低功耗模擬電路設(shè)計。(下轉(zhuǎn)第73頁?65??計算機(jī)與自動化技術(shù)?電子工程師2007年4月開關(guān)、跳線是否在正確的位置上。此外,還要檢查nWAIT、NRST、NTRST等引腳的電平是否已被上拉,引腳JTAGSEL是否被下拉,對這幾個引腳的處理關(guān)系到AT91RM9200能否正常工作。系統(tǒng)上電后,檢查電路板上幾個電壓等級的輸出電壓是否正常,復(fù)位電路是否工作,晶振X1和X2的輸出端是否輸出正確的波形。接著通過串行調(diào)試接口將AT91RM9200系統(tǒng)板與PC機(jī)連接,在“超級終端”界面中可看到微處理器向PC輸出一系列的“C”,表明微處理器AT91RM9200已經(jīng)正常工作。然后可以通過ARM公司提供的開發(fā)工具ADS的集成開發(fā)環(huán)境,編寫相關(guān)的應(yīng)用程序,通過JTAG接口對微處理器進(jìn)行進(jìn)一步的調(diào)試。目前,該系統(tǒng)已在某智能設(shè)備的控制器中得到了實(shí)際應(yīng)用。4結(jié)束語ARM微處理器正以其極好的性能價格比和極低的功耗與其他體系結(jié)構(gòu)的微處理器進(jìn)行激烈的競爭,其應(yīng)用將進(jìn)一步深入到各行各業(yè)?？梢灶A(yù)測,在將來的一段時期內(nèi),ARM微處理器將成為32位微處理器市場的統(tǒng)治者。了解、學(xué)習(xí)、掌握和應(yīng)用ARM微處理器技術(shù)很有必要,也非常重要。設(shè)計ARM微處理器的最小系統(tǒng)是學(xué)習(xí)這一技術(shù)的一個很好的方法和途徑。陳敬謙(19792,男,碩士研究生,主要從事嵌入式系統(tǒng)在智能家電控制器中的應(yīng)用等方面的研究工作。DesignofMinimalSystemBasedonAT91RM9200MicroprocessorCHENJingqian,WANGLu,LIANGMing,ZUJumei,ZHANGJiqing(GuangzhouElectricApparatusResearchInstitute,Guangzhou510300,ChinaAbstract:TheARMmicroprocessorAT91RM9200isahighperformanceMCUproducedbyATMEL,anditisusedinindustrycontrolfields.ThispaperintroducestheARMmicroprocessorAT91RM9200.BaseonAT91RM9200,aminimalsystemisdesigned,anditincludesthepowersupplycircuit,crystalgeneratorcir2cuit,resetcircuit,registermodules,JTAGinterface,UARTinterfaceandsoon.Theselectionoftheperiph2eralcircuitsissummarized.Themethodandresultofdebugaregivenattheendofthearticle.Theuserscandesigntheembeddedsystemseasilythroughtheminimalsystem.Keywords:ARMmicroprocessor;AT91RM9200;minimalsystem(上接第56頁Designofa82channel122bitsSARA/DConverterPENGXinmang,YANGYintang,ZHUZhangming(MicroelectronicsInstitute,XidianUniversity,Xi′an710071,ChinaAbstract:Thispaperdescribesdesignandimplementationofan82channel12bitSARADC.Multi2switch