EDA設(shè)計(jì)流程及其工具QuarusII快速操作指南

EDA設(shè)計(jì)流程及其工具

QuartusII快速操作指南

<電子設(shè)計(jì)自動(dòng)化>課程講義本章參考資料本章內(nèi)容安裝與許可（License）項(xiàng)目與文件類型（project&filestype）QuartusII菜單簡(jiǎn)介設(shè)計(jì)輸入(designinput)器件與引腳指配(device&pinassignment)編譯和綜合(compilationandsynthesis)仿真(simulation)編程與配置(programandconfiguration)安裝步驟下載免費(fèi)版本安裝申請(qǐng)?jiān)S可文件（LicenseFile)設(shè)置許可文件（LicenseFile)運(yùn)行安裝步驟QuartusII軟件可以從ALTERA公司網(wǎng)站上免費(fèi)下載。目前版本為5.0（quartusii_50_web_edition_single）V5.0版本的文件大小為221M字節(jié)。許可文件申請(qǐng)如何申請(qǐng)？ 安裝完成后，需要從ALTERA公司網(wǎng)站上申請(qǐng)?jiān)S可文件，在申請(qǐng)?jiān)S可文件時(shí)需要輸入安裝PC機(jī)的網(wǎng)卡物理號(hào)碼(NICID)或者硬盤序列號(hào)（Cdiskserialnumber）,此2個(gè)號(hào)碼可從：

QuartusII->Tools->LicenseSetup 的窗口中得到。

建議使用NICID申請(qǐng)?jiān)S可文件，這樣可避免格 式化硬盤造成的硬盤號(hào)更改。許可文件的申請(qǐng)是免費(fèi)的，并通過電子郵件傳給申請(qǐng)人，許可文件設(shè)置進(jìn)入

QuartusII->Tools->LicenseSetup->Licensefile。項(xiàng)目（project）Project內(nèi)容：

Allofthedesignfilesandotherrelatedfilesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign一個(gè)設(shè)計(jì)為一個(gè)Project,所有Project的內(nèi)容包含在一個(gè)項(xiàng)目文件中。在設(shè)計(jì)開始時(shí)必須指定創(chuàng)建一個(gè)Project文件QuartusII的項(xiàng)目文件擴(kuò)展名為“.qar”主要輸入文件類型（filestype）QuartusIIProjectFile設(shè)計(jì)輸入.qpfVHDLDesignFile.vhdVerilogDesignFile.vBlockDesignFile.bdfMemoryInitializationFile.mifSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要輸出文件類型（filestype）ProgrammerObjectFile編程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引腳輸出文件（可用于核對(duì)硬件連接關(guān)系）.pin11功能正確滿足需求編程下載設(shè)計(jì)構(gòu)想QuartusII設(shè)設(shè)計(jì)流流程設(shè)計(jì)正確設(shè)計(jì)構(gòu)構(gòu)想分析設(shè)設(shè)計(jì)要要求，，確定定技術(shù)術(shù)路線線設(shè)計(jì)模模塊劃劃分可否利利用現(xiàn)現(xiàn)成IP核核？是否需需要運(yùn)運(yùn)用NIOS？？1213創(chuàng)建項(xiàng)項(xiàng)目&選選擇擇器件件14創(chuàng)建項(xiàng)項(xiàng)目&選選擇擇器件件15創(chuàng)建項(xiàng)項(xiàng)目&選選擇擇器件件16創(chuàng)建項(xiàng)項(xiàng)目&選選擇擇器件件17如果器器件設(shè)設(shè)置錯(cuò)錯(cuò)了，，還可可以通通過該該選項(xiàng)項(xiàng)進(jìn)行行修改改創(chuàng)建項(xiàng)項(xiàng)目&選選擇擇器件件功能正確滿足需求設(shè)計(jì)構(gòu)想編程下載QuartusII設(shè)設(shè)計(jì)流流程設(shè)計(jì)正確1819設(shè)計(jì)輸輸入––硬件件描述述語言言VHDLVerilogHDL20在QuartusII環(huán)環(huán)境中中可以以運(yùn)用用以下下器件件來組組建原原理圖圖：庫中的的元器器件宏功能能模塊塊由VHDL、Verilog文件件生成成的模模塊設(shè)計(jì)輸輸入––原理理圖21設(shè)計(jì)輸輸入––創(chuàng)建建原理理圖22分析綜綜合編譯成成功，，語法法正確確23分析綜綜合編譯失失敗，，有語語法錯(cuò)錯(cuò)誤。。可以通通過雙雙擊紅紅色信信息來來找到到錯(cuò)誤誤語句句24功能仿真與與時(shí)序序仿真真功能仿仿真，，是指指在不不考慮慮器件件延時(shí)時(shí)和布布線延延時(shí)的的理想想情況況下對(duì)對(duì)源代代碼進(jìn)進(jìn)行邏邏輯功功能的的驗(yàn)證證。時(shí)序仿仿真是是在布布局布布線后后進(jìn)行行，它它與特特定的的器件件有關(guān)關(guān)，包包含了了器件件和布布線的的延時(shí)時(shí)信息息，主主要驗(yàn)驗(yàn)證程程序在在目標(biāo)標(biāo)器件件中的的時(shí)序序關(guān)系系。25建立激激勵(lì)波波形26建立激激勵(lì)波波形27建立激激勵(lì)波波形28建立激激勵(lì)波波形29復(fù)位十進(jìn)制制計(jì)數(shù)數(shù)波形仿仿真結(jié)結(jié)果30點(diǎn)擊引引腳綁綁定，，彈出出如下下對(duì)話話框引腳綁綁定31引腳綁綁定32完全編編譯33完全編編譯34完全編編譯35點(diǎn)擊快快捷菜菜單中中的Programmer，，彈出出下載載窗口口。將DE2與與主機(jī)機(jī)連接接好后后，按按照左左圖所所示步步驟進(jìn)進(jìn)行下下載。。編程下下載QuartusII主主菜單單編譯仿真編程File菜菜單Project菜單單頂層設(shè)設(shè)計(jì)文文件設(shè)設(shè)置電源估估算文文件生生成將設(shè)計(jì)計(jì)文件件加入入項(xiàng)目目中Assignments菜單單器件和和引腳腳指配配編譯設(shè)設(shè)置Processing菜菜單－－>啟動(dòng)編編譯啟動(dòng)仿仿真Tools菜單單－>器件編編程看RTL電電路圖圖許可文文件設(shè)設(shè)置設(shè)計(jì)輸輸入(designinput)設(shè)計(jì)輸輸入步步驟建立項(xiàng)項(xiàng)目文文件File->NewProjectWizard編寫設(shè)設(shè)計(jì)文文件代代碼（（或者者畫出出原理理圖））File->New->DeviceDesignFiles->將設(shè)計(jì)計(jì)文件件加入入到項(xiàng)項(xiàng)目文文件中中Project->Add/RemoveFileinProjectVHDL設(shè)設(shè)計(jì)輸輸入原理圖圖設(shè)計(jì)計(jì)輸入入VHDL設(shè)設(shè)計(jì)輸輸入文件名名稱必須和和ENTITY名名一致原理圖圖設(shè)計(jì)計(jì)輸入入元件符符號(hào)調(diào)調(diào)入生成符符號(hào)塊塊繪制節(jié)節(jié)點(diǎn)連連線繪制節(jié)節(jié)點(diǎn)總總線連連接繪制導(dǎo)導(dǎo)線工工具粘連（（移動(dòng)動(dòng)）線段選中中原理圖設(shè)設(shè)計(jì)輸入入：符號(hào)號(hào)調(diào)入按下mouse右鍵－－>原理圖設(shè)設(shè)計(jì)輸入入：符號(hào)號(hào)調(diào)入（（續(xù)前））庫符號(hào)符號(hào)文件件也可以以是？VHDL代碼得得到?。。∪绾螌HDL設(shè)計(jì)計(jì)文件變成符號(hào)文件件（.sym））?將VHDL代碼碼生成符符號(hào)文件件（*.sym）一個(gè)例子子器件與引引腳指配配

(device&pinassignment)通過對(duì)話窗指配Assignments->DeviceAssignments->Pins通過“*.qsf”文件指指配“XXX.qsf”是一個(gè)文本文件件，包含了了設(shè)計(jì)項(xiàng)項(xiàng)目所有有的配置置信息，，其中包包括器件件和引腳腳信息器件指配配：Assignments->Device->Device&PinOptions->GeneralJTAGUserCodeSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.IfyouturnonAutousercode,thisoptionisdimmedtoindicatethatitisnotavailable.ThisoptionisavailableforallAltera??devicessupportedbytheQuartus?IIsoftwareexceptFLEX?6000devices.Device&PinOptions->UnusedPins未用引腳腳一般接接地Device&PinOptions->Configuration引腳指配配：Assignments->Pins->通過“*.qsf”文件指指配#Pin&LocationAssignments#==========================set_location_assignmentPIN_1-toa0\[0\]set_location_assignmentPIN_2-toa0\[4\]set_location_assignmentPIN_3-toa0\[2\]編譯和綜綜合(compilationandsynthesis)如果編編碼設(shè)計(jì)計(jì)完完成如果器器件和引引腳指配配完完成那么我們就就可以以開開始編譯譯了！請(qǐng)進(jìn)入：：Processing->Complitaion看RTL圖如果編譯譯通過，，那么我們還可可以看VHDL代碼的的RTL圖Tools->RTLViewer仿真(simulation)QuartusII的simulation功能使得FPGA代碼設(shè)設(shè)計(jì)和和PCB設(shè)設(shè)計(jì)同步或或者超超前前進(jìn)行.必須選擇擇進(jìn)行行那種類類型？Function&Timing如何啟動(dòng)動(dòng)仿真：：Processing->StartSimulation仿真(simulation):步步驟建立“.VWF”文件件File->New->OtherFiles->VectorWaveformfile設(shè)置仿真真的時(shí)間間分辨率率和仿真真時(shí)長(zhǎng)Edit->EndTimeEdit->GridSize選擇仿仿真類型型（Function&Timing）定義輸入入波形啟動(dòng)仿真真：Processing->StartSimulation觀察仿真真結(jié)果（（輸出信信號(hào)的波波形）選擇仿仿真類型型：Project->Setting->Simulator定義輸入入波形編程與配配置(programandconfiguration)設(shè)置編程程硬件（編程電纜纜選擇）Tools->Programmer->HardwareSetup設(shè)置下載載模式Tools->Programmer->Mode調(diào)入編程程文件Tools->Programmer->AddFile啟動(dòng)編程程Tools->Programmer->Start設(shè)置編程程硬件（（編程電電纜選擇擇）Tools->Programmer->HardwareSetup設(shè)置下載載模式FPGA配置置EPCS1，EPCS4等編編程EPC2,CPLD等等編程啟動(dòng)編程程JTAGUserCodeSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEins