第10章常用組合邏輯電路及其芯片課件

21十二月2022熟悉常用組合邏輯電路重點(diǎn)掌握常用組合邏輯電路的芯片主要要求：10.2常用組合邏輯電路及其芯片18十二月2022熟悉常用組合邏輯電路重點(diǎn)掌握常用組合邏21十二月202210.1.2加法器與比較器

(Adder&comparer)1.加法器FAnAnBnCi+1SnFAn-1An-1Bn-1CnSn-1FA0A0B0C1S0...C0n+1個(gè)全加器串接起來(lái)，構(gòu)成n+1位串行加法器，實(shí)現(xiàn)兩個(gè)n+1位的二進(jìn)制數(shù)AnAn-1…A1A0和BnBn-1…B1B0的加法運(yùn)算。18十二月202210.1.2加法器與比較器(Add21十二月20222.比較器1）一位比較器設(shè)A，B是兩個(gè)一位二進(jìn)制數(shù)，比較結(jié)果為E（A=B），H（A>B），L（A<B)。輸入

輸出AB00011011E1001H0010L0100E=AB+ABH=ABL=AB真值表表達(dá)式電路18十二月20222.比較器1）一位比較器設(shè)A，B是兩21十二月202211&&=1ABHLE2）多位比較器若最高位An〉Bn，則A〉B，H=1若An<Bn，則A〈B，L=1若An=Bn，則逐位比較下一位，......注：多位比較器的比較規(guī)則是從高位到低位逐位比較邏輯電路18十二月202211&&=1ABHLE2）多位比較器21十二月202210.2.2編碼器

(coder)所謂的編碼器，就是在數(shù)字系統(tǒng)中，能把具有特定意義的信息（數(shù)字和字符）變成若干位代碼的電路。1.二進(jìn)制編碼器定義：將信號(hào)變?yōu)槎M(jìn)制代碼的電路（以3線—8線編碼器為例）：分類：

普通編碼：

優(yōu)先編碼：集成T341

二進(jìn)制編碼器二—十進(jìn)制編碼器任何時(shí)刻只能允許一個(gè)信號(hào)輸入。允許多個(gè)信號(hào)同時(shí)輸入，但輸出信號(hào)則按優(yōu)先等級(jí)次序進(jìn)行編碼輸出。18十二月202210.2.2編碼器(coder)所21十二月2022Y2=A4A5A6A7Y1=A2A3A6A7Y0=A1A3A5A7以8線—3線編碼器（即8個(gè)輸入，3個(gè)輸出）：由電路得：18十二月2022以8線—3線編碼器（即8個(gè)輸入，3個(gè)輸21十二月2022A0

A

1A2A3A4A5A6A7

Y2Y1Y0

1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111根據(jù)邏輯關(guān)系式列出編碼器的真值表，（高電平表示有信號(hào)輸入）注：8個(gè)待編碼的輸入信號(hào)任何時(shí)刻只有一個(gè)為高電平，輸出三位可反映不同輸入信號(hào)狀態(tài)。18十二月2022A0A121十二月20222.二—十進(jìn)制編碼器下圖為8421BCD碼編碼器電路：A1A9為輸入...Y0~Y3位輸出18十二月20222.二—十進(jìn)制編碼器下圖為8421B21十二月2022電路的邏輯表達(dá)式：18十二月2022電路的邏輯表達(dá)式：21十二月2022邏輯表達(dá)式列出真值表：

輸入信號(hào)對(duì)應(yīng)輸出A9A8A7A6A5A4A3A2A1十進(jìn)制數(shù)Y3Y2Y1Y0

00000000000000

00000000110001

00000001020010

00000010030011

00000100040100

00001000050101

00010000060110

00100000070111

01000000081000

1000000009100118十二月2022邏輯表達(dá)式列出真值表：21十二月20223.集成編碼器（a）內(nèi)部邏輯圖（b）外部引腳圖8線—3線編碼器18十二月20223.集成編碼器（a）內(nèi)部邏輯圖（b）21十二月2022

IE

I0

I1

I2

I3

I4

I5

I6

I7

Y2Y1Y0YEYEX1111110111111111110100

00010001001100

01101010001110111000111110010001111110110001111111

101000111111111110表10.2.5T341編碼器真值表當(dāng)IE=0，正常編碼；當(dāng)IE=1，或所有輸入無(wú)低電平送入時(shí)，編碼器不工作。輸入，低電平有效反碼輸出端選通輸入端選通輸出端擴(kuò)展端18十二月2022IEI0I121十二月2022電路輸出端的邏輯表達(dá)式為：集成編碼器T341的幾點(diǎn)說(shuō)明：1）實(shí)際使用，可把最重要的輸入信號(hào)接I7，次要的接I6，最不重要的接I0。2）編碼時(shí)，必保證優(yōu)先等級(jí)比此輸入信號(hào)高的信號(hào)無(wú)效。3）T341可以多極連接，以擴(kuò)展輸入端和輸出端。18十二月2022電路輸出端的邏輯表達(dá)式為：集成編碼器T21十二月2022IEI7I6I5I4I3I2I1I0IEI7I6I5I4I3I2I1I0I15I14I13I12I11I10I9I8I7I6I5I4I3I2I1I0允許&&&&YEXY2Y1Y0YEYEXY2Y1Y0YEQ0Q1Q2Q3高位T341低位T341優(yōu)先標(biāo)志兩塊T341的串接方式如用兩塊T341構(gòu)成的16-4線優(yōu)先編碼器如下圖所示：18十二月2022IEI7I6I521十二月2022譯碼器…A0A1An-1…Y0Y1Ym-110.2.3譯碼器

(decoder)二進(jìn)制譯碼器特點(diǎn)：n線-2n線譯碼器。（注：n個(gè)輸入，2n個(gè)輸出）以74LS138（3線-8線）譯碼器為例：二進(jìn)制譯碼器的一般電路輸出輸入二進(jìn)制代碼18十二月2022譯碼器…A0A1An-1…Y0Y1Y21十二月2022允許端

輸入端

輸出端G1G2AG2BCBAY0~Y7

100

0

1

1

000001010011100101110111Y0=0其余為1Y1=0其余為1Y2=0其余為1Y3=0其余為1Y4=0其余為1Y5=0其余為1Y6=0其余為1Y7=0其余為1Y0~Y7全174LS138譯碼器真值表18十二月2022允許端輸入端輸出端G121十二月202274LS138譯碼器原理圖允許端輸入輸出18十二月202274LS138譯碼器原理圖允輸輸21十二月202274LS138譯碼器引腳圖直流電源端接地端允許端輸入端輸出端18十二月202274LS138譯碼器引腳圖直21十二月2022譯碼器的應(yīng)用（用二進(jìn)制譯碼器74138實(shí)現(xiàn)邏輯函數(shù)）18十二月2022譯碼器的應(yīng)用（用二進(jìn)制譯碼器7413821十二月20222.七段顯示譯碼器LED發(fā)光二極管顯示器LCD液晶顯示器CRT陰極射線顯示器共陰型共陽(yáng)型bafgcdeabcdefg

七段數(shù)字顯示器（a）七段顯示器筆畫結(jié)構(gòu)（b）共陰極（c）共陽(yáng)極18十二月20222.七段顯示譯碼器LED發(fā)光二極管顯示21十二月2022顯示數(shù)字

段碼abcdefg01234567891111110011000011011011111001011001110110110011111111000011111111110011

共陰極七段LED顯示字型段碼表18十二月2022顯示數(shù)字段碼021十二月2022一般數(shù)字系統(tǒng)中處理和運(yùn)算結(jié)果都是用二進(jìn)制編碼、BCD碼或其他編碼表示，將最終結(jié)果通過(guò)LED顯示器用十進(jìn)制數(shù)表示出來(lái)。如圖所示。

bafgcdeabcdefg七段顯示譯碼驅(qū)動(dòng)器BCD碼

七段顯示譯碼器18十二月2022一般數(shù)字系統(tǒng)中處理和運(yùn)算結(jié)果都是用二進(jìn)21十二月2022b=c=f=g=0，a=d=e=1c=d=e=f=g=0，a=b=1共陽(yáng)極18十二月2022b=c=f=g=0，a=d=e=1c=21十二月2022常見(jiàn)的譯碼驅(qū)動(dòng)器，如共陽(yáng)極—74LS47，共陰極—74LS48等。74LS47、74LS48輸入是BCD碼，輸出是七段顯示器的段碼。使用74LS47的譯碼驅(qū)動(dòng)電路如圖所示。LED七段顯示譯碼器電路邏輯圖18十二月2022常見(jiàn)的譯碼驅(qū)動(dòng)器，如共陽(yáng)極—74LS421十二月202210.2.4多路開關(guān)

(Malti--switching)輸出輸入

多路選擇器

多路分配器1.多路數(shù)據(jù)開關(guān)（1）多路數(shù)據(jù)選擇器功能：從多路輸入數(shù)字信號(hào)中選出一個(gè)，并將它傳輸?shù)捷敵龆恕?.....2n個(gè)輸入2n個(gè)輸出一入多出多入一出n個(gè)選擇控制端18十二月202210.2.4多路開關(guān)(Malti-21十二月2022多路數(shù)據(jù)選擇器的一般結(jié)構(gòu)如下圖所示：選擇控制端數(shù)據(jù)輸入信號(hào)輸出控制信號(hào)4選1選擇器18十二月2022多路數(shù)據(jù)選擇器的一般結(jié)構(gòu)如下圖所示：21十二月2022

常用的多路數(shù)據(jù)開關(guān)有74LS151（8選1）、74LS153（雙4選1）數(shù)據(jù)選擇器等。

數(shù)據(jù)選擇器74LS151原理圖當(dāng)ST=0時(shí)，通過(guò)CBA的不同組合，選擇不同的通道。18十二月2022常用的多路數(shù)據(jù)開關(guān)有74LS151（21十二月2022

數(shù)據(jù)選擇器74LS151引腳圖18十二月2022數(shù)據(jù)選擇器74LS15121十二月2022輸入輸出選擇控制選通

SYWCBA1010000D0D0

0010D1D1

0100D2D20110D3D3

1000D4D4

1010D5D5

1100D6D6

1110D7D774LS151邏輯功能表18十二月2022輸入輸21十二月2022（2）多路數(shù)據(jù)分配器功能：把1個(gè)輸入信號(hào)分配到多路輸出的其中之一去，故又稱“逆多路選擇器”或“逆多路開關(guān)”。74LS138（3線—8線譯碼器）可以作為1—8數(shù)據(jù)分配器。當(dāng)允許輸入端GAB輸入數(shù)據(jù)D=1時(shí)，所有輸出端Y0~Y7全部為高電平1，與CBA無(wú)關(guān)。當(dāng)輸入數(shù)據(jù)D=0時(shí)，輸出有控制信號(hào)CBA決定，從而實(shí)現(xiàn)1路輸入數(shù)據(jù)分配到8個(gè)輸出中的1個(gè)的功能。18十二月2022（2）多路數(shù)據(jù)分配器功能：把1個(gè)輸入信21十二月20222.

多路模擬開關(guān)

AD7501是單向8通道多路模擬開關(guān)，具有多路選擇器功能。原理圖及引腳圖如下圖a和b所示：18十二月20222.多路模擬開關(guān)AD750121十二月20223.

光電開關(guān)（光電耦合器）輸入為發(fā)光二極管，輸出為光敏二極管18十二月20223.光電開關(guān)（光電耦合器）輸入為發(fā)21十二月2022熟悉常用組合邏輯電路重點(diǎn)掌握常用組合邏輯電路的芯片主要要求：10.2常用組合邏輯電路及其芯片18十二月2022熟悉常用組合邏輯電路重點(diǎn)掌握常用組合邏21十二月202210.1.2加法器與比較器

(Adder&comparer)1.加法器FAnAnBnCi+1SnFAn-1An-1Bn-1CnSn-1FA0A0B0C1S0...C0n+1個(gè)全加器串接起來(lái)，構(gòu)成n+1位串行加法器，實(shí)現(xiàn)兩個(gè)n+1位的二進(jìn)制數(shù)AnAn-1…A1A0和BnBn-1…B1B0的加法運(yùn)算。18十二月202210.1.2加法器與比較器(Add21十二月20222.比較器1）一位比較器設(shè)A，B是兩個(gè)一位二進(jìn)制數(shù)，比較結(jié)果為E（A=B），H（A>B），L（A<B)。輸入

輸出AB00011011E1001H0010L0100E=AB+ABH=ABL=AB真值表表達(dá)式電路18十二月20222.比較器1）一位比較器設(shè)A，B是兩21十二月202211&&=1ABHLE2）多位比較器若最高位An〉Bn，則A〉B，H=1若An<Bn，則A〈B，L=1若An=Bn，則逐位比較下一位，......注：多位比較器的比較規(guī)則是從高位到低位逐位比較邏輯電路18十二月202211&&=1ABHLE2）多位比較器21十二月202210.2.2編碼器

(coder)所謂的編碼器，就是在數(shù)字系統(tǒng)中，能把具有特定意義的信息（數(shù)字和字符）變成若干位代碼的電路。1.二進(jìn)制編碼器定義：將信號(hào)變?yōu)槎M(jìn)制代碼的電路（以3線—8線編碼器為例）：分類：

普通編碼：

優(yōu)先編碼：集成T341

二進(jìn)制編碼器二—十進(jìn)制編碼器任何時(shí)刻只能允許一個(gè)信號(hào)輸入。允許多個(gè)信號(hào)同時(shí)輸入，但輸出信號(hào)則按優(yōu)先等級(jí)次序進(jìn)行編碼輸出。18十二月202210.2.2編碼器(coder)所21十二月2022Y2=A4A5A6A7Y1=A2A3A6A7Y0=A1A3A5A7以8線—3線編碼器（即8個(gè)輸入，3個(gè)輸出）：由電路得：18十二月2022以8線—3線編碼器（即8個(gè)輸入，3個(gè)輸21十二月2022A0

A

1A2A3A4A5A6A7

Y2Y1Y0

1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111根據(jù)邏輯關(guān)系式列出編碼器的真值表，（高電平表示有信號(hào)輸入）注：8個(gè)待編碼的輸入信號(hào)任何時(shí)刻只有一個(gè)為高電平，輸出三位可反映不同輸入信號(hào)狀態(tài)。18十二月2022A0A121十二月20222.二—十進(jìn)制編碼器下圖為8421BCD碼編碼器電路：A1A9為輸入...Y0~Y3位輸出18十二月20222.二—十進(jìn)制編碼器下圖為8421B21十二月2022電路的邏輯表達(dá)式：18十二月2022電路的邏輯表達(dá)式：21十二月2022邏輯表達(dá)式列出真值表：

輸入信號(hào)對(duì)應(yīng)輸出A9A8A7A6A5A4A3A2A1十進(jìn)制數(shù)Y3Y2Y1Y0

00000000000000

00000000110001

00000001020010

00000010030011

00000100040100

00001000050101

00010000060110

00100000070111

01000000081000

1000000009100118十二月2022邏輯表達(dá)式列出真值表：21十二月20223.集成編碼器（a）內(nèi)部邏輯圖（b）外部引腳圖8線—3線編碼器18十二月20223.集成編碼器（a）內(nèi)部邏輯圖（b）21十二月2022

IE

I0

I1

I2

I3

I4

I5

I6

I7

Y2Y1Y0YEYEX1111110111111111110100

00010001001100

01101010001110111000111110010001111110110001111111

101000111111111110表10.2.5T341編碼器真值表當(dāng)IE=0，正常編碼；當(dāng)IE=1，或所有輸入無(wú)低電平送入時(shí)，編碼器不工作。輸入，低電平有效反碼輸出端選通輸入端選通輸出端擴(kuò)展端18十二月2022IEI0I121十二月2022電路輸出端的邏輯表達(dá)式為：集成編碼器T341的幾點(diǎn)說(shuō)明：1）實(shí)際使用，可把最重要的輸入信號(hào)接I7，次要的接I6，最不重要的接I0。2）編碼時(shí)，必保證優(yōu)先等級(jí)比此輸入信號(hào)高的信號(hào)無(wú)效。3）T341可以多極連接，以擴(kuò)展輸入端和輸出端。18十二月2022電路輸出端的邏輯表達(dá)式為：集成編碼器T21十二月2022IEI7I6I5I4I3I2I1I0IEI7I6I5I4I3I2I1I0I15I14I13I12I11I10I9I8I7I6I5I4I3I2I1I0允許&&&&YEXY2Y1Y0YEYEXY2Y1Y0YEQ0Q1Q2Q3高位T341低位T341優(yōu)先標(biāo)志兩塊T341的串接方式如用兩塊T341構(gòu)成的16-4線優(yōu)先編碼器如下圖所示：18十二月2022IEI7I6I521十二月2022譯碼器…A0A1An-1…Y0Y1Ym-110.2.3譯碼器

(decoder)二進(jìn)制譯碼器特點(diǎn)：n線-2n線譯碼器。（注：n個(gè)輸入，2n個(gè)輸出）以74LS138（3線-8線）譯碼器為例：二進(jìn)制譯碼器的一般電路輸出輸入二進(jìn)制代碼18十二月2022譯碼器…A0A1An-1…Y0Y1Y21十二月2022允許端

輸入端

輸出端G1G2AG2BCBAY0~Y7

100

0

1

1

000001010011100101110111Y0=0其余為1Y1=0其余為1Y2=0其余為1Y3=0其余為1Y4=0其余為1Y5=0其余為1Y6=0其余為1Y7=0其余為1Y0~Y7全174LS138譯碼器真值表18十二月2022允許端輸入端輸出端G121十二月202274LS138譯碼器原理圖允許端輸入輸出18十二月202274LS138譯碼器原理圖允輸輸21十二月202274LS138譯碼器引腳圖直流電源端接地端允許端輸入端輸出端18十二月202274LS138譯碼器引腳圖直21十二月2022譯碼器的應(yīng)用（用二進(jìn)制譯碼器74138實(shí)現(xiàn)邏輯函數(shù)）18十二月2022譯碼器的應(yīng)用（用二進(jìn)制譯碼器7413821十二月20222.七段顯示譯碼器LED發(fā)光二極管顯示器LCD液晶顯示器CRT陰極射線顯示器共陰型共陽(yáng)型bafgcdeabcdefg

七段數(shù)字顯示器（a）七段顯示器筆畫結(jié)構(gòu)（b）共陰極（c）共陽(yáng)極18十二月20222.七段顯示譯碼器LED發(fā)光二極管顯示21十二月2022顯示數(shù)字

段碼abcdefg01234567891111110011000011011011111001011001110110110011111111000011111111110011

共陰極七段LED顯示字型段碼表18十二月2022顯示數(shù)字段碼021十二月2022一般數(shù)字系統(tǒng)中處理和運(yùn)算結(jié)果都是用二進(jìn)制編碼、BCD碼或其他編碼表示，將最終結(jié)果通過(guò)LED顯示器用十進(jìn)制數(shù)表示出來(lái)。如圖所示。

bafgcdeabcdefg七段顯示譯碼驅(qū)動(dòng)器BCD碼

七段顯示譯碼器18十二月2022一般數(shù)字系統(tǒng)中處理和運(yùn)算結(jié)果都是用二進(jìn)21十二月2022b=c=f=g=0，a=d=e=1c=d=e=f=g=0，a=b=1共陽(yáng)極18十二月2022b=c=f=g=0，a=d=e=1c=21十二月2022常見(jiàn)的譯碼驅(qū)動(dòng)器，如共陽(yáng)極—74LS47，共陰極—74LS48等。74LS47、74LS48輸入是BCD碼，輸出是七段顯示器的段碼。使用74LS47的譯碼驅(qū)動(dòng)電路如圖所示。LED七段顯示譯碼器電路邏輯圖18十二月2022常見(jiàn)的譯碼驅(qū)動(dòng)器，如共陽(yáng)極—74LS421十二月202210.2.4多路開關(guān)

(Malti--switching)輸出輸入

多路選擇器

多路分配器1.多路數(shù)據(jù)開關(guān)（1）多路數(shù)據(jù)選擇器