數(shù)字電子技術(shù)基礎(chǔ)電子教案2課件

第2章集成邏輯門電路二極管、三極管的開關(guān)特性分立元件門電路CMOS集成邏輯門TTL集成邏輯門不同類型門電路的接口門電路應(yīng)用舉例第2章集成邏輯門電路二極管、三極管的開關(guān)特性分立元件門電路本章教學(xué)基本要求掌握：（１）與門、或門、非門、與非門、或非門、與或非門、異或門、同或門、ＣＭＯＳ傳輸門、三態(tài)門、ＯＤ門和ＯＣ門等的邏輯功能（２）用波形圖法分析數(shù)字邏輯電路的方法（３）推拉輸出和高阻狀態(tài)的含義熟悉：ＯＤ門和ＯＣ門負(fù)載電阻的計(jì)算本章教學(xué)基本要求掌握：（１）與門、或門、非門、與非門、或非門本章教學(xué)基本要求了解：（１）半導(dǎo)體器件開關(guān)作用和開關(guān)特性（２）ＣＭＯＳ和ＴＴＬ電路結(jié)構(gòu)及工作原理、外特性、主要參數(shù)、使用方法和注意事項(xiàng)（３）線與概念本章教學(xué)基本要求了解：（１）半導(dǎo)體器件開關(guān)作用和開關(guān)特性（２

能夠?qū)崿F(xiàn)各種基本邏輯關(guān)系的電路稱為門電路。二值邏輯變量1和0在電路中是兩種截然相反的狀態(tài)，靠二極管、三極管開關(guān)的閉合和斷開來控制和實(shí)現(xiàn)的，所以門電路也稱開關(guān)電路。S為受控開關(guān)，當(dāng)二極管、三極管截止時(shí)相當(dāng)于S斷開，輸出為高電平。當(dāng)二極管、三極管導(dǎo)通時(shí)，相當(dāng)于S閉合，輸出為低電平。

2.1二極管、三極管的開關(guān)特性能夠?qū)崿F(xiàn)各種基本邏輯關(guān)系的電路稱為門電路。二值邏高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。高電平高電平低電平低電平正邏輯負(fù)邏輯高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。高電平高電2.1.1二極管的開關(guān)特性當(dāng)輸入信號(hào)為高電平時(shí)，二極管截止，輸出為高電平當(dāng)輸入信號(hào)為低電平時(shí)，二極管導(dǎo)通，輸出為低電平2.1.1二極管的開關(guān)特性當(dāng)輸入信號(hào)為高電平當(dāng)輸入信號(hào)為低電外電壓U和電阻R較小,D的壓降和內(nèi)阻不可忽略時(shí)2.1.1二極管的開關(guān)特性等效于等效于等效于u和R均較大,D的壓降和內(nèi)阻均可忽略時(shí)外電阻R較大,但外電壓u較小,D的壓降不可忽略時(shí)外電壓2.1.1二極管的開關(guān)特性等效于等等u和R均外電阻在動(dòng)態(tài)情況下，二極管兩端電壓突然反向時(shí)，電流的建立和衰減總是滯后于電壓的變化。這是因?yàn)楫?dāng)外加電壓由反向突然變?yōu)檎驎r(shí)，PN結(jié)內(nèi)部有一個(gè)因電荷積累形成一定濃度梯度的過程，從而引起擴(kuò)散電流的過程，因而電流對(duì)電壓而言稍有滯后。在外加反向電壓作用下，PN結(jié)兩側(cè)堆積的存儲(chǔ)電荷，會(huì)形成較大的瞬態(tài)反向電流。隨著存儲(chǔ)電荷的消散，反向電流會(huì)迅速衰減并趨于零。反向電流的大小和維持時(shí)間的長短，與正向?qū)〞r(shí)電流大小、反向電壓和外電路電阻值及二極管本身特性有關(guān)反向電流從峰值衰減到它的0.1倍所需要的時(shí)間定義為為反向恢復(fù)時(shí)間tre在動(dòng)態(tài)情況下，二極管兩端電壓突然反向時(shí)，電流的建立和衰減總是當(dāng)輸入uI為低電平，使uBE

<Uth時(shí)，三極管截止。

iB

0，iC

0，C、E間相當(dāng)于開關(guān)斷開。

三極管關(guān)斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負(fù)載線臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UILuBE+-Uth為門限電壓2.1.2三極管的開關(guān)特性一、雙極型三極管的開關(guān)特性當(dāng)輸入uI為低電平，使iB0，iC0IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)uI增大使

iB增大，從而工作點(diǎn)上移，iC增大，uCE減小。截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路S為放大和飽和的交界點(diǎn)，這時(shí)的iB稱臨界飽和基極電流，用IB(sat)表示；相應(yīng)地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對(duì)硅管，UBE(sat)0.7V，UCE(sat)0.3V。在臨界飽和點(diǎn)三極管仍然具有放大作用。uI增大使uBE>Uth時(shí)，三極管開始導(dǎo)通，iB>0，三極管工作于放大導(dǎo)通狀態(tài)。IC(sat)QAuCEUCE(sat)OiCMNIB(saIC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UIH三極管開通的條件和等效電路當(dāng)輸入

uI為高電平，使iB≥

IB(sat)時(shí)，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當(dāng)于開關(guān)合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sa三極管的動(dòng)態(tài)開關(guān)特性三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間,所以集電極電流的變化滯后于基極電壓的變化.輸出電壓的變化比輸入電壓的變化也相應(yīng)地滯后.三極管的動(dòng)態(tài)開關(guān)特性三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)二、MOS管的開關(guān)特性MOS管的柵極g與溝道及襯底之間是絕緣的，極間電容的泄放電阻非常高。等效電路截止?fàn)顟B(tài)導(dǎo)通狀態(tài)C1代表輸入端的等效電容，它包含柵極與溝道之間的電容和前級(jí)輸出端的等效電容。在截止?fàn)顟B(tài)下，漏源之間的內(nèi)阻非常也可達(dá)到數(shù)量級(jí)。大（），可看作斷路。在導(dǎo)通狀態(tài)下，其內(nèi)阻二、MOS管的開關(guān)特性MOS管的柵極g與溝道及襯底之間是絕緣MOS管的動(dòng)態(tài)開關(guān)特性由于器件內(nèi)部、線間和負(fù)載電容的存在，電流和電壓的變化都需要時(shí)間，所以在動(dòng)態(tài)開關(guān)工作情況下（即在高、低電平間跳變時(shí)），漏極電流的變化和輸出電壓的變化都將滯后于輸入電壓的變化。開關(guān)元件的開關(guān)時(shí)間是決定整個(gè)電路工作速度和最高工作頻率的重要因素.MOS管的動(dòng)態(tài)開關(guān)特性由于器件內(nèi)部、線間和負(fù)載電容的存在，電分立元件門電路包括二極管門電路和三極管門電路兩類。2.2.1二極管門電路一、二極管與門在輸入端A、B中只要有一個(gè)（或一個(gè)以上）為低電平，則與該輸入端相連的二極管必然出端Z為低電平。輸出Z才是高電平。邏輯式為

2.2分立元件門電路因獲得正偏電壓而導(dǎo)通，使輸只有A、B同時(shí)為高電平時(shí)，分立元件門電路包括二極管門電路和三極管門電路兩類。2.2.1ABZ000000011111真值表波形圖111100ABZ000000011111真值表波形圖111100真值表二、二極管或門只要輸入端A、B中有高電平，輸出就是高電平

只有A、B同時(shí)為低電平時(shí)，Z才是低電平邏輯式為

ABZ000001111111111100波形圖真值表二、二極管或門只要輸入端A、B中有高只有A、B同時(shí)為低2.2.2三極管門電路一、三極管非門（反相器）AZ0110輸入低電平信號(hào)時(shí)，三極管能可靠截止，輸出為高電平。輸入高電平信號(hào)時(shí)，三極管處于飽和狀態(tài)，輸出為低電平.真值表2.2.2三極管門電路一、三極管非門（反相器）AZ0二、與非門和或非門1.與非門將二極管與門和反相器連接起來，就構(gòu)成與非門。ABZ000001111111邏輯式為二、與非門和或非門1.與非門將二極管與門和反相器連接起來，就與非門的波形圖導(dǎo)通延遲時(shí)間截止延遲時(shí)間和是輸出、輸入波形變化至幅值的50%所對(duì)應(yīng)的時(shí)間差。與非門的波形圖導(dǎo)通延遲時(shí)間截止延遲時(shí)間和2.或非門將二極管或門和反相器連接起來，構(gòu)成了或非門。邏輯式為

01011ABZ00011002.或非門將二極管或門和反相器連接起來，構(gòu)成了或非門。邏輯式

CMOS門電路比之

TTL

的主要特點(diǎn)

功耗極低抗干擾能力強(qiáng)電源電壓范圍寬輸出信號(hào)擺幅大(UOH

VDD，UOL0V)

輸入阻抗高扇出系數(shù)大2.3CMOS集成邏輯門集成邏輯門電路有兩大類,一類是輸入端和輸出端均由三極管構(gòu)成,稱為三極管—三極管邏輯電路,簡(jiǎn)稱TTL電路(又稱電路)另一類是由CMOS器件組成的邏輯電路.CMOS門電路比之TTL的主要特點(diǎn)功耗極CMOS器件系列分為:◆◆◆◆◆◆普通CMOS:4000高速CMOS:HC能夠與TTL兼容的CMOS:HCT先進(jìn)的CMOS:AC先進(jìn)的能夠與TTL兼容的CMOS:ACT無輸出緩沖器的高速CMOS:HCU電源電壓(3~15V)(2~6V)5V5V5VCMOS器件系列分為:◆◆◆◆◆◆普通CMOS:4000高速CMOS命名方法CC54/74HC04MD多層陶瓷雙列直插六反相器封裝形式高速CMOS民用軍用CMOS中國國際工作溫度范圍器件系列品種器件類型國標(biāo)CMOS命名方法CC54/74HC042.3.1CMOS反相器一、工作原理要求:VDD>｜UGS(th)P｜+UGS（th）N

增強(qiáng)型PMOS管開啟電壓增強(qiáng)型NMOS管開啟電壓增強(qiáng)型PMOS管(負(fù)載管)增強(qiáng)NMOS管(驅(qū)動(dòng)管)2.3.1CMOS反相器一、工作原理時(shí),增強(qiáng)型PMOS管截止。時(shí),增強(qiáng)型NMOS管截止。時(shí),增強(qiáng)型PMOS管導(dǎo)通.時(shí),增強(qiáng)型NMOS管導(dǎo)通.增強(qiáng)型NMOS轉(zhuǎn)移特性增強(qiáng)型PMOS

轉(zhuǎn)移特性++時(shí),增強(qiáng)型PMOS管截止。時(shí),增強(qiáng)型NMOS管截止。時(shí),增強(qiáng)一.工作原理

可見該電路構(gòu)成CMOS非門，又稱CMOS反相器。無論輸入高低，VN、VP中總有一管截止，使靜態(tài)漏極電流iD0。因此CMOS反相器靜態(tài)功耗極微小。AuIYuOVDDSGDDGSVP襯底BVN襯底BUIH=

VDD截止uGSP+-導(dǎo)通uGSN+-◎輸入為高電平UIH=VDD時(shí)，uGSN=VDD>UGS(th)N,VN導(dǎo)通，VP截止，◎輸入為低電平UIL=0V時(shí)，uGSN=0V<UGS(th)N，VN截止，VP導(dǎo)通，uOVDD,為高電平。一.工作原理可見該電路構(gòu)成CMOS非門，又稱CMOS二.特性和參數(shù)(以4000系列為例介紹)1.電壓傳輸特性和閾值電壓電壓傳輸特性是指輸出電壓隨輸入電壓變化的曲線如果,,其電壓傳輸特性為上圖二.特性和參數(shù)(以4000系列為例介紹)1.電壓傳輸特性和閾1.電壓傳輸特性和閾值電壓在輸入電壓處于0~2V之間,,截止,,導(dǎo)通,;在區(qū)間,,同時(shí),、將同時(shí)導(dǎo)通,相當(dāng)于兩導(dǎo)通管對(duì)1.電壓傳輸特性和閾值電壓在輸入電壓處于0~2V之1.電壓傳輸特性和閾值電壓進(jìn)行分壓，較低時(shí)內(nèi)阻較大，內(nèi)阻較小，較高。較高時(shí)內(nèi)阻較小，內(nèi)阻較大，較低，而在處，二者內(nèi)阻相等，使，在該輸入電壓附近，如果由1.電壓傳輸特性和閾值電壓進(jìn)行分壓，較低時(shí)內(nèi)阻1.電壓傳輸特性和閾值電壓低向高變化，兩管均處于放在狀態(tài)，輸出電壓將由高電平劇變?yōu)榈碗娖?；在區(qū)間，，導(dǎo)通，，截止，使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓的值稱為閾值電壓（也稱門檻電壓），CMOS反相器的閾值電壓為1.電壓傳輸特性和閾值電壓低向高變化，兩管均處于放在狀態(tài)，輸2.輸入端噪聲容限在保證輸出高、低電平基本不變（或者變化的大小不超過允許限度）的條件下，輸入電平的允許波動(dòng)范圍稱為輸入端噪聲容限。噪聲容限越大，抗干擾能力越強(qiáng)。為在輸出高電平的變化不大于10%的條件下，輸入信號(hào)低電平允許的最大變化量稱為輸入低電平噪聲容限為在輸出低電平的變化不大于10%的條件下，輸入信號(hào)高電平允許的最大變化量稱為高電平噪聲容限。2.輸入端噪聲容限在保證輸出高、低電平基本不變3.輸入特性C1、C2表示TN、TP的柵極等效電容uI>VDD+UDF

導(dǎo)通

柵極電位uG鉗位在VDD+UDF

電壓不超出VDD+UDF

uI<-0.7V導(dǎo)通

柵極電位鉗位在-UDF

電壓不超出VDD+UDF

3.輸入特性C1、C2表示TN、TP的柵極等效電容uI>V

CMOS器件使用的電源電壓VDD在3~18V，所以加到C1和C2上的電壓不會(huì)超過管的耐壓極限。但這種保護(hù)也是有限度的，如果超限的輸入電壓持續(xù)時(shí)間過長，D1、D2的正向?qū)娏骰蚍聪驌舸╇娏鬟^大，都會(huì)損壞輸入保護(hù)電路，進(jìn)而使柵極被擊穿，因此仍需注意器件的使用規(guī)范或采取一些附加的保護(hù)措施。不難分析，當(dāng)保護(hù)電路起作用時(shí)，會(huì)產(chǎn)生一定的輸入電流（實(shí)為二極管電流）。CMOS器件使用的電源電壓VDD在3~18V，所以加輸入特性在-UDF<uI<VDD+UDF范圍內(nèi)iI=0,當(dāng)uI>VDD+UDF以后，iI迅速增大，而在uI<-UDF以后，D2經(jīng)RS（約1.5--2.5K）導(dǎo)通，iI的絕對(duì)值隨uI增加而增加，二者近似呈線性關(guān)系，變化的斜率由RS決定。輸入特性在-UDF<uI<VDD+UDF范圍內(nèi)iI4.輸出特性輸出特性是指電路的輸出電壓與輸出電流的關(guān)系曲線分為低電平輸出特性和高電平輸出特性(1)低電平輸出特性導(dǎo)通+當(dāng)輸出為低電平時(shí)(),反相器的截止,導(dǎo)通.電流為注入的負(fù)載電流將使其輸出電平隨電流的增加而有所上升.由于的內(nèi)阻與有關(guān),越高越大,內(nèi)阻越小,在同樣的下,增加會(huì)稍有降低.4.輸出特性輸出特性是指電路的輸出電壓與輸出電流的關(guān)系曲線(2)高電平輸出特性當(dāng)輸出為高電平時(shí)(),反相器的截止,導(dǎo)通.隨負(fù)載電流增加內(nèi)阻壓降將增加,輸出電平將下將.越高,越負(fù),內(nèi)阻越小,下降的越快.(3)扇出系數(shù)門電路在不影響輸出高、低電平情況下，帶同類型門電路的個(gè)數(shù)稱為扇出系數(shù)。它反映門電路的最大帶負(fù)載能力對(duì)于CMOS而言，可達(dá)幾百~幾千以上。(2)高電平輸出特性當(dāng)輸出為高電平時(shí)(5.脈沖工作特性(也稱動(dòng)態(tài)特性)(1)傳輸延遲時(shí)間

MOS管在開關(guān)過程中溝道中載流子的聚集和消散幾乎不需要時(shí)間,但由于集成電路內(nèi)部電阻、電容的存在以及負(fù)載電容的影響，輸出電壓的變化仍然要滯后于輸入電壓的變化，產(chǎn)生傳輸延遲。負(fù)載電容是影響傳輸延遲時(shí)間和輸出電壓上升時(shí)間、下降時(shí)間的主要因素。CMOS反相器的輸出電阻受大小的影響，而通常情況下，因而傳輸延遲時(shí)間還與有關(guān)。5.脈沖工作特性(也稱動(dòng)態(tài)特性)(1)傳輸延遲時(shí)間(1)傳輸延遲時(shí)間和是輸入、輸出波形對(duì)應(yīng)邊上等于最高幅度50%的兩點(diǎn)之間的時(shí)間差.一般對(duì)門電路的傳輸延遲性能常用平均傳輸延遲時(shí)間來表示,其定義為:(1)傳輸延遲時(shí)間和是輸入、輸出波形對(duì)（２）動(dòng)態(tài)功耗在動(dòng)態(tài)情況下，輸入電壓在高、低電平之間轉(zhuǎn)換的極短時(shí)間內(nèi)，兩管同時(shí)導(dǎo)通，使瞬間電源電流增加，同時(shí)負(fù)載電容充、放電電流也要消耗一部分功率，就構(gòu)成了動(dòng)態(tài)功耗．輸入信號(hào)頻率越高，電源電壓越高，負(fù)載越大，動(dòng)態(tài)功耗就越大．CMOS反相器動(dòng)態(tài)功耗約為一（３）速度－功耗積（dp積）用速度－功耗積來衡量其質(zhì)量.平均延遲時(shí)間與空載功耗的積即為速度－功耗積，也稱dp積，其數(shù)值越小越好．至幾毫瓦數(shù)量級(jí)，比TTL電路小得多。（２）動(dòng)態(tài)功耗在動(dòng)態(tài)情況下，輸入電壓在高、低電平之間轉(zhuǎn)換的極2.3.2其它類型的CMOS邏輯門一其它邏輯功能的CMOS門電路與非門⑴電路將兩個(gè)以上CMOS反相器的P溝道增強(qiáng)型MOS管源極和漏極分別并接，N溝道增強(qiáng)型MOS管串接，就構(gòu)成了CMOS與非門。2.3.2其它類型的CMOS邏輯門一其它邏輯功能的C⑵邏輯功能分析或者截止截止導(dǎo)通

導(dǎo)通

A和B有低電平時(shí)輸出為高電平或者或者⑵邏輯功能分析或者截止截止導(dǎo)通導(dǎo)通A和B有低電平時(shí)輸出⑵邏輯功能分析截止截止導(dǎo)通

導(dǎo)通

A和B都高電平時(shí)輸出為低電平⑵邏輯功能分析截止截止導(dǎo)通導(dǎo)通A和B都高電平時(shí)輸出為低2.或非門⑴電路將兩個(gè)CMOS反相器的開關(guān)管部分并聯(lián)、負(fù)載管部分串接就構(gòu)成了或非門。2.或非門⑴電路⑵邏輯功能分析當(dāng)A、B中有高電平時(shí)或者導(dǎo)通

導(dǎo)通

或者截止截止或者輸出為低電平⑵邏輯功能分析當(dāng)A、B中有高電平時(shí)或者導(dǎo)通導(dǎo)通或者截止⑵邏輯功能分析A和B都低電平時(shí)截止截止導(dǎo)通

導(dǎo)通

輸出為高電平⑵邏輯功能分析A和B都低電平時(shí)截止截止導(dǎo)通導(dǎo)通輸出為高二帶緩沖級(jí)的CMOS門由與非門和或非門電路可見，串接部分管子多，會(huì)影響輸出高、低電平的值，對(duì)與非門來說，輸出低電平將提高，對(duì)或非門來說，輸出高電平將降低。串接部分的管子多少影響輸出電阻。為了克服缺點(diǎn)，國產(chǎn)74HC和4000系列都采用了帶緩沖級(jí)的電路結(jié)構(gòu)。

），如圖2.3.13所示。所謂緩沖級(jí)，就是在原來的基本電路基礎(chǔ)上，輸入端和輸出端都增加一級(jí)反相器，以恢復(fù)正常的高、低電平和輸出電阻。但與非門加緩沖級(jí)之后變成了或非門，而或非門加緩沖級(jí)之后變成了與非門。所以為保持與非門的邏輯關(guān)系，帶緩沖級(jí)的CMOS與非門可用在輸入、輸出端接反相器的或非門獲得（因?yàn)椋┒Ь彌_級(jí)的CMOS門由與非門和或非門電路可見，帶緩沖級(jí)的CMOS與非門帶緩沖級(jí)的CMOS與非門三CMOS傳輸門和雙向模擬開關(guān)CMOS傳輸門也是構(gòu)成各種CMOS邏輯電路的基本單元電路。傳輸門電路和邏輯符號(hào)三CMOS傳輸門和雙向模擬開關(guān)CMOS傳輸門也是構(gòu)成各種CT1的源極（或漏極）和T2的漏極（或源極）連在一起作輸入端T1的漏極（或源極）與T2的源極（或漏極）連在一起作輸出端兩個(gè)柵極是一對(duì)控制端，分別接入c和T1的源極（或漏極）和T2的漏極（或源極）連在一起作輸入端傳輸門的工作原理0≦uI≦VDD截止截止輸入和輸出之間呈現(xiàn)高阻態(tài)（電阻大于）截止傳輸門的工作原理0≦uI≦VDD截止截止輸入和輸出之間呈當(dāng)0≤u1≤時(shí)T1導(dǎo)通傳輸門的工作原理導(dǎo)通

導(dǎo)通

有一個(gè)管子是接通的，傳輸門導(dǎo)通。當(dāng)時(shí)≤u1≤時(shí)T2導(dǎo)通導(dǎo)通

當(dāng)0≤u1≤時(shí)傳輸門例如VDD=6V，UGS（th）N==2V，則當(dāng)C接高電平接低電平（0V），且當(dāng)處于0~6V之間時(shí)，（6V）、T（N）在的0~4V區(qū)間導(dǎo)通，T（P）在的2~6V區(qū)間導(dǎo)通。

由于MOS管漏、源極結(jié)構(gòu)對(duì)稱、可以互換，所以傳輸門可以作雙向開關(guān)，即入端和出端可以互換使用。例如VDD=6V，UGS（th）N==2V，則當(dāng)C接高電平接利用CMOS傳輸門和CMOS反相器組成模擬開關(guān)。模擬開關(guān)既可傳遞數(shù)字信號(hào)，又可傳遞模擬信號(hào)。典型的模擬開關(guān)電路利用CMOS傳輸門和CMOS反相器組成模擬開關(guān)。模擬開關(guān)既可4066雙向模擬開關(guān)的邏輯符號(hào)圖輸入

C開關(guān)狀態(tài)1導(dǎo)通

uo=uI0ZZ為高阻態(tài)表2.3.14066功能表4066雙向模擬開關(guān)的邏輯符號(hào)圖輸入開關(guān)狀態(tài)當(dāng)模擬開關(guān)的電源電壓采用雙電源時(shí)，例如VDD=+5V，VSS=-5V（均對(duì)地0V而言），則輸入電壓對(duì)稱與0V的正、負(fù)信號(hào)電壓（+5V~-5V）均能傳輸。這時(shí)要求控制信號(hào)c=“1”為+5V，c=“0”為-5V，否則只能傳輸正極性的信號(hào)電壓。四漏極開路的CMOS門（OD門）它是基于“線與邏輯”的實(shí)際需要而產(chǎn)生的。所謂“線與”是將兩個(gè)以上的門電路的輸出端直接并聯(lián)起來，實(shí)現(xiàn)幾個(gè)函數(shù)的邏輯乘，在理論上是可行的，但普通的門電路實(shí)現(xiàn)“線與”卻是不安全的。因?yàn)槠胀ㄩT電路的輸出級(jí)絕大部分都采用互補(bǔ)的工作方式（包括MOS門和TTL門的絕大部分芯片）。當(dāng)模擬開關(guān)的電源電壓采用雙電源時(shí)，例如VDD例如CMOS反相器，當(dāng)輸出高電平時(shí)上半部分TP導(dǎo)通，當(dāng)輸出低電平時(shí)，下半部分TN導(dǎo)通。如果兩反相器輸出端作“線與”聯(lián)接，則Y=當(dāng)兩個(gè)門中的一個(gè)輸出高電平，另一個(gè)輸出低電平，則必然有很大的電源電流流過兩個(gè)門輸出級(jí)，這個(gè)電流的數(shù)值將遠(yuǎn)遠(yuǎn)超出正常的工作電流，從而造成門電路的損壞。解決上述問題的辦法是將輸出級(jí)上半部分的TP管去掉，做成漏極開路的門電路（OD門）。

例如CMOS反相器，當(dāng)輸出高電平時(shí)上半部分TP導(dǎo)通，雙2輸入與非緩沖/驅(qū)動(dòng)器40107的邏輯圖。輸出級(jí)是一只漏極開路的N溝道增強(qiáng)型MOS管，在輸出低電平（UOL<0.5V）時(shí)，能吸收的最大負(fù)載電流可達(dá)50mA。在輸入級(jí)與輸出級(jí)采用不同的電源電壓VDD1和VDD2的條件下，還可以輸入信號(hào)高、低電平VDD1—0轉(zhuǎn)換成輸出信號(hào)低、高電平0—VDD2。OD與非門的邏輯符號(hào)雙2輸入與非緩沖/驅(qū)動(dòng)器40107的邏輯圖。輸出級(jí)是一OD門在使用時(shí)，要將各個(gè)門輸出級(jí)TN管的漏極通過公共的上拉電阻RP接電源VDD。上拉電阻RP的選擇要確保在驅(qū)動(dòng)特定負(fù)載時(shí)，輸出的高、低電平符合邏輯要求，同時(shí)使輸出級(jí)電流限定在允許的范圍內(nèi)。上拉電阻可依據(jù)下述兩種情況進(jìn)行計(jì)算：

當(dāng)線與的所有OD門截止時(shí)，輸出為高電平，為了保證輸出高電平不低于標(biāo)準(zhǔn)下限UOH（min），RP不應(yīng)選得太大，由此可計(jì)算RP的上限值。OD門在使用時(shí)，要將各個(gè)門輸出級(jí)TN管的漏極通過公共上拉電阻可依據(jù)下述兩種情況進(jìn)行計(jì)算：當(dāng)線與的所有OD門截止時(shí)，輸出為高電平，為了保證輸出高電平不低于標(biāo)準(zhǔn)下限UOH（min），RP不應(yīng)選得太大，由此可計(jì)算RP的上限值。

RP（max）=式中：VDD——直流電源電壓；UOH（min）——規(guī)定的輸出高電平的下限值，如被驅(qū)動(dòng)的負(fù)載門輸入高電平下限UIH（min）

>UOH（min），則應(yīng)代入U(xiǎn)IH（min）；nIOH——發(fā)生線與關(guān)系的OD門輸出全部截止時(shí)的總漏電流值；——所有負(fù)載門輸入高電平的輸入電流的總和；上拉電阻可依據(jù)下述兩種情況進(jìn)行計(jì)算：當(dāng)線與的所有OD門截止時(shí)當(dāng)線與的OD門中只有一個(gè)輸出級(jí)導(dǎo)通時(shí)，全部負(fù)載電流都將流入導(dǎo)通的那個(gè)門，由電源經(jīng)上拉電阻流進(jìn)OD門的電流將受到限制。RP的值不可太小，以確保流入導(dǎo)通OD門的電流不至于超過最大允許值ILM，同時(shí)確保OD門輸出低電平不高于標(biāo)準(zhǔn)上限UOL（max），由此可計(jì)算RP的下限值RP（min）=式中：UOL（max）——規(guī)定的輸出低電平的上限值；ILM——驅(qū)動(dòng)器件IOL的最大允許值；

——上拉電阻下端的所有負(fù)載門灌入OD門電流的總值。RP（min）<

<RP（max）

OD門不但可以解決線與問題，而且因?yàn)槠潆娫措妷篤DD可以單獨(dú)設(shè)置，能夠滿足負(fù)載較高驅(qū)動(dòng)電壓和較大負(fù)載電流的需要，所以它還具有一定的靈活性。當(dāng)線與的OD門中只有一個(gè)輸出級(jí)導(dǎo)通時(shí)，全部負(fù)載電流都將流入導(dǎo)五、三態(tài)輸出CMOS門電路（TS門或稱TSL門）工作原理三態(tài)輸出門與普通門電路的區(qū)別在于，三態(tài)輸出門除了有正常的高、低電平狀態(tài)外，還有輸出電阻極高的禁止態(tài)，也稱為高阻狀態(tài)，故稱為三態(tài)門電路。

這個(gè)電路是普通門電路基礎(chǔ)上附加控制電路而構(gòu)成的。在原來CMOS反相器的負(fù)載管TP上端串入

，管型也為P溝道，在驅(qū)動(dòng)管TN下端串入管型為N溝道，二者均為增強(qiáng)型，、分別由使能控制端或EN控制，當(dāng)=1時(shí)，、同時(shí)截止，輸出呈現(xiàn)高阻狀態(tài)。當(dāng)=0時(shí)，同時(shí)導(dǎo)通，反相器正

常工作，Y=。

五、三態(tài)輸出CMOS門電路（TS門或稱TSL門）工作原理“▽”表示三態(tài)輸出表示低電平有效、高電平禁止工作原理

A

Y功能1

X

Z禁止000110正常工作使能端低電平有效的三態(tài)反相器真值表Z：代表高阻“▽”表示三態(tài)輸出表示低電平有效、高電平禁止工作原理有的電路輸入使能端為高電平有效，輸出為正常的邏輯電平；使能端為低電平時(shí)輸出為高阻（禁止）態(tài)

當(dāng)EN=1

導(dǎo)通當(dāng)EN=0，、T1截止截止截止導(dǎo)通

高阻狀態(tài)有的電路輸入使能端為高電平有效，輸出為正常的邏輯電平2.三態(tài)門的應(yīng)用

⑴用三態(tài)門接成總線結(jié)構(gòu)TSL門在計(jì)算機(jī)系統(tǒng)中經(jīng)常被用作數(shù)據(jù)傳輸。為了減少連線的數(shù)目，希望能在同一條導(dǎo)線上分時(shí)傳遞若干門電路的輸出信號(hào)，這時(shí)就可以用三態(tài)門來實(shí)現(xiàn)。只要控制端EN輪流為1，且任何時(shí)刻僅有一個(gè)為1，就可以把各個(gè)門的輸出信號(hào)輪流送到公共傳輸線——總線上去而又互不干擾，這種連接方式稱為總線結(jié)構(gòu)。

2.三態(tài)門的應(yīng)用⑴用三態(tài)門接成總線結(jié)構(gòu)TSL門在⑵用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞

當(dāng)EN=1工作高阻狀態(tài)數(shù)據(jù)D0經(jīng)G1反相后送到總線

當(dāng)EN=0高阻狀態(tài)工作數(shù)據(jù)經(jīng)反相后在G2的輸出端端送出⑵用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞當(dāng)EN=1工作高阻狀態(tài)數(shù)據(jù)工程實(shí)際中，經(jīng)常將多個(gè)雙向三態(tài)傳輸器集成在一個(gè)芯片內(nèi)，使用起來十分方便。如54HC640、54HCT640等。輸出允許控制端（低電平有效）

傳輸方向控制端（M=1，A→B；M=0，B→A）

邏輯符號(hào)尚未包括的20號(hào)引腳為電源端VDD（或VCC）；10號(hào)引腳為接地端GND

1A~8A、1B~8B——輸入/輸出數(shù)據(jù)端口工程實(shí)際中，經(jīng)常將多個(gè)雙向三態(tài)傳輸器集成在一個(gè)芯片內(nèi)2.3.3CMOS改進(jìn)型的門電路高速CMOS電路高速CMOS器件以74HC和74HCT系列為代表，尺寸縮小到4000系列的使寄生電容減少,從工藝上采用了硅柵自對(duì)技術(shù)，減少了寄生電容。開關(guān)速度將提高10倍，功耗相應(yīng)地減少為4000系列的與4000系列相比，功耗低，在與TTL采用相同的電源電壓（VCC=5V）條件下，噪聲容限約為TTL電路的兩倍，平均傳輸延遲時(shí)間每門可小到6-10ns，速度與基本的TTL和LSTTL門電路相當(dāng)。此外，外形尺寸、管腳排列與TTL電路相同，使用的電源電壓為5V時(shí)，74HCT系列輸出的高、低電平與TTL電路兼容。2.3.3CMOS改進(jìn)型的門電路高速CMOS電路二雙極型-CMOS電路雙極型-CMOS電路的簡(jiǎn)稱是Bi-CMOS（Bipolar-CMOS）電路，這種電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，輸出級(jí)采用雙極型三極管，下圖所示為其反相器電路的基本結(jié)構(gòu)。R1、R2也常采用MOS管組成的有源負(fù)載代替。它兼有CMOS電路低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。目前已有的Bi-CMOS產(chǎn)品為74BCT系列，可與TTL的74系列及CMOS的74HCT系列兼容。其反相器的tpd最小可達(dá)1ns。二雙極型-CMOS電路雙極型-CMOS電路的簡(jiǎn)稱是Bi-下列出了CMOS器件在功耗和速度方面的參數(shù)，以便于與TTL系列器件相比較。表中參數(shù)tpd為傳輸延遲時(shí)間，PD為每門功耗，dp為延遲功耗積。系列參數(shù)基本的CMOS(4000/4000B系列)高速CMOS(74HC系列)與TTL兼容的高速CMOS（74HCT系列）與TTL兼容的高速Bi-CMOS(74BCT系列)Tpd/ns(CL=15pF)

PD/mW

dp/ns.mW750.0020.15101.5515.5131.00213.0262.90.0003~7.50.00087~22下列出了CMOS器件在功耗和速度方面的參數(shù)，以便于與TTL系2.3.4CMOS電路的正確使用2．組裝、測(cè)試時(shí)，電烙鐵、儀表、工作臺(tái)應(yīng)有良好的接地。操作人員服裝、手套等應(yīng)選用無靜電材料制作。焊接是烙鐵功率不應(yīng)超過20W，最好用電烙鐵余熱快速焊接。也可以將插件座焊在線路板上，而后將器件插在座上，這樣最安全。1．存放CMOS集成電路時(shí)要屏蔽，一般放在金屬容器內(nèi)，也可以用金屬箔將引腳短路CMOS電路由于輸入電阻高，極易接受靜電電荷。為了防止產(chǎn)生靜電擊穿，生產(chǎn)CMOS時(shí)，在輸入端都加了標(biāo)準(zhǔn)保護(hù)電阻，但這并不能保證絕對(duì)安全，因此使用CMOS電路時(shí)，必須采取預(yù)防措施：2.3.4CMOS電路的正確使用2．組裝、測(cè)試時(shí)，電3.多余的輸入端絕對(duì)不能懸空，否則會(huì)因受干擾而破壞邏輯關(guān)系。可以根據(jù)邏輯功能需要，分情況對(duì)多余輸入端加以處理。例如，與門和與非門的多余輸入端應(yīng)接到VDD或高電平上；或門和或非門的多余輸入端應(yīng)接到VSS或低電平上；如果電路的工作速度不高，不需要特別考慮功耗，也可以將多余輸入端使用并聯(lián)，如圖所示。3.多余的輸入端絕對(duì)不能懸空，否則會(huì)因受干擾而破壞邏1．在輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串入限流電阻，以保證輸入保護(hù)二極管導(dǎo)通時(shí)，電流不超過1mA。2．在輸入端接有大電容時(shí)，應(yīng)在輸入端與電容之間接保護(hù)電阻RP，其阻值可按uC/1mA計(jì)算。此處uC為電容上的電壓（單位為V），如圖所示。二、為了使輸入保護(hù)電路電流容量不超限（一般為1mA），在可能出現(xiàn)較大輸入電流的場(chǎng)合采取保護(hù)措施：1．在輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串入限流3．在輸入端接有長線時(shí)，可能會(huì)分布電感、分布電容而產(chǎn)生寄生震蕩，亦應(yīng)在長線與輸入端之間加限電阻，其阻值可按RP=VDD/1mA計(jì)算，如圖所示。3．在輸入端接有長線時(shí)，可能會(huì)分布電感、分布電容而產(chǎn)生寄生震三、因?yàn)镃MOS電路存在寄生三極管效應(yīng)而產(chǎn)生的鎖定效應(yīng)，使其在電源電壓VDD超限、uI超限或uo超限時(shí)不能正常工作，所以首先應(yīng)保證電源電壓的波動(dòng)不超過限度，輸出電壓不超過電源電壓的范圍。采取以下防護(hù)措施：1．在輸入端與電源兩端及輸出端與電源兩端加導(dǎo)通壓降較低的鉗位二極管（如鍺二極管或肖特基二極管），如圖所示，確保uI、uO滿足表達(dá)式。式中UF為二極管的正向?qū)妷骸?UF<uI<VDD+UF

-UF<uO<VDD+UF三、因?yàn)镃MOS電路存在寄生三極管效應(yīng)而產(chǎn)生的鎖定效2．在電源輸入端處加去耦電路，如圖為確保VDD可能出現(xiàn)的瞬間高壓得到緩解，對(duì)VDD應(yīng)滿足表達(dá)式的要求。

VDD<VDD(BR)VDD（BR）為VDD端的擊穿電壓。3．如果系統(tǒng)有兩個(gè)以上電源（如還有信號(hào)源和負(fù)載電源），各電源開、關(guān)順序應(yīng)遵循“啟動(dòng)時(shí)先接通CMOS電路的電源，關(guān)機(jī)時(shí)后切斷CMOS電路的電源”這一原則。2．在電源輸入端處加去耦電路，如圖為確保VDD可能出現(xiàn)的瞬間概述：

在雙極型集成邏輯門電路中應(yīng)用最廣泛的是TTL電路。目前國產(chǎn)的TTL電路有54/74、54/74H、54/74S、54/74LS、54/74AS、54/74ALS等六大系列?，F(xiàn)對(duì)型號(hào)構(gòu)成說明如下。以CT74LS160CJ為例：

74LS160CJ①74：國際通用74系列54：國際通用54系列

空白：標(biāo)準(zhǔn)系列LS：低功耗肖特基系列H：高速系列AS：先進(jìn)的肖特基系列S：肖特基系列ALS：先進(jìn)的低功耗肖特基系列④C：0～70（只出現(xiàn)在74系列）M：-55～125（只出現(xiàn)在54系列)⑤D：多層陶瓷雙列直插封裝J：黑瓷低熔玻璃雙直插封裝P：塑料直插封裝F：多層陶瓷扁平封裝160:同步十進(jìn)制計(jì)數(shù)器2.4TTL集成邏輯門概述：在雙極型集成邏輯門電路中應(yīng)用最廣泛的是TT2.4.1TTL與非門的工作原理一、電路結(jié)構(gòu)輸入級(jí)的T1為多發(fā)射極晶體管，它相當(dāng)于發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三級(jí)管。D1,D2：鉗位二極管2.4.1TTL與非門的工作原理一、電路結(jié)構(gòu)輸入級(jí)的T1二工作原理3.4V0.3V1V深度飽和截止截止1、當(dāng)A,B分別為高、低電平時(shí)Z的輸出:3.4V二工作原理3.4V0.3V1V深度飽和截止截止1、當(dāng)A,二工作原理3.4V導(dǎo)通導(dǎo)通2、當(dāng)A,B同時(shí)為高電平時(shí)3.4V倒置截止截止2.1VZ的輸出:Z

和A、B為與非關(guān)系，即Z=AB。二工作原理3.4V導(dǎo)通導(dǎo)通2、當(dāng)A,B同時(shí)為3.4V倒置2．4．2其它類型的TTL門電路一其它邏輯功能的TTL門電路

在TTL門電路的定型產(chǎn)品中，除了與非門之外，還有或非門、與門、或門、與或非門、異或門和反相器等到幾種常見的類型。它們功能不同，但輸入、輸出端的電路結(jié)構(gòu)均與TTL與非門基本相同，TTL電路的邏輯符號(hào)與CMOS電路的邏輯符號(hào)完全相同。二集電極開路的門電路（OC門）

在TTL電路中解決線與安全性的方法是把門電路輸出級(jí)改為集電極開路的三極管結(jié)構(gòu)，做成集電極開路輸出的門電路，簡(jiǎn)稱OC門（OpenCollector）。2．4．2其它類型的TTL門電路一其它邏輯功能二集電極開路的門電路（OC門）這種門工作時(shí)需要在輸出級(jí)開路的集電極和電源之間加負(fù)載電阻，該負(fù)載電阻稱為上拉電阻RP。只要RP的數(shù)值選擇得當(dāng)，就能做到既保證輸出高、低電平符合要求，又能做到輸出級(jí)三級(jí)管不過載。集電極開路與非門的電路集電極開路與非門的邏輯符號(hào)二集電極開路的門電路（OC門）這種門工作時(shí)需要在輸出級(jí)開三、三態(tài)輸出門（TSL）控制端高電平有效控制端低電平有效通過加控制電路的方法，TTL電路也可以構(gòu)成三態(tài)輸出邏輯門TSL（TristateLogic）門。三、三態(tài)輸出門（TSL）控制端高電平有效控制端低電平有效通過截止1、當(dāng)控制端EN為高電平時(shí)輸出狀態(tài)完全取決于輸入A、B，即為正常的高電平或低電平。三、三態(tài)輸出門（TSL）截止1、當(dāng)控制端EN為高電平時(shí)輸出狀態(tài)完全取決于輸入A、B，三、三態(tài)輸出門（TSL）2、當(dāng)控制端EN為低電平時(shí)導(dǎo)通T3，T4、T2、T5都截止,電路處于高阻狀態(tài)這就是TSL門的第三個(gè)狀態(tài)（禁止態(tài)）。此電路EN為高電平時(shí)，輸出狀態(tài)正常，稱EN高電平有效。三、三態(tài)輸出門（TSL）2、當(dāng)控制端EN為低電平時(shí)導(dǎo)通T3，2.4.3各種系列的TTL門電路及其性能比較一、54/74S系列

54/74S系列在結(jié)構(gòu)上與54/74H系列的不同之處有兩點(diǎn)，一是采用了抗飽和三極管（或稱肖特基三極管），二是引入了有源泄放電路，使工作速度有明顯提高。抗飽和三極管是由普通的雙極型三極管和肖特基勢(shì)壘二極管（簡(jiǎn)稱SBD，即SchottkyBarrierDiode）而組成的2.4.3各種系列的TTL門電路及其性能比較一、54肖特基勢(shì)壘二極管是由金屬和半導(dǎo)體接觸而形成的。和普通的PN結(jié)二極管比較，它的開啟電壓較低，只有0.4V左右，將SBD并聯(lián)于三極管的b-c結(jié)，就構(gòu)成了抗飽和三極管。當(dāng)三極管b-c結(jié)進(jìn)入正向偏置以后，SBD首先導(dǎo)通，將b-c結(jié)的正向電壓鉗位于0.4V，從基極注入的過驅(qū)動(dòng)電流便經(jīng)SBD流走（分流），使基極電流不增加，這就有效地制止了三極管進(jìn)入深飽和狀態(tài)。肖特基勢(shì)壘二極管是由金屬和半導(dǎo)體接觸而形成的。和普通的2．有源泄放電路是將與非門中T2的射極電阻R3用有源元件T6極電阻Rb、Rc組成的有源電路代替。54/74S系列與非門中的有源泄放電路當(dāng)T2由截止變?yōu)閷?dǎo)通的瞬間，由于T6的基極串接了電阻Rb，所以T5的基極必將先于T6的基極導(dǎo)通，這時(shí)T2的發(fā)射極電流幾乎全部注入T5的基極，從而加速了T5的導(dǎo)通過程。而在穩(wěn)態(tài)情況下，由于T6導(dǎo)通后的分流作用，減小了T5基極電注，這又有助于T5脫離飽和狀態(tài)。2．有源泄放電路是將與非門中T2的射極電阻R3用有源元件T6當(dāng)T2由導(dǎo)通變?yōu)榻刂顾查g，因T6仍處于導(dǎo)通狀態(tài)，為T5的基極提供了一個(gè)瞬間的低內(nèi)阻泄放電路，有助于從T5基極抽走存儲(chǔ)電荷，使T5得以迅速截止。因此T6的引入縮短了門電路的傳輸延遲時(shí)間。由于T2的發(fā)射擊結(jié)不是經(jīng)電阻R3，而是必須經(jīng)T5或T6才能導(dǎo)通，所以不存在T2導(dǎo)通而T5尚未導(dǎo)通的階段，從而改善了電壓傳輸特性。在54/74S系列中電阻阻值比較小和引入抗飽和三極管也帶來一些缺點(diǎn)，一是電路的功耗大了，另一個(gè)是由于T5導(dǎo)通時(shí)脫離了深度飽和狀態(tài)，導(dǎo)致輸出低電平升高，最大值UOLmax可達(dá)0.5V左右。當(dāng)T2由導(dǎo)通變?yōu)榻刂顾查g，因T6仍處于導(dǎo)通狀態(tài)，為T5的基極二、54/74LS系列54/74LS系列與非門的典型電路54/74LS系列仍然沿用54/74S系列提高工作速度的兩個(gè)方法——使用抗飽和三極管和引入有源泄放電路。二、54/74LS系列54/74LS系列與非門的典型電路541、大幅度地提高了電路中各電阻的阻值，降低了功耗，同時(shí)將T3發(fā)射極原來接地的電阻R5改接到輸出端，減少了T3導(dǎo)通時(shí)R5上的功耗。2、將輸入端的多發(fā)射極三極管T1代之以肖特基二極管SBD，因?yàn)檫@種二極管無電荷存儲(chǔ)效應(yīng)，有利于提高工作速度。3、接入了D3、D4兩上SBD管。當(dāng)輸出端由高電平跳變?yōu)榈碗娖綍r(shí)，D4經(jīng)T2的集電極和T5的基極為輸出端的負(fù)載電容提供了放電回路，既加快了負(fù)載電容的放電速度，又為T5增加了基極驅(qū)動(dòng)電流，加速了T5的導(dǎo)通過程。同時(shí)，D3也通過T2為T4的基極提供了一個(gè)附加的低內(nèi)阻放電通路，使T4更快地截止，也有利于縮短傳輸延遲時(shí)間。由于采取了上述措施，使54/74LS系列的dp積大為減小。此外，在結(jié)構(gòu)上還采取了一些其它措施，主要是：1、大幅度地提高了電路中各電阻的阻值，降低了功耗，同時(shí)將T3三、54/74AS和54/74ALS系列54/74AS系列與54/74S系列電路結(jié)構(gòu)相似，不同之處是采用了很低的電阻阻值，從而提高了工作速度，但在功耗指標(biāo)上比54/74S系列還略大一些。54/74ALS系列為了降低功耗，電路中采用了較高阻值的電阻，同時(shí)通過改進(jìn)工藝縮小了內(nèi)部各器件的尺寸，獲得了減小功耗、縮短延遲時(shí)間的雙重效果。在TTL電路中ALS系列是綜合指標(biāo)“延遲-功耗積”（dp積）最小的一種。54系列和74系列的區(qū)別在于工作環(huán)境溫度和電源電壓工作范圍不同。54系列的工作環(huán)境溫度為-55∽+125oC，電源電壓工作范圍為5V+-10%；74系列的工作環(huán)境溫度為0∽70oC，電源電壓工作范圍為5V+-5%。不同系列的TTL器件，只要器件型號(hào)的后幾位數(shù)碼（功能序號(hào)）一樣，它們的邏輯功能、外形尺寸、引腳排列就完全相同。CMOS器件的74HC10、74HCT10也都是引腳排列、外形尺寸和邏輯功能完全相同的三3輸入與非門。它們都采用14條引腳雙列直插封裝，而且輸入端、輸出端、電源、地線的引腳位置也是相同的。三、54/74AS和54/74ALS系列54/74A2.4.4TTL與非門的外特性及其主要參數(shù)一電壓傳輸特性圖顯示了當(dāng)輸入為低電平時(shí)，輸出為高電平，如圖中AB段；輸入為高電平時(shí)，輸出為低電平，如圖中CD段。在輸入由低電平向高電平過渡過程中，輸出也由高電平向低電平轉(zhuǎn)化，如圖中BC段。電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線uO=f(uI)。54/74LS系列與非門的電壓傳輸特性2.4.4TTL與非門的外特性及其主要參數(shù)一電壓傳輸特與非門的電壓傳輸特性可以定義一些參數(shù)：1、標(biāo)準(zhǔn)輸出高電平USH（UOH）在邏輯電路中，前后級(jí)一般為同類型門電路相連接，前一級(jí)門電路輸出高電平，即為后級(jí)門電路輸入高電平。由于負(fù)載的不同，其輸出電壓與空載時(shí)（uO=3.4V）是有區(qū)別的。在手冊(cè)中把輸出高電時(shí)平的下限值（對(duì)產(chǎn)品的要求）稱為標(biāo)準(zhǔn)輸出高電平USH，也記為UOH。54/74LS系列的UOH為2.7V，而54/74H系列UOH≥2.4V。2、標(biāo)準(zhǔn)輸出低電平USL（UOL）在同類型門電路相連時(shí)，前級(jí)門電路輸出低電平，即為后級(jí)門電路輸入低電平。在手冊(cè)中，把輸出低電平的上限值稱為標(biāo)準(zhǔn)輸出低電平USL。對(duì)于54/74和54/74H系列，USL≤0.4V；對(duì)于54/74S和54/74LS系列，USL≤0.5V。與非門的電壓傳輸特性可以定義一些參數(shù)：1、標(biāo)準(zhǔn)輸出高電平US3.

閾值電壓UTH根據(jù)閾值電壓的定義，電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓值即為閾值電壓UTH。對(duì)于54/74H系列UTH=1.4V，54/74LS系列UTH=1.2V。噪聲容限噪聲容限是指在保證邏輯功能的前提下，對(duì)于輸入信號(hào)（前級(jí)輸出的標(biāo)準(zhǔn)平）來說，在此輸入信號(hào)電平基礎(chǔ)上允許疊加的噪聲（或干擾）電壓的值。因?yàn)門TL電路的電源電壓是固定的，所以其噪聲容限基本上也為定值。根據(jù)圖2.4.2可作估算如下：3.閾值電壓UTH噪聲容限(1)輸入低電平噪聲容限UNL是在保證輸出為高電平UOH時(shí)，輸入低電平的允許上限值UILmax與輸入低電平（前級(jí)標(biāo)準(zhǔn)輸出低電平）USL之差，即UNL=UILmax-USL這是輸入低電平時(shí)允許的正向干擾電壓值。為確保輸出高電平的可靠，54/74LS的UILmax定為0.8V,則

UNL=UILmax-USL=（0.8-0.5）V=0.3V(1)輸入低電平噪聲容限UNL(2)輸入高電平噪聲容限UNH是在保證輸出為低電平UOL時(shí)，輸入高電平的允許下限值UIHmin與輸入高電平（前級(jí)標(biāo)準(zhǔn)輸出高電平）USH之差，即UNH=UIHmin-USH這是輸入高電平時(shí)允許的負(fù)向干擾電壓值。為確保輸出低電平的可靠，54/74LS的UIHmin定為1.8V，則

UNH=UIHmin-USH=(1.8-2.7)V=-0.9VCMOS電路的邏輯擺幅（高、低電平之差）較大，幾乎等于電源電壓VDD，而且VDD的值可取范圍較大，所以其抗干擾能力較強(qiáng)。TTL電路的電源電壓VCC為5V，其輸出的邏輯擺幅較小，所以其抗干擾能力稍差。(2)輸入高電平噪聲容限UNHCMOS電路的邏輯擺幅二、輸入特性要正確處理門電路和門電路、門電路和其它電路之間的連接問題，必須了解門電路輸入特性。與CMOS電路相比，討論TTL與非門的輸入特性更具有實(shí)際意義，因?yàn)闊o論輸入高、低電平，輸入端總是有電流的。當(dāng)與非門輸入低電平時(shí)T1飽和，發(fā)射結(jié)導(dǎo)通，輸入端電流流出。對(duì)于54/74H系列，當(dāng)VCC=5V，UIL=0.35V時(shí)，其輸入低電平電流為IIL=-=-mA≈-1.4mA當(dāng)入端短路（即uI=0）時(shí)，IIL被稱為輸入短路電流IIS，顯然IIS=-=-mA≈-1.5mA二、輸入特性要正確處理門電路和門電路、門電路和其它電在實(shí)際使用TTL門電路時(shí)，還會(huì)遇到其輸入端通過外接電阻接地的情況，如圖a所示。輸入電流流過外接電阻Ri產(chǎn)生電壓uI,這一電壓力與阻值有關(guān)，但考慮到T1集電結(jié)，T2，T5發(fā)射結(jié)對(duì)uB1的鉗位作用，所以u(píng)1與Ri并非為線性關(guān)系，而是如圖b所示。當(dāng)Ri較小時(shí)，u1較低，T5截止，輸出高電平。Ri較大時(shí)，u1較高（但不會(huì)超過1.4V），T5飽和，輸入低電平?？梢杂?jì)算出，當(dāng)Ri≤0.9時(shí)，對(duì)應(yīng)于輸入低電平（uI≤UILmax）當(dāng)Ri≥2.5時(shí)，對(duì)應(yīng)于輸入高電平（uI≈UTH）；當(dāng)0.9kΩ<R<2.5kΩ時(shí)，與非門處于不穩(wěn)定狀態(tài)（處于傳輸特性的轉(zhuǎn)折區(qū)附近）?？梢詫D(b)稱為與非門的輸入負(fù)載特性。如果將兩個(gè)TTL與非門G1、G2前后通過電阻串接起來，則這個(gè)電阻不應(yīng)超過0.9kΩ，否則不論G1輸出高電平還是低電平，G2入端將高于UILmax,G1失去了對(duì)G2的控制作用。當(dāng)入端電壓大于門檻電壓（即為高電平）時(shí)，流入入端的電流被稱為輸入漏電流IIH。此時(shí)，如果uI≥USH=2.7V,則T1管uBE<0,uBC>0,發(fā)射結(jié)反偏，集電結(jié)正偏，相當(dāng)于把發(fā)射極當(dāng)作集電極，把集電極當(dāng)作了發(fā)射極，管子處于倒置工作狀態(tài)，此時(shí)三極管電流放大系數(shù)非常?。s在0.01以下），所以高電平輸入電流IIH也非常小，一般在20～40A左右。輸入短路電流IIS（或IIL）和輸入漏電流IIH都是與非門的重要參數(shù)。因?yàn)槿攵穗娏骶褪乔凹?jí)門電路的負(fù)載電流，它們是估算前級(jí)門帶負(fù)載能力的依據(jù)之一。在實(shí)際使用TTL門電路時(shí)，還會(huì)遇到其輸入端通過外接電三、輸出特性

TTL與非門的輸出特性反映了輸出電壓uO和輸出電流iO的關(guān)系。當(dāng)輸出電壓為低電平（T5飽和）時(shí)，負(fù)載電流iO為灌電流，灌電流的增加將減輕T5的飽和深度，所以u(píng)O隨iO呈增加趨勢(shì)；當(dāng)輸出電壓為高電平（T5截止）時(shí)，負(fù)載電流為拉電流，隨拉電流的增加，在輸出電阻（100左右）上的壓降增加，所以u(píng)O隨iO增加呈下降趨勢(shì)。一般IOmax=±（12～15)mA，由此可確定其扇出系數(shù)NO。扇出系數(shù)NO是指輸出端是最多能帶同類門的個(gè)數(shù)，它反映了與非門的最大帶負(fù)載能力。輸出特性是確定扇出系數(shù)的依據(jù)。NO=

IOmax為UOL不大于0.35V時(shí)允許灌入的最大灌入負(fù)載電流。IIS為輸入短路電流。NO==8～10三、輸出特性TTL與非門的輸出特性反映了輸出電壓uO和輸四、TTL與非門的其它參數(shù)1.平均延遲時(shí)間tpd它屬于與非門的開關(guān)特性，反映了與非門的工作速度。tpd一般通過實(shí)驗(yàn)方法測(cè)定，CT54/74H系列tpd在6∽10ns。2.空載導(dǎo)通電源電流ICCL和空載截止電源電流ICCHICCL是指輸入端全部懸空（相當(dāng)于輸入全1），與非門處于導(dǎo)通狀態(tài)（T5飽和）時(shí)，電源提供的電流。ICCH是輸入端接低電平、輸出端開路時(shí)，電源提供的電流。CT54/74H的ICCL≤10mA,ICCH≤5mA。3.空載導(dǎo)通功耗PON和空載截止功耗POFF將空載電源電流ICCL和ICCH分別乘以電源電壓就得到PON和POFF，它們是衡量集成電路本身功耗水平的參數(shù)。4.dp積:同CMOS電路一樣，TTL電路亦用速度-功耗積（亦稱延遲-功耗積）即延遲時(shí)間與空載功耗的乘積來衡量其總體質(zhì)量，其值越小越好。tpd=(tPLH+tPHL)四、TTL與非門的其它參數(shù)1.平均延遲時(shí)間tpdtpd=(為了便于比較，現(xiàn)將不同系列TTL門的延遲時(shí)間、功耗和延遲-功耗積列于表中。從表中性能比較可知，在TTL門電路中，目前較多選用性能優(yōu)越的LS、AS和ALS系列。系列74/5474H/54H74S/54S74LS/54LS74AS/54AS74ALS/54ALStpd(ns)1064101.54P/每門(Mw)1022.5202201dp積(ns-mW)1001358020304參數(shù)為了便于比較，現(xiàn)將不同系列TTL門的延遲時(shí)間、功耗和從表中性ECL的電源電壓為VCC=0V，VEE=-5.2V/-4.5V,UI、UO均為負(fù)值系列參數(shù)CMOSTTLECL400074HC74HCT7474LS74AS74ALS10K100KVcc/V5555555-5.2-4.5UIH(min)/V3.53.522.02.02.02.0-1.2-1.2UIL(max)/V1.51.00.80.80.80.80.8-1.4-1.4UOH(min)/V4.64.44.42.42.72.72.7-0.9-0.9UOL(max)/V0.050.10.10.40.50.50.5-1.7-1.7IIH(max)/μA0.10.10.1402020020500500IIL(max)/mA-0.1*10-3-0.1*10-3-0.1*10-3-1.6-0.4-2.0-0.2-0.5-0.5IOH(max)/mA-0.51-4-4-0.4-0.4-2-0.4-50-50IOL(max)/mA0.51441682085050tpd/ns45101010101.5420.75P(功耗/門)/mW5*10-31*10-31*10-31022012540表中為各種系列門電路的主要參數(shù)，這些參數(shù)的測(cè)試條件在器件手冊(cè)中有具體的說明。由于不同廠家生產(chǎn)的同一類型產(chǎn)品性能相差較大，故表中提供的參數(shù)僅供定性比較時(shí)參考。ECL的電源電壓為VCC=0V，VEE=-5.2V/-4.2.4.5其它雙極型集成邏輯門電路的特點(diǎn)一、ECL邏輯門電路這是一種突出提高開關(guān)速度、管子工作于非飽和狀態(tài)的射極耦合電路。它的主要特點(diǎn)是工作速度高（tpd≈1∽5ns），帶負(fù)載能力強(qiáng)（扇出系數(shù)No=25∽100），功能也較強(qiáng)，可以實(shí)現(xiàn)線或邏輯（因?yàn)槠漭敵黾?jí)是射極開路，可以把多個(gè)ECL的出端連接起來，通過公共電阻接負(fù)電源實(shí)現(xiàn)線或）。在大型高速計(jì)算機(jī)中，ECL得到了廣泛應(yīng)用。它的缺點(diǎn)是功耗較大，抗干擾能力較低。二、I2L邏輯門電路這是一種合并型晶體管邏輯（或稱集成注入邏輯）電路。它的突出特點(diǎn)是工作電壓低，工作電流小（不超過1nA），功耗低，適合于制造大規(guī)模數(shù)字集成電路（集成度可高達(dá)500門/mm2,比高集成度的CMOS電路還大）。它的主要缺點(diǎn)是工作速度低，抗干擾能力較差。為了克服這些缺點(diǎn)，目前已出現(xiàn)了肖特基I2L電路。2.4.5其它雙極型集成邏輯門電路的特點(diǎn)一、ECL邏輯門電2.4.6雙極型集成邏輯門電路使用中的幾個(gè)實(shí)際問題一、輸入端的擴(kuò)展每個(gè)門電路輸入端的數(shù)目是有限的，當(dāng)需要的輸入端個(gè)數(shù)是多個(gè)時(shí)，可以利用在門電路的擴(kuò)展端外接擴(kuò)展器來解決，這種辦法有時(shí)要比用普通門電路去組合簡(jiǎn)便。通常使用的有與擴(kuò)展器和與或擴(kuò)展器。為與或擴(kuò)展器54/74H62的邏輯符號(hào)為帶擴(kuò)展輸入端的與或非門54/74H53。常用的擴(kuò)展器還有54/74H60、54/74H61（均為與擴(kuò)展器）；帶擴(kuò)展輸入端的門電路還有54/74H50、54/74H52等。2.4.6雙極型集成邏輯門電路使用中的幾個(gè)實(shí)際問題一、輸入端二、多余輸入端的處理

為防止干擾，增加工作的穩(wěn)定性，與非門多余輸入端一般不應(yīng)懸空（懸空相當(dāng)于邏輯1），而應(yīng)將其接正電源或固定的高電平，也可以接至有用端，如圖2.4.10所示?；蜷T和或非門多余輸入端可直接接地。二、多余輸入端的處理三、TTL電路使用中的注意事項(xiàng)1.對(duì)已經(jīng)選定的元器件一定要進(jìn)行測(cè)試，參數(shù)的性能指標(biāo)應(yīng)滿足設(shè)計(jì)要求，并留有裕量。要準(zhǔn)確識(shí)別各元器件的引腳，以免接錯(cuò)造成人為故障甚至損壞元器件。2.TTL電路的電源電壓不能高于+5.5V，使用時(shí)不能將電源與“地”引線端顛倒錯(cuò)接，否則將會(huì)因電流過大造成器件損壞。3.電路的各輸入端不能直接與高于+5.5V、低于-0.5V的低內(nèi)阻電源連接，因?yàn)榈蛢?nèi)阻電源能提供較大電流，會(huì)因過熱而燒毀器件。4.除三態(tài)門和OC門之外，輸出端不允許并聯(lián)使用，OC門線與時(shí)應(yīng)按要求配好上拉負(fù)載電阻。5.輸出端不允許與電源或“地”短路，否則會(huì)造成器件損壞，但可以通過電阻與電源相連，提高輸出高電平。6.在電源接通情況下，不要移動(dòng)或插入集成電路，因?yàn)殡娏鞯臎_擊會(huì)造成永久性損壞。三、TTL電路使用中的注意事項(xiàng)1.對(duì)已經(jīng)選定的元器件一定要進(jìn)8.為了防止動(dòng)態(tài)尖峰或脈沖電流通過公共電源內(nèi)阻耦合到邏輯電路造成干擾，在電源與地線間通常接入10∽100F的低頻去耦濾波電容。大電容器有分布電感，不能濾除高頻干擾，因此每一芯片電源端還應(yīng)加接0.1F電容，以濾除高頻開關(guān)噪聲。9.為了減少噪聲，應(yīng)將電源“地”和信號(hào)“地”分開。先將信號(hào)“地”匯集一點(diǎn)，然后用最短的導(dǎo)線將二者連在一起。如果系統(tǒng)中含有模擬和數(shù)字兩種電路，同樣應(yīng)將二者的“地”分開，然后再選一合適的公共點(diǎn)接地。必要時(shí)可設(shè)計(jì)模擬和數(shù)字兩塊電路板，各備直流電源，然后將二者恰當(dāng)?shù)摹暗亍边B接在一起。7.一個(gè)集成塊中一般包括幾個(gè)門電路，為了降低功耗，可將不使用的與非門和或非門等器件的所有輸入端接地，并且將它們的輸出端連到不使用的與門輸入端上。如圖所示。8.為了防止動(dòng)態(tài)尖峰或脈沖電流通過公共電源內(nèi)阻耦合到邏輯電路在數(shù)字系統(tǒng)中，由于工作速度、功耗等指標(biāo)的要求，往往出現(xiàn)CMOS電路和TTL電路混合使用的情況，這就需要處理好兩種門電路之間前后連接的問題；有時(shí)也需要特殊處理門電路和驅(qū)動(dòng)電流較大的負(fù)載之間的連接問題，這就是所謂的接口問題。在前后連接的兩級(jí)中，稱前級(jí)為驅(qū)動(dòng)級(jí)，后級(jí)為負(fù)載級(jí)，驅(qū)動(dòng)級(jí)應(yīng)為負(fù)載級(jí)提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動(dòng)電流，即應(yīng)同時(shí)滿足下列各式：驅(qū)動(dòng)門負(fù)載門UOH(min)≥

UIH(min)UOL(max)≤UIL(max)

IOH(max)≥

nIIH(max)

IOL(max)≥

mIIL(max)其中n和m分別為負(fù)載電流中IIH、IIL的個(gè)數(shù)，如圖所示。動(dòng)門與負(fù)載門的連接2.5不同類型門電路的接口在數(shù)字系統(tǒng)中，由于工作速度、功耗等指標(biāo)的要求，往往出一、用TTL電路驅(qū)動(dòng)CMOS電路用TTL電路驅(qū)動(dòng)4000系列和74HC系列CMOS電路

設(shè)法將TTL電路輸出的高電平提升到3.5V以上。可采取下列三種辦法：用接入上拉電阻提高TTL電路輸出的高電平當(dāng)TTL電路的輸出為高電平時(shí)，輸出級(jí)的負(fù)載管和驅(qū)動(dòng)管同時(shí)截止，故有

UOH=VDD–RU(IO+nIIH)

式中的IO為TTL電路輸出級(jí)T5管截止時(shí)的漏電流。由于IO和IIH都很小，所以只要RU的阻值不是特別大，輸出高電平將被提升至UOH≈VDD。(1)在TTL電路的輸出端與電源之間接入上拉電阻RU一、用TTL電路驅(qū)動(dòng)CMOS電路用TTL電路驅(qū)動(dòng)4000系列(2)當(dāng)CMOS電路采用的電源電壓較高，使UIHmin值超過TTL輸出級(jí)所能承受的電壓時(shí)，例如VDD=15V，UIHmin會(huì)達(dá)到11V，這時(shí)應(yīng)采用OC門作驅(qū)動(dòng)門（其輸出級(jí)耐壓可達(dá)30V）。OC門上拉電阻應(yīng)按規(guī)定正確選擇。(3)當(dāng)TTL與CMOS電源不同時(shí)，可采用具有電平轉(zhuǎn)移作用于的專用芯片進(jìn)行接口。如40109，它有兩個(gè)電源端，VCC=5V，VDD=10V，其輸入為1.5V/3.5V，輸出為9V/1V。在40109與TTL之間加上拉電阻RU，將TTL輸出的高電平提升到3.5V以上，則由40109輸出的電平就滿足了負(fù)載CMOS的輸入電平的要求，其接口情況如下圖所示。常用的接口芯片還有74LS06、7416、7407、7417等。(2)當(dāng)CMOS電路采用的電源電壓較高，使UIHmin用帶電平偏低的門電路實(shí)現(xiàn)電平變換2.用TTL電路驅(qū)動(dòng)74HCT系列CMOS電路TTL電路的輸出可以滿足74HCT系列的所有輸入要求，因此，接口時(shí)無需另加任何元器件，只要將TTL電路的輸出端直接與74HCT電路輸入端連接起來就可以了。用帶電平偏低的門電路實(shí)現(xiàn)電平變換2.用TTL電路驅(qū)動(dòng)74H二用CMOS電路驅(qū)動(dòng)TTL電路1.用4000系列CMOS電路驅(qū)動(dòng)74系列TTL電路。（1）、將同一封裝內(nèi)的CMOS門并聯(lián)使用，以擴(kuò)大輸出低電平時(shí)的帶負(fù)載能力，如圖所示。將CMOS門電路并聯(lián)以提高帶負(fù)載能力

二用CMOS電路驅(qū)動(dòng)TTL電路1.用4000系列CM（2）、將CMOS輸出端增加一級(jí)CMOS驅(qū)動(dòng)器（如4010、40107等），40107輸出低電平時(shí)IOL≥16mA,能驅(qū)動(dòng)10個(gè)54/74系列的TTL門。若找不到合適的驅(qū)動(dòng)器，可用三極管放大器來實(shí)現(xiàn)電流的擴(kuò)展，如圖所示。圖2.5.5CMOS到TTL中間加驅(qū)動(dòng)器(a)通過CMOS驅(qū)動(dòng)器驅(qū)動(dòng)TTL電路(b)通過電流放大器驅(qū)動(dòng)TTL電路（2）、將CMOS輸出端增加一級(jí)CMOS驅(qū)動(dòng)器（如42.用4000系列CMOS電路驅(qū)動(dòng)74LS系列TTL電路如果負(fù)載門74LS只有一個(gè)，可直接用4000系列CMOS電路驅(qū)動(dòng)74LS系列TTL電路。如果所帶負(fù)載門個(gè)數(shù)m≥1,則仍需要用上面講的辦法去接口。3.用74HC/74HCT系列CMOS電路驅(qū)動(dòng)TTL電路無論負(fù)載門是74系列TTL電路還是74LS系列TTL電路，都可以直接用74HC或74HCT系列CMOS門驅(qū)動(dòng)。三、門電路帶負(fù)載時(shí)的接口電路當(dāng)用門電路驅(qū)動(dòng)執(zhí)行性負(fù)載時(shí)，應(yīng)根據(jù)負(fù)載的要求進(jìn)行正確的接口。1、用門電路直接驅(qū)動(dòng)顯示器件在數(shù)字電路中，往往需要用發(fā)光二極管來顯示傳輸?shù)男畔?，如?jiǎn)單的邏輯器件的狀態(tài)，七段數(shù)碼顯示，圖形符號(hào)顯示，等等。在每種情況下均須接口電路將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)進(jìn)行顯示。2.用4000系列CMOS電路驅(qū)動(dòng)74LS系列TTL電路下圖表示CMOS反相器74HC04驅(qū)動(dòng)一發(fā)光二極管LED，電路中串聯(lián)了一限流電阻R以保護(hù)LED。限流電阻的大小可分別按下面兩種情況來計(jì)算。對(duì)于圖(a)，當(dāng)門電路的輸入為低電平時(shí)，輸出為高電平，于是

R=反之，當(dāng)LED接入電路的情況如圖(b)所示時(shí)，門電路的輸入信號(hào)應(yīng)為高電平，輸出為低電平，故有

R=以上兩式中，ID——LED的電流，UF——LED的正向壓降，UOH和UOL為門電路