武漢大學(xué)計(jì)算機(jī)學(xué)院20162017學(xué)年第二學(xué)期2015級(jí)《數(shù)字邏輯》期未考試試卷(閉卷考試)

武漢大學(xué)計(jì)算機(jī)學(xué)院2016~2017學(xué)年第二學(xué)期2016級(jí)《數(shù)字邏輯》期未考試一試卷（閉卷考試）A卷班級(jí)學(xué)號(hào)姓名成績(jī)注：所有答案均要求寫(xiě)在答題紙上，寫(xiě)在試卷上無(wú)效一、填空（每空1分，共16分）1、（3C.E）16=（）10=（）22、（-1011）2=（11011）原=（10101）補(bǔ)3、若FABAC1，則B=（），C=（）4、在組合邏輯電路中，當(dāng)輸入信號(hào)變化時(shí)，在輸出端可能出現(xiàn)的錯(cuò)誤輸出現(xiàn)象叫（），致使錯(cuò)誤輸出的競(jìng)爭(zhēng)叫（），不致使錯(cuò)誤輸出的競(jìng)爭(zhēng)叫（）5、邏輯函數(shù)F(A,B,C)ABBC的反函數(shù)是（）6、多諧振蕩器有（）個(gè)堅(jiān)固狀態(tài)，施密特觸發(fā)器有（）個(gè)堅(jiān)固狀態(tài)7、欲把J－K觸發(fā)器變換成D觸發(fā)器，則J=（），K=（）8．描繪電平異步時(shí)序邏輯電路的工具是（）和（）二、單項(xiàng)選擇題（每空2分，共16分）1、能把緩變輸入信號(hào)變換成矩形波的電路是（）A．邊緣觸發(fā)器B．單穩(wěn)觸發(fā)器C．多諧振蕩器D．施密特觸發(fā)器2、存在拘束條件的觸發(fā)器是（）觸發(fā)器A．基本RSB．JKC．DD．T3、能達(dá)成帶低位進(jìn)位的兩個(gè)一位二進(jìn)制數(shù)相加的器件稱(chēng)為（）A．譯碼器B．全加器C．編碼器D．半加器4、用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（）A．最小項(xiàng)表達(dá)式B．異或表達(dá)式C．最簡(jiǎn)與或式D．最大項(xiàng)表達(dá)式5、用于邏輯電路設(shè)計(jì)的硬件描繪語(yǔ)言是（）A.C++B.VHDLC.JAVAD.匯編6、用四選一MUX實(shí)現(xiàn)邏輯函數(shù)F(A,B)ABAB時(shí)，其數(shù)據(jù)輸入端D0D1D2D3應(yīng)當(dāng)接入（）1A.0011B.0101C.1100D.10107、由10級(jí)觸發(fā)器組成的二進(jìn)制計(jì)數(shù)器，其模值是（）A．10B．100C．1000D．10248、在時(shí)序邏輯電路中，若輸出函數(shù)表達(dá)式中不包括外輸入X，則電路屬于（）A.同步時(shí)序邏輯電路B.異步時(shí)序邏輯電路C.Moore模型D.Mealy模型三、化簡(jiǎn)題（8分）把F(A,B,C,D)ABDm(7,8,13,15)d(3,5,10,11)化成最簡(jiǎn)“與—或”式和最簡(jiǎn)或與式四、分析題（每題12分，共24分）1、分析圖1所示組合邏輯電路（每問(wèn)4分）①寫(xiě)出輸出函數(shù)表達(dá)式②列出真值表③說(shuō)明電路功能

i圖1該電路實(shí)現(xiàn)全加器的功能，A是被加數(shù)，B是加數(shù)，C是低位進(jìn)位，S是本位和，Ci是本位向高位的進(jìn)位2、分析圖2所示同步時(shí)序邏輯電路（每問(wèn)4分）①寫(xiě)出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，指出電路屬于哪一種模型？②作出狀態(tài)表和狀態(tài)圖③說(shuō)明電路功能，作出Q3、Q2、Q1、Y的波形圖圖22五、設(shè)計(jì)題（12分）用上漲沿觸發(fā)的D觸發(fā)器Mleay模型設(shè)計(jì)一個(gè)異步6進(jìn)制加1計(jì)數(shù)器，該電路對(duì)輸入端X進(jìn)行計(jì)數(shù)，輸出Z表示進(jìn)位。D觸發(fā)器激勵(lì)表以下：六綜合應(yīng)用題（每題12分，共24分）1、以下列圖是用5G555和適合的阻容原件組成的單穩(wěn)態(tài)觸發(fā)器：①說(shuō)明電路工作原理（6分）②畫(huà)出vi、vc、vo的工作波形（6分）2、用一片移位存放器74194和一片8選1數(shù)據(jù)選擇器74152設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器，輸出序列為01110100（第一位輸出0，第二位輸出0，第三位輸出1）。3武漢大學(xué)計(jì)算機(jī)學(xué)院2016~2017學(xué)年第二學(xué)期2016級(jí)《數(shù)字邏輯》期未考試一試卷（閉卷考試）A卷參照答案一、填空（每空1分，共16分）1、（3C.E）16=（60.875）10=（111100.111）22、（-1011）2=（11011）原=（10101）3、B=1，C=14、冒險(xiǎn)現(xiàn)象或險(xiǎn)象臨界競(jìng)爭(zhēng)非臨界競(jìng)爭(zhēng)5、F(AB)(BC)6、0,27、J=D，KD8．流程表、總態(tài)圖二、選擇題（每空2分，共16分）1、D2、A3、B4、C5、B6、A7、D8、C三、化簡(jiǎn)題（8分）把F(A,B,C,D)ABDm(7,8,13,15)d(3,5,10,11)化成最簡(jiǎn)“與—或”式和最簡(jiǎn)或與式AB00011110CD001101d111d11d101d最簡(jiǎn)與－或表達(dá)式：最簡(jiǎn)與－或表達(dá)式：FBDBDF(BD)(BD)4四、分析題（每題12分，共24分）1、分析圖1所示組合邏輯電路（每問(wèn)4分）①寫(xiě)出輸出函數(shù)表達(dá)式SABCCiAB(AB)CAB(AB)CABABCABC=AB+AC+BC②列出真值表輸入ABC輸出SCi0000000110010100110110010101011100111111③電路功能：該電路實(shí)現(xiàn)全加器的功能，A是被加數(shù)，B是加數(shù)，C是低位進(jìn)位，S是本位和，Ci是本位向高位的進(jìn)位，即Sm(1,2,4,7)；Cim(3,5,6,7)2、分析圖2所示同步時(shí)序邏輯電路（每問(wèn)4分）①寫(xiě)出激勵(lì)函數(shù)表達(dá)式J3=Q2Q1J2=Q1J1Q3Q2K3=Q2K2Q3Q1K1=1YQ3Q2電路屬于Moore模型②作出狀態(tài)表和狀態(tài)圖5③說(shuō)明電路功能，作出Q3、Q2、Q1、Y的波形圖功能：電路是7進(jìn)制（或模7）加法（加1）計(jì)數(shù)器，輸出表示進(jìn)位。電路具備自啟動(dòng)功能。6五、設(shè)計(jì)題（12分）1、7六綜合應(yīng)用題（每題12分，共24分）1、①電路工作原理vi是輸入觸發(fā)負(fù)脈沖，平常為1。穩(wěn)態(tài)0：若vo初態(tài)為，則放電三極管導(dǎo)通，電容c經(jīng)過(guò)T放電，c即VTH快速0v降落，直到vc≈0，此時(shí)vi即VTR>1/3VCC，而VTH<1/3VCC，輸出不變，即vo=0若vo初態(tài)為1，則放電三極管截止，電源經(jīng)R向電容c充電，vc上漲，當(dāng)vc上漲到<2/3VCC時(shí)，vo都為1不變，直到vc上漲到>2/3VCC，此時(shí)VTR>1/3VCC，VTH>2/3VC輸出vo變成0，放電三極管導(dǎo)通，電容c經(jīng)過(guò)T放電，直到vc≈0，向來(lái)保持vo=0不變，因此vo是穩(wěn)態(tài)。=0暫穩(wěn)態(tài)：當(dāng)vi輸入一個(gè)觸發(fā)負(fù)脈沖時(shí)（今后vi快速回到1），VTR<1/3VCC，VTH<2/3VC，vo由0變成1，放電三極管截止，電源經(jīng)R向電容c充電，vc上漲，當(dāng)vc上漲到<2/3VCC時(shí)（此時(shí)vi的負(fù)脈沖已撤掉vi即VTR>1/3VCC），vo都為1不變，直到vc上漲到>2/3VCC時(shí)，又出現(xiàn)了VTR>1/3