微機(jī)系統(tǒng)與接口：第一章 微機(jī)系統(tǒng)導(dǎo)論-2019

第一章微機(jī)系統(tǒng)導(dǎo)論1.1微型計(jì)算機(jī)和微處理器的發(fā)展

(第一章1.1微型計(jì)算機(jī)和微處理器的發(fā)展PPT)1.2計(jì)算機(jī)應(yīng)用領(lǐng)域1.3微型計(jì)算機(jī)系統(tǒng)1.4微機(jī)工作原理與程序執(zhí)行過程1.2計(jì)算機(jī)應(yīng)用領(lǐng)域(簡(jiǎn)略)信息管理科學(xué)計(jì)算過程控制輔助設(shè)計(jì)技術(shù)(CAD

CAM

CAI)人工智能多媒體應(yīng)用1.3

微型計(jì)算機(jī)系統(tǒng)1.3.1三個(gè)基本概念:

微處理器，微型計(jì)算機(jī)，微型計(jì)算機(jī)系統(tǒng)1.3.2微處理器的組成1.3.3微型計(jì)算機(jī)的組成1.3.4微型計(jì)算機(jī)系統(tǒng)的組成1.3.5存儲(chǔ)器1？2？3？1.3.1三個(gè)基本概念微處理器，微型計(jì)算機(jī)，微型計(jì)算機(jī)系統(tǒng)？微處理器：微處理器簡(jiǎn)稱μP或MP(Microprocessor)定義：是指由一片或幾片大規(guī)模集成電路組成的具有運(yùn)算和控制器功能的中央處理器部件。微處理器本身并不等于微型計(jì)算機(jī)，而只是其中央處理器CPU(CentralProcessingUnit)。在微型計(jì)算機(jī)中,直接用CPU表示微處理器。1.3.2微處理器的組成1.3.2微處理器的組成微處理器運(yùn)算器

(ALU):執(zhí)行算術(shù)運(yùn)算和邏輯操作?？刂破鳎焊鶕?jù)指令功能,產(chǎn)生一定時(shí)序的控制信號(hào)。組成包括:

IR,

ID,

PLA內(nèi)部寄存器：用于存放指令、操作數(shù)和中間結(jié)果等。如:累加器A數(shù)據(jù)寄存器DR地址寄存器AR程序計(jì)數(shù)器PC標(biāo)志寄存器F

RA-寄存器陣列/組

1.3.2微處理器的組成算術(shù)邏輯部件（ALU）:執(zhí)行算術(shù)和邏輯操作以及循環(huán)移位等。參加運(yùn)算的兩個(gè)操作數(shù)，一般來自累加器A(Accumulator)和內(nèi)部數(shù)據(jù)總線,可以是數(shù)據(jù)寄存器DR(DataRegister)中的內(nèi)容，也可以是寄存器陣列RA中某個(gè)寄存器的內(nèi)容。

運(yùn)算結(jié)果送回累加器A暫存。1.3.2微處理器的組成控制部件：

(1)指令寄存器IR(InstructionRegister)存放從存儲(chǔ)器取出的將要執(zhí)行的指令。

(2)指令譯碼器ID(InstructionDecoder)對(duì)指令寄存器IR中的指令進(jìn)行譯碼，確定該指令應(yīng)執(zhí)行什么操作。

(3)可編程邏輯陣列PLA(ProgrammableLogicArray)

產(chǎn)生取指令和執(zhí)行指令所需的各種微操作控制信號(hào)。1.3.2微處理器的組成內(nèi)部寄存器累加器A：累加器用得最頻繁。在進(jìn)行算術(shù)邏輯運(yùn)算時(shí)，具有雙重功能：運(yùn)算前，用來保存一個(gè)操作數(shù)；運(yùn)算后，用來保存結(jié)果。數(shù)據(jù)寄存器DR：數(shù)據(jù)寄存器DR用來暫存數(shù)據(jù)或指令。從存儲(chǔ)器讀出時(shí)，若讀出的是指令，經(jīng)DR暫存的指令通過內(nèi)部數(shù)據(jù)總線送到指令寄存器IR;若讀出的是數(shù)據(jù),則通過內(nèi)部數(shù)據(jù)總線送到有關(guān)的寄存器或運(yùn)算器。向存儲(chǔ)器寫入數(shù)據(jù)時(shí),數(shù)據(jù)是經(jīng)數(shù)據(jù)寄存器DR，再經(jīng)數(shù)據(jù)總線DB寫入存儲(chǔ)器的。程序計(jì)數(shù)器PC(ProgramCounter)：程序計(jì)數(shù)器PC中存放著正待取出的指令的地址。通常,程序按順序逐條執(zhí)行。因此,PC具有自動(dòng)加1的功能。

1.3.2微處理器的組成內(nèi)部寄存器地址寄存器AR(AddressRegister)：地址寄存器AR用來存放正要取出的指令的地址或操作數(shù)的地址。在取指令時(shí)，將PC中存放的指令地址送到AR，根據(jù)此地址從存儲(chǔ)器中取出指令。在取操作數(shù)時(shí)，將操作數(shù)地址通過內(nèi)部數(shù)據(jù)總線送到AR，再根據(jù)此地址從存儲(chǔ)器中取出操作數(shù)；在向存儲(chǔ)器存入數(shù)據(jù)時(shí)，也要先將待寫入數(shù)據(jù)的地址送到AR，再根據(jù)此地址向存儲(chǔ)器寫入數(shù)據(jù)標(biāo)志寄存器F(FlagRegister)：標(biāo)志寄存器F用來寄存執(zhí)行指令時(shí)所產(chǎn)生的結(jié)果或狀態(tài)的標(biāo)志信號(hào)。關(guān)于標(biāo)志位的具體設(shè)置與功能將視微處理器的型號(hào)而異。根據(jù)檢測(cè)有關(guān)的標(biāo)志位是0或1,可以按不同條件決定程序的流向。

1.3.3微型計(jì)算機(jī)的組成微型計(jì)算機(jī)：以微處理器為核心，配上存儲(chǔ)器、輸入／輸出接口電路及系統(tǒng)總線所組成的計(jì)算機(jī)(又稱主機(jī)或微電腦)。1.3.3微型計(jì)算機(jī)的組成微處理器:

微型計(jì)算機(jī)執(zhí)行指令的核心部件。存儲(chǔ)器:

存儲(chǔ)信息的部件，存儲(chǔ)當(dāng)前正在使用的程序和數(shù)據(jù)。I/O接口:微計(jì)算機(jī)和外部設(shè)備之間的聯(lián)系是通過I/O接口實(shí)現(xiàn)的。如顯示器的接口、外存儲(chǔ)器的接口等。系統(tǒng)總線:

系統(tǒng)總線是連接微處理器和其他部件的鏈路,分為地址總線、數(shù)據(jù)總線和控制總線，分別用于傳輸?shù)刂?、?shù)據(jù)和控制信息。系統(tǒng)中各部件均掛在總線上。1.3.3微型計(jì)算機(jī)的組成

單總線結(jié)構(gòu)系統(tǒng)存儲(chǔ)器M和I/O接口均使用同一組信息通路，因此，CPU對(duì)M的讀/寫和對(duì)I/O接口的輸入/輸出操作只能分時(shí)進(jìn)行。

雙總線結(jié)構(gòu)

M和I/O接口各具有一組連通CPU的總線，CPU可以分別在兩組總線上同時(shí)與M和I/O交換信息,因而拓寬了總線帶寬,提高了總線的數(shù)據(jù)傳輸效率。根據(jù)總線結(jié)構(gòu)組織方式的不同，可以將總線結(jié)構(gòu)分為：?jiǎn)慰偩€結(jié)構(gòu)、雙總線結(jié)構(gòu)、雙重總線結(jié)構(gòu)。

1.3.3微型計(jì)算機(jī)的組成

雙重總線結(jié)構(gòu)

局部總線與全局總線：CPU通過局部總線訪問局部M和局部I/O時(shí),工作方式與單總線相同。當(dāng)系統(tǒng)中某微處理器需要對(duì)全局M和全局I/O訪問時(shí)，則必須由總線控制邏輯統(tǒng)一安排才能進(jìn)行,這時(shí)該微處理器就是系統(tǒng)的主控設(shè)備。這樣，整個(gè)系統(tǒng)便可在雙重總線上實(shí)現(xiàn)并行操作,從而提高了系統(tǒng)數(shù)據(jù)處理和數(shù)據(jù)傳輸?shù)男省?.3.4微型計(jì)算機(jī)系統(tǒng)的組成微型計(jì)算機(jī)系統(tǒng)：以微型計(jì)算機(jī)為中心,以相應(yīng)的外圍設(shè)備、電源和輔助電路(統(tǒng)稱硬件系統(tǒng))以及指揮微型計(jì)算機(jī)工作的系統(tǒng)軟件所構(gòu)成的系統(tǒng)。

硬件系統(tǒng)軟件系統(tǒng)1.3.4微型計(jì)算機(jī)系統(tǒng)的組成硬件系統(tǒng)微型計(jì)算機(jī):微處理器存儲(chǔ)器I/O接口總線外設(shè):硬盤、打印機(jī)、鼠標(biāo)、鍵盤……電源和輔助電路1.3.4微型計(jì)算機(jī)系統(tǒng)的組成軟件系統(tǒng)系統(tǒng)軟件：一組控制計(jì)算機(jī)系統(tǒng)并管理其資源的程序

功能:

啟動(dòng)計(jì)算機(jī),存儲(chǔ)、加載和執(zhí)行應(yīng)用程序，對(duì)文件進(jìn)行排序、檢索，將程序語(yǔ)言翻譯成機(jī)器語(yǔ)言等

包括：操作系統(tǒng),語(yǔ)言編譯器,數(shù)據(jù)庫(kù)管理系統(tǒng),網(wǎng)絡(luò)與通信系統(tǒng)等應(yīng)用軟件：為解決各種實(shí)際問題而編制的專用程序或軟件小結(jié)：MP,MC,MCS三者之間的關(guān)系1.3.5存儲(chǔ)器定義存儲(chǔ)器：是微機(jī)中的存儲(chǔ)和記憶部件，用來存放用二進(jìn)制代碼形式表示的數(shù)據(jù)和程序。字節(jié)（byte）：通常將8位二進(jìn)制碼作為一個(gè)字節(jié)。字（word）：通常將兩個(gè)字節(jié)也就是16位稱為一個(gè)字。字長(zhǎng):

表示計(jì)算機(jī)數(shù)據(jù)總線上一次能處理的信息的位數(shù),即位長(zhǎng)，并由此而定義是多少位的計(jì)算機(jī),如4位機(jī)、8位機(jī)、16位機(jī)、

32位機(jī)、64位機(jī)等。1.3.5存儲(chǔ)器存儲(chǔ)器的組成：存儲(chǔ)體、地址譯碼器和控制電路組成。存儲(chǔ)體存儲(chǔ)數(shù)據(jù)和程序地址譯碼器接收從地址總線AB送來的地址碼，經(jīng)譯碼器譯碼選中相應(yīng)的某個(gè)存儲(chǔ)單元，以便從中讀出（取出）信息或?qū)懭耄ù嫒耄┬畔⒖刂齐娐方邮諄碜訡PU的信號(hào)，控制存儲(chǔ)器的讀／寫操作過程1.1.5存儲(chǔ)器存儲(chǔ)器的讀/寫操作過程（CAI演示）：1.4微機(jī)工作原理與程序執(zhí)行過程1.4.1微機(jī)工作原理1.4.2程序執(zhí)行過程1.4.1微機(jī)工作原理微機(jī)工作原理：“存儲(chǔ)程序”+“程序控制”在計(jì)算機(jī)內(nèi)采用二進(jìn)制形式表示計(jì)算機(jī)中的指令和數(shù)據(jù)。程序和原始數(shù)據(jù)預(yù)先存入計(jì)算機(jī)主存儲(chǔ)器中保存，執(zhí)行程序時(shí)，控制器可以連續(xù)、自動(dòng)、高速的從存儲(chǔ)器中逐一取出指令并執(zhí)行。微機(jī)工作過程：不斷地取指令、執(zhí)行指令的過程1.4.2程序執(zhí)行過程

指令組成：操作碼＋操作數(shù)操作碼：表示計(jì)算機(jī)執(zhí)行什么具體操作。操作數(shù)：表示參加操作的數(shù)的本身或操作數(shù)所在的地址（也稱之為地址碼）。

注意：在8位機(jī)中,由于1個(gè)存儲(chǔ)單元只能存放1個(gè)字節(jié),而指令根據(jù)其所含內(nèi)容不同而有單字節(jié)、雙字節(jié)、3字節(jié)乃至最多6字節(jié)之分,因此在執(zhí)行1條指令時(shí),就可能要處理1～6個(gè)不等字節(jié)數(shù)目的代碼信息，包括操作碼、操作數(shù)或操作數(shù)的地址。

1.4.2程序執(zhí)行過程(續(xù))取指執(zhí)行

（1）假定程序已由輸入設(shè)備存放到內(nèi)存中。當(dāng)計(jì)算機(jī)從停機(jī)狀態(tài)進(jìn)入運(yùn)行狀態(tài)時(shí),首先把第1條指令所在的地址賦給程序計(jì)數(shù)器PC，然后微機(jī)進(jìn)入取指階段。（2）在取指階段,CPU從內(nèi)存中讀出的內(nèi)容必為指令,于是,數(shù)據(jù)寄存器DR便把它送至指令寄存器IR。（3）指令譯碼器譯碼，控制器就發(fā)出相應(yīng)的控制信號(hào),CPU根據(jù)控制信號(hào)執(zhí)行相應(yīng)操作。（4）取指階段結(jié)束后，微機(jī)就進(jìn)入執(zhí)行指令階段,CPU執(zhí)行指令所規(guī)定的具體操作。（5）當(dāng)一條指令執(zhí)行完畢以后,就轉(zhuǎn)入了下一條指令的取指階段。這樣周而復(fù)始地循環(huán)一直進(jìn)行到程序中遇到暫停指令時(shí)方才結(jié)束。IRID操作數(shù)讀出1.4.2

程序執(zhí)行過程例1：MOVA,3MOVA,310110000（B0H）；操作碼(MOVA,n)

00000011（03H）；操作數(shù)(3)

注意：計(jì)算機(jī)并不認(rèn)識(shí)助記符和十進(jìn)制數(shù)，只認(rèn)識(shí)用二進(jìn)制數(shù)表示的操作碼和操作數(shù)。助記符編寫的程序必須以二進(jìn)制數(shù)的格式存放到存儲(chǔ)器中，即用對(duì)應(yīng)的二進(jìn)制操作碼代替每個(gè)助記符，用相應(yīng)的二進(jìn)制數(shù)代替每個(gè)十進(jìn)制數(shù)。1.4.2程序執(zhí)行過程注意：該條指令共2個(gè)字節(jié)。由于微處理器和存儲(chǔ)器采用8位字或1個(gè)字節(jié)存放與處理信息，因此，當(dāng)把這段程序存入存儲(chǔ)器時(shí),共需要占2個(gè)存儲(chǔ)單元，如圖中從00H至01H這2個(gè)單元。1.4.2程序執(zhí)行過程

操作過程（取指）:①把PC的內(nèi)容00H送到地址寄存器AR。②一旦PC的內(nèi)容可靠地送入AR后，PC自動(dòng)加1，即由00H變?yōu)?1H。③把地址寄存器AR的內(nèi)容00H放在地址總線上，并送至存儲(chǔ)器，經(jīng)地址譯碼器譯碼，選中相應(yīng)的00H單元。④CPU發(fā)出讀命令。AD1.4.2程序執(zhí)行過程

操作過程（取指）:⑤在讀命令控制下，把所選中的00H單元中的內(nèi)容即第1條指令的操作碼B0H讀到數(shù)據(jù)總線DB上。⑥把讀出的內(nèi)容B0H經(jīng)數(shù)據(jù)總線送到數(shù)據(jù)寄存器DR。⑦取指階段的最后一步是指令譯碼。數(shù)據(jù)寄存器DR把指令送到指令寄存器IR,然后再送到指令譯碼器ID，經(jīng)過譯碼，CPU“識(shí)別”出這個(gè)操作碼B0H就是MOVA，n指令，于是，它“通知”控制器發(fā)出執(zhí)行這條指令的各種控制命令。這就完成了第1條指令的取指階段。然后轉(zhuǎn)入執(zhí)行第1條指令的階段。AD1.4.2程序執(zhí)行過程

操作過程（執(zhí)行指令）：對(duì)操作碼B0H譯碼后，CPU“知道”這是一條把下一單元中的操作數(shù)取入累加器A的雙字節(jié)指令：MOVA，n，所以,執(zhí)行第1條指令就必須把指令第2字節(jié)中的操作數(shù)03H取出來。

取操作數(shù)過程：①把PC的內(nèi)容01H送到地址寄存器AR。②當(dāng)PC的內(nèi)容可靠地送到AR后，PC自動(dòng)加1，變?yōu)?2H。③地址寄存器通過地址總線把地址01H送到存儲(chǔ)器的地址譯碼器，經(jīng)過譯碼選中相應(yīng)的01H