數(shù)電實驗手冊Word版

2/29實驗一譯碼器及其應用一、實驗目的1、掌握譯碼器的測試方法。2、了解中規(guī)模集成譯碼器的功能，管腳分布，掌握其邏輯功能。3、掌握用譯碼器構成組合電路的方法。4、學習譯碼器的擴展。二、實驗設備及器件1、數(shù)字邏輯電路實驗板1塊2、74HC1383-8線譯碼器2片3、74HC20雙4輸入與非門1片三、實驗原理 1、中規(guī)模集成譯碼器74HC13874HC138是集成3線－8線譯碼器，在數(shù)字系統(tǒng)中應用比較廣泛。圖3－1是其引腳排列。其中A2、A1、A0為地址輸入端，～為譯碼輸出端，S1為使能端。表3-1為74HC138真值表。表3-174HC138真值表輸入輸出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××1111111174HC13874HC138圖3－174HC138引腳 74HC138工作原理為：當S1=1，S2+S3=0時，電路完成譯碼功能，輸出低電平有效。其中： 2、譯碼器應用 因為74HC138三-八線譯碼器的輸出包括了三變量數(shù)字信號的全部八種組合，每一個輸出端表示一個最小項，因此可以利用八條輸出線組合構成三變量的任意組合電路。四、實驗內(nèi)容1、譯碼器74HC138邏輯功能測試（1）控制端功能測試測試電路如圖3-2所示。按表3-2所示條件輸入開關狀態(tài)。觀察并記錄譯碼器輸出狀態(tài)。LED指示燈亮為0，燈不亮為1。邏輯開關邏輯狀態(tài)顯示3-274HC邏輯開關邏輯狀態(tài)顯示S1A274HC1381╳╳74HC138╳╳╳110101111╳╳╳╳╳╳╳╳╳圖3-274HC138邏輯功能測試電路（2）邏輯功能測試將譯碼器使能端S1及地址端A2、A1、A0分別接至邏輯電平開關輸出口，八個輸出端依次連接在邏輯電平顯示器的八個輸入口上，撥動邏輯電平開關，按表3－3逐項測試74HC138的邏輯功能。表3－374HC138邏輯功能測試輸入輸出S1+A2A1A010000100011001010011101001010110110101110×××××1××× 2、用74HC138實現(xiàn)邏輯函數(shù)Y=AB+BC+CA如果設A2=A，A1=B，A0=C，則函數(shù)Y的邏輯圖如3-3所示。用74HC138和74HC20各一塊在實驗箱上連接圖3-3線路。并將測試結果記錄表3-4中。ABCY000001010011100101110111表3-4函數(shù)功能測試74HC13874HC138圖3-3用74HC138組成函數(shù)Y 3、用兩個3線-8線譯碼器構成4線-16線譯碼器。利用使能端能方便地將兩個3/8譯碼器組合成一個4/16譯碼器，如圖3－4所示。圖3-4用兩片74HC138組合成4/16譯碼器五、實驗注意事項1、注意集成電路輸入控制端和輸出控制端的信號。2、74HC138集成塊搭接中注意輸出信號的處理。六、實驗報告要求1、整理有關實驗數(shù)據(jù)，總結利用MSI器件設計組合邏輯電路的方法。2、寫出用兩片3線-8線譯碼器74HC138組成4線-16線譯碼器的設計過程。實驗二加法器一、實驗目的1、掌握半加器、全加器的工作原理及邏輯功能。2、掌握集成加法器的應用。二、實驗設備及器件1、數(shù)字邏輯電路實驗板1塊2、74HC2831片3、74HC041片4、74HC001片5、74HC861片三、實驗原理1、半加器不考慮低位進位，只本位相加，稱半加。實現(xiàn)半加的電路，為半加器。2、全加器考慮低位進位的加法稱為全加。實現(xiàn)全加的電路，為全加器。3、多位加法器（1）串行多位加法（2）并行多位加法四、實驗內(nèi)容與步驟1、用門電路實現(xiàn)一位全加器。參照圖5-1搭接電路，并測試其功能記錄結果在表5-1中。表5-1全加器真值表Ci-1AiBiSiCi+1000001010011100101110111 圖5-1小規(guī)模集成電路設計的全加器2、用數(shù)據(jù)選擇器實現(xiàn)全加器。參照圖5-2搭接電路，并觀察電路的功能。圖5-2用74HC138設計的全加器3用集成加法器74HC283實現(xiàn)代碼轉換電路。要求：設計一個四位全加器電路，能夠完成8421碼到余三碼74HC283的引腳圖如圖5-4所示，按圖5-5搭接電路，并將觀察輸出記錄結果于表5-2。圖5-474HC283的引腳排列圖5-58421碼轉換成余三碼電路表5-2輸入輸出DCBAY3Y2Y1Y00000000100100011010001010110011110001001 五、實驗注意事項注意74HC153控制端的信號。六、實驗報告要求1、寫出用門電路實現(xiàn)全加器的設計過程，并記錄實驗結果。2、寫出用數(shù)據(jù)選擇器實現(xiàn)全加器的設計過程，并記錄實驗結果。3、寫出用譯碼器實現(xiàn)全加器的設計過程，并記錄實驗過程。4、寫出用用集成加法器74HC283實現(xiàn)代碼轉換電路的設計過程，并記錄實驗結果。實驗三計數(shù)器邏輯功能測試及應用一、實驗目的1、熟悉中規(guī)模集成電路計數(shù)器74HC90的邏輯功能，使用方法及應用。2、掌握構成任意進制計數(shù)器的方法。二、實驗設備及器件1、數(shù)字邏輯電路實驗板2、74HC161同步加法二進制計數(shù)器1片。3、74HC00二輸入四與非門1片。三、實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件，它不僅可用來計脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功能。計數(shù)器種類很多。按構成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，有同步計數(shù)器和異步計數(shù)器。根據(jù)計數(shù)制的不同，分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。根據(jù)計數(shù)的增減趨勢，又分為加法、減法和可逆計數(shù)器。還有可預置數(shù)和可編程序功能計數(shù)器等等。目前，無論是TTL還是件。1、集成計數(shù)器74HC161集成計數(shù)器74HC90是四位二進制計數(shù)器，其管腳排列如圖7-1，功能表如表7-1。圖7-174HC161管腳排列2．利用集成計數(shù)器芯片可方便地構成任意（N）進制計數(shù)器方法：1）反饋歸零法：是利用計數(shù)器清零端的清零作用，截取計數(shù)過程中的某一個中間狀態(tài)控制清零端，使計數(shù)器由此狀態(tài)返回到零重新開始計數(shù)。把模數(shù)大的計數(shù)器改成模數(shù)小的計數(shù)器。其關鍵是清零信號的選擇與芯片的清零方式有關，異步清零方式以N作為清零信號或反饋識別碼，其有效循環(huán)狀態(tài)為0～N-1；同步清零方式以N-1作為反饋識別碼，其有效循環(huán)狀態(tài)為0～N-1。還要注意清零端的有效電平，以確定用與門還是與非門來引導。2）反饋置數(shù)法：是利用具有置數(shù)功能的計數(shù)器，截取從Nb到Na之間的N個有效狀態(tài)構成N進制計數(shù)器。其方法是當計數(shù)器的狀態(tài)循環(huán)到Na時，由Na構成的反饋信號提供置數(shù)指令，由于事先將并行置數(shù)數(shù)據(jù)輸入端置成了Nb的狀態(tài)，所以置數(shù)指令到來時，計數(shù)器輸出端被置成Nb，再來計數(shù)脈沖，計數(shù)器在Nb基礎上繼續(xù)計數(shù)直至Na，又進行新一輪置數(shù)、計數(shù)，其關鍵是反饋識別碼的確定與芯片的置數(shù)方式有關。異步置數(shù)方式以Na=Nb+N作為反饋識別碼，其有效循環(huán)狀態(tài)為Nb～Na；同步置數(shù)方式以Na=Nb+N-1作為反饋識別碼，其有效循環(huán)狀態(tài)為Nb～Na。還要注意置數(shù)端的有效電平，以確定用與門還是與非門來引導。四、實驗內(nèi)容1、測試74HC161的邏輯功能，用數(shù)碼顯示管顯示。并記錄結果于表7-2(完)表7-2計數(shù)脈沖CP計數(shù)邏輯狀態(tài)十進制數(shù)Q3Q2Q1Q0012345678910112、74HC161芯片構成十六進制計數(shù)器3、用反饋歸零法將74HC161構成一個十進制計數(shù)器。4、利用74HC161構成一個二十四進制的計數(shù)器，并用數(shù)碼顯示管顯示。五、實驗注意事項1、集成塊功能端有效的狀態(tài)。2、實現(xiàn)其他進制計數(shù)器的時候注意中斷狀態(tài)和反饋線的處理。六、實驗報告要求按要求完成上述內(nèi)容，并總結計數(shù)器設計的方法及多級計數(shù)器級連有哪些規(guī)律？實驗四寄存器功能測試及應用一、實驗目的1、熟悉寄存器的電路結構和工作原理。2、掌握集成移位寄存器74HC194的邏輯功能和使用方法。二、實驗設備及器件1、數(shù)字邏輯電路實驗板2、74HC74雙D觸發(fā)器2片3、74HC04六反相器1片。4、74HC164四位雙向通用移位寄存器1片。三、實驗原理移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號便可實現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實驗選用的4位雙向通用移位寄存器，型號為CC40194或74HC194，兩者功能相同，可互換使用，其邏輯符號及引腳排列如圖8－1所示。功能表如表8-1所示。74HC19474HC194圖8－174HC194引腳排列其中D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無條件清零端；CP為時鐘脈沖輸入端。表8-1功能輸入輸出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除×0××××××××0000送數(shù)↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××保持↓1××××××××四、實驗內(nèi)容與步驟1、利用兩塊74HC74（四個D觸發(fā)器）構成一個單向的移位寄存器。參照圖8-2搭接電路，觀察并記錄結果于表8-2。DQDQQQ0F0DQQF1DQQQ2F2DQQF31Q1Q3串出串入消除CPRdDn圖8-2右移移位寄存器表8-2CP輸入數(shù)據(jù)D右移移位寄存器輸出Q3Q2Q1Q0000000112031412、驗證74HC194的功能，觀察左移、右移功能。按圖8－3接線，、S1、S0、SL、SR、D0、74HC194D1、D2、D3分別接至邏輯開關的輸出插口；Q0、74HC194Q1、Q2、Q3接至邏輯電平顯示輸入插口。CP端接單次脈沖源。按表8－1所規(guī)定的輸入狀態(tài)，逐項進行測試。圖8－374LS194邏輯功能測試3、用74HC194組成七位串行輸入轉換為并行輸出電路。(完)按圖8－4接線，進行右移串入、并出實驗，串入數(shù)碼自定；改接線路用左移方式實現(xiàn)并行輸出。圖8－4串并轉換電路轉換前，端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時S1S0＝11，寄存器執(zhí)行并行輸入工作方式。當?shù)谝粋€CP脈沖到來后，寄存器的輸出狀態(tài)Q0～Q7為01111111，與此同時S1S0變?yōu)?1，轉換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變化可列在表8-3中。表8－3CPQ0Q1Q2Q3Q4Q5Q6Q7說明000000000清零101111111送數(shù)2dO0111111右移操作七次3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)由表8－3可見，右移操作七次之后，Q7變?yōu)?，S1S0又變?yōu)?1，說明串行輸入結束。這時，串行輸入的數(shù)碼已經(jīng)轉換成了并行輸出了。當再來一個CP脈沖時，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉換作好了準備。五、實驗注意事項1、注意集成塊功能端有效的狀態(tài)。2、使用移位寄存器的時候注意左移和右移的方向。六、實驗報告要求按要求完成上述內(nèi)容，并總結時序電路特點。實驗五數(shù)字時鐘的設計一、實驗目的1、掌握各芯片的邏輯功能及使用方法。2、掌握數(shù)字鐘的設計方法和和計數(shù)器相互級聯(lián)的方法。3、掌握數(shù)字系統(tǒng)的設計和數(shù)字系統(tǒng)功能的測試方法。4、掌握數(shù)字系統(tǒng)的制作和布線方法。二、設計任務1、數(shù)字鐘具有顯示分、秒的功能；2、有校時功能，可以對分進行校時，使其校正到標準時間；3、計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時，報時聲音四低一高；并且要求走時準確。三、參考器件74HC90,74HC47,74HC51,74HC30,74HC08,74HC04四、實驗原理1、設計總體框圖如圖13.1圖13.12、各部分單元的設計提示與分析：1）時鐘源它是數(shù)字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。2Hz的脈沖信號由CPLD輸出的信號經(jīng)分頻得到。2）時間計數(shù)單元時間計數(shù)單元有分計數(shù)和秒計數(shù)等幾個部分。分計數(shù)和秒計數(shù)單元為60進制計數(shù)器，其輸出為8421BCD碼。本實驗可以采取74HC90，用兩塊芯片進行級聯(lián)來產(chǎn)生60進制計數(shù)器。秒個位計數(shù)單元為10進制計數(shù)器，無需進制轉換，只需將Ｑ0與ＣＰ1（下降沿有效）相連即可。ＣＰ1（下降沒效）與１ＨZ秒輸入信號相連，Ｑ3可作為向上的進位信號與秒十位計數(shù)單元的ＣＰ1相連。秒十位計數(shù)單元為６進制計數(shù)器，需要進制轉換。其中Ｑ2可作為向上的進位信號與分個位的計數(shù)單元的ＣＰ0相連。分個位和分十位計數(shù)單元電路結構分別與秒個位和秒十位計數(shù)單元完全相同，也是分個位計數(shù)單元的Ｑ3作為向上的進位信號應與分十位計數(shù)單元的ＣＰ0相連，如果有時計數(shù)單元的話，分十位計數(shù)單元的Ｑ2作為向上的進位信號應與時個位計數(shù)單元的ＣＰ0相連。3）譯碼驅動及顯示單元計數(shù)器實現(xiàn)了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，可以選用74HC47作為顯示譯碼電路，可以選用八段共陽LED數(shù)碼管作為顯示單元電路。4）校時電路當重新接通電源或走時出現(xiàn)誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數(shù)通路，然后再進行人工出觸發(fā)計數(shù)或將頻率較高的方波信號加到需要校正的計數(shù)單元的輸入端，校正好后，再轉入正常計時狀態(tài)即可。5）整點報時電路一般時鐘都應具備整點報時電路功能，即在時間出現(xiàn)整點前數(shù)秒內(nèi)，數(shù)字鐘會自動報時，以示提醒。其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波，較復雜的也可以是實時語音提示。根據(jù)要求，電路應在整點前10秒鐘內(nèi)開始整點報時，即當時間在59分51秒到59分59秒期間時，報時電路輸出控制信號。五、實驗要求按照設計任務設計電路，然后在仿真軟件上進行虛擬實驗，正確后在實驗板上搭建實驗電路，觀察顯示是否正確，如果不正確排除故障直至正確為止。最后一步是撰寫實驗報告，整理文檔，對實驗進行總結。附錄電路板介紹1，主實驗板功能部件分布圖：2，CPLD信號源板的功能部件分布圖：JTAGCPLDJTAGCPLD管腳輸出板子的對準點板子的對準點USBUSB 電源3，信號源板的輸出信號介紹： 8腳與晶振的輸出相連，7腳輸出6KHz，6腳輸出0.5Hz，17腳輸出1Hz16腳輸出2Hz15腳輸出4Hz數(shù)字電路實驗基礎知識一.實驗的基本過程實驗的基本過程，應包括確定實驗內(nèi)容，選定最佳的實驗方法和實驗線路，擬出較好的實驗步驟，合理選擇儀器設備和元器件，進行連接安裝和調試，最后寫出完整的實驗報告。在進行數(shù)字電路實驗時，充分掌握和正確利用集成元件及其構成的數(shù)字電路獨有的特點和規(guī)律，可以收到事半功倍的效果，對于完成每一個實驗，應做好實驗預習，實驗記錄和實驗報告等環(huán)節(jié)。實驗預習認真預習是做好實驗的關鍵，預習好壞，不僅關系到實驗能否順利進行，而且直接影響實驗效果，預習應按本教材的實驗預習要求進行，在每次實驗前首先要認真復習有關實驗的基本原理，掌握有關器件使用方法，對如何著手實驗做到心中有數(shù)，通過預習還應做好實驗前的準備，寫出一份預習報告，其內(nèi)容包括：1．繪出設計好的實驗電路圖，該圖應該是邏輯圖和連線圖的混合，既便于連接線，又反映電路原理，并在圖上標出器件型號、使用的引腳號及元件數(shù)值，必要時還須用文字說明。2．擬定實驗方法和步驟。3．擬好記錄實驗數(shù)據(jù)的表格和波形座標。4．列出元器件單。實驗記錄實驗記錄是實驗過程中獲得的第一手資料，測試過程中所測試的數(shù)據(jù)和波形必須和理論基本一致，所以記錄必須清楚、合理、正確，若不正確，則要現(xiàn)場及時重復測試，找出原因。實驗記錄應包括如下內(nèi)容：1.實驗任務、名稱及內(nèi)容。2.實驗數(shù)據(jù)和波形以及實驗中出現(xiàn)的現(xiàn)象，從記錄中應能初步判斷實驗的正確性。3.記錄波形時，應注意輸入、輸出波形的時間相位關系，在座標中上下對齊。4.實驗中實際使用的儀器型號和編號以及元器件使用情況。5.實驗報告實驗報告是培養(yǎng)學生科學實驗的總結能力和分析思維能力的有效手段，也是一項重要的基本功訓練，它能很好地鞏固實驗成果，加深對基本理論的認識和理解，從而進一步擴大知識面。實驗報告是一份技術總結，要求文字簡潔，內(nèi)容清楚，圖表工整。報告內(nèi)容應包括實驗目的、實驗內(nèi)容和結果、實驗使用儀器和元器件以及分析討論等，其中實驗內(nèi)容和結果是報告的主要部分，它應包括實際完成的全部實驗，并且要按實驗任務逐個書寫，每個實驗任務應有如下內(nèi)容：1)實驗課題的方框圖、邏輯圖（或測試電路）、狀態(tài)圖，真值表以及文字說明等，對于設計性課題，還應有整個設計過程和關鍵的設計技巧說明。2)實驗記錄和經(jīng)過整理的數(shù)據(jù)、表格、曲線和波形圖，其中表格、曲線和波形圖應利用三角板、曲線板等工具描繪，力求畫得準確，不得隨手示意畫出。3)實驗結果分析、討論及結論，對討論的范圍，沒有嚴格要求，一般應對重要的實驗現(xiàn)象，結論加以討論，以使進一步加深理解，此外，對實驗中的異?，F(xiàn)象，可作一些簡要說明，實驗中有何收獲，可談一些心得體會。二.實驗中操作規(guī)范和常見故障檢查方法實驗中操作的正確與否對實驗結果影響甚大。因些，實驗者需要注意按以下規(guī)程進行。1.搭接實驗電路前，應對儀器設備進行必要的檢查校準，對所用集成電路進行功能測試。2.搭接電路時，應遵循正確的布線原則和操作步驟（即要按照先接線后通電，做完后，先斷電再拆線的步驟）。3.掌握科學的調試方法，有效地分析并檢查故障，以確保電路工作穩(wěn)定可靠。4.仔細觀察實驗現(xiàn)象，完整準確地記錄實驗數(shù)據(jù)并與理論值進行比較分析。5.實驗完畢，經(jīng)指導教師同意后，可關斷電源拆除連線，整理好放在實驗箱內(nèi)，并將實驗臺清理干凈、擺放整潔。(一)布線原則：應便于檢查，排除故障和更換器件。在數(shù)字電路實驗中，有錯誤布線引起的故障，常占很大比例。布線錯誤不僅會引起電路故障，嚴重時甚至會損壞器件，因此，注意布線的合理性和科學性是十分必要的，正確的布線原則大致有以下幾點：1.接插集成電路時，先校準兩排引腳，使之與實驗底板上的插孔對應，輕輕用力將電路插上，然后在確定引腳與插孔完全吻合后，再稍用力將其插緊，以免集成電路的引腳彎曲，折斷或者接觸不良。2.不允許將集成電路方向插反，一般IC的方向是缺口（或標記）朝左，引腳序號從左下方的第一個引腳開始，按逆時鐘方向依次遞增至左上方的第一個引腳。3.導線應粗細適當，一般選取直徑為0.6～0.8mm的單股導線，最好采用各種色線以區(qū)別不同用途，如電源線用紅色，地區(qū)用黑色筆。4.布線應有秩序地進行，隨意亂接容易造成漏接錯接，較好的方法是接好固定電平點，如電源線、地線、門電路閑置輸入端、觸發(fā)器異步置位復位端等，其次，在按信號源的順序從輸入到輸出依次布線。5.連線應避免過長，避免從集成元件上方跨接，避免過多的重疊交錯，以利于布線、更換元器件以及故障檢查和排除。6.當實驗電路的規(guī)模較大時，應注意集成元器件的合理布局，以便得到最佳布線，布線時，順便對單個集成元件進行功能測試。這是一種良好的習慣，實際上這樣做不會增加布線工作量。7.應當指出，布線和調試工作是不能截然分開的，往往需要交替進行，對大型實驗元器件很多的，可將總電路按其功能劃分為若干相對獨立的部分，逐個布線、調試（分調），然后將各部分連接起來（聯(lián)調）。(二)故障檢查實驗中，如果電路不能完成預定的邏輯功能時，就稱電路有故障，產(chǎn)生故障的原因大致可以歸納以下四個方面：1.操作不當（如布線錯誤等）2.設計不當（如電路出現(xiàn)險象等）3.元器件使用不當或功能不正常4.儀器（主要指數(shù)字電路實驗箱）和集成元件本身出現(xiàn)故障。因此，上述四點應作為檢查故障的主要線索，以下介紹幾種常見的故障檢查方法：1)查線法：由于在實驗中大部分故障都是由于布線錯誤引起的，因此，在故障發(fā)生時，復查電路連線為排除故障的有效方法。應著重注意：有無漏線、錯線，導線與插孔接觸是否可靠，集成電路是否插牢、集成電路是否插反等。2)觀察法：用萬用表直接測量各集成塊的Vcc端是否加上電源電壓；輸入信號，時鐘脈沖等是否加到實驗電路上，觀察輸出端有無反應。重復測試觀察故障現(xiàn)象，然后對某一故障狀態(tài)，用萬用表測試各輸入/輸出端的直流電平，從而判斷出是否是插座板、集成塊引腳連接線等原因造成的故障。3)信號注入法在電路的每一級輸入端加上特定信號，觀察該級輸出響應，從而確定該級是否有故障，必要時可以切斷周圍連線，避免相互影響。4)信號尋跡法在電路的輸入端加上特定信號，按照信號流向逐線檢查是否有響應和是否正確，必要時可多次輸入不同信號。5)替換法對于多輸入端器件，如有多余端則可調換另一輸入端試用。必要時可更換器件，以檢查器件功能不正常所引起的故障。6)動態(tài)逐線跟蹤檢查法對于時序電路，可輸入時鐘信號按信號流向依次檢查各級波形，直到找出故障點為止。7)斷開反饋線檢查法對于含有反饋線的閉合電路，應該設法斷開反饋線進行檢查，或進行狀態(tài)預置后再進行檢查。以上檢查故障的方法，是指在儀器工作正常的前提下進行的，如果實驗時電路功能測不出來，則應首先檢查供電情況，若電源電壓已加上，便可把有關輸出端直接接到0—1顯示器上檢查，若邏輯開關無輸出，或單次CP無輸出，則是開關接觸不好或是內(nèi)部電路壞了，一般就是集成器件壞了。需要強調指出，實驗經(jīng)驗對于故障檢查是大有幫助的，但只要充分預習，掌握基本理論和實驗原理，就不難用邏輯思維的方法較好地判斷和排除故障。三、數(shù)字集成電路概述、特點及使用須知(一)概述：當今，數(shù)字電子電路幾乎已完全集成化了。因此，充分掌握和正確使用數(shù)字集成電路，用以構成數(shù)字邏輯系統(tǒng)，就成為數(shù)字電子技術的核心內(nèi)容之一。集成電路按集成度可分為小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模等。小規(guī)模集成電路（SSI）是在一塊硅片上制成約1～10個門，通常為邏輯單元電路，如邏輯門、觸發(fā)器等。中規(guī)模集成電路（MSI）的集成度約為10～100門/片，通常是邏輯功能電路，如譯碼器、數(shù)據(jù)選擇器、計數(shù)器、寄存器等。大規(guī)模集成電路（LSI）的集成度約為100門/片以上，超大規(guī)模（VLSI）約為1000門/片以上，通常是一個小的數(shù)字邏輯系統(tǒng)。現(xiàn)已制成規(guī)模更大的極大規(guī)模集成電路。數(shù)字集成電路還可分為雙極型電路和單極型電路兩種。雙極型電路中有代表性的是TTL電路；單極型電路中有代表性的是CMOS電路。國產(chǎn)TTL集成電路的標準系列為CT54/74系列或CT0000系列，其功能和外引線排列與國際54/74系列相同。國產(chǎn)CMOS集成電路主要為CC（CH）4000系列，其功能和外引線排列與國際CD4000系列相對應。高速CMOS系列中，74HC和74HCT系列與TTL74系列相對應，74HC4000系列與CC4000系列相對應。部分數(shù)字集成電路的邏輯表達式、外引線排列圖列于附錄中。邏輯表達式或功能表描述了集成電路的功能以及輸出與輸入之間的邏輯關系。為了正確使用集成電路，應該對它們進行認真研究，深入理解，充分掌握。還應對使能端的功能和連接方法給以充分的注意。必須正確了解集成電路參數(shù)的意義和數(shù)值，并按規(guī)定使用。特別是必須嚴格遵守極限參數(shù)的限定，因為即使瞬間超出，也會使器件遭受損壞。下面具體說明集成電路的特點和使用須知。(二)TTL器件的特點：1．輸入端一般有鉗位二極管，減少了反射干擾的影響；2．輸出電阻低，增強了帶容性負載的能力；3．有較大的噪聲容限；4．采用+5V的電源供電。為了正常發(fā)揮器件的功能，應使器件在推薦的條件下工作，對CT0000系列（74LS系列）器件，主要有：（1）電源電壓應4.75～5.25V的范圍內(nèi)。（2）環(huán)境溫度在00C～（3）高電平輸入電壓VIH>2V，低電平輸入電壓VSL<0.8V。（4）輸出電流應小于最大推薦值（查手冊）。（5）工作頻率不能高，一般的門和觸發(fā)器的最高工作頻率約30MHZ左右。TTL器件使用須知：1．電源電壓應嚴格保持在5V±10%的范圍內(nèi)，過高易損壞器件，過低則不能正常工作，實驗中一般采用穩(wěn)定性好、內(nèi)阻小的直流穩(wěn)壓電源。使用時，應特別注意電源與地線不能錯接，否則會因過大電流而造成器件損壞。2．多余輸入端最好不要懸空，雖然懸空相當于高電平，并不能影響與門（與非門）的邏輯功能，但懸空時易受干擾，為此，與門、與非門多余輸入端可直接接到Vcc上，或通過一個公用電阻（幾千歐）連到Vcc上。若前級驅動能力強，則可將多余輸入端與使用端并接，不用的或門、或非門輸入端直接接地，與或非門不用的與門輸入端至少有一個要直接接地，帶有擴展端的門電路，其擴展端不允許直接接電源。3．輸出端不允許直接接電源或接地（但可以通過電阻與電源相連）；不允許直接并聯(lián)使用（集電極開路門和三態(tài)門除外）。4．應考慮電路的負載能力（即扇出系數(shù)）。要留有余地，以免影響電路的正常工作，扇出系數(shù)可通過查閱器件手冊或計算獲得。5．在高頻工作時，應通過縮短引線、屏蔽干擾源等措施，抑制電流的尖峰干擾。（三）CMOS數(shù)字集成電路的特點1．靜態(tài)功耗低：電源電壓VDD=5V的中規(guī)模電路的靜態(tài)功耗小于100μW，從而有利于提高集成度和封裝密度，降低成本，減小電源功耗。2．電源電壓范圍寬：4000系列CMOS電路的電源電壓范圍為3～18V，從而使選擇電源的余地大，電源設計要求低。3．輸入阻抗高：正常工作的CMOS集成電路，其輸入端保護二極管處于反偏狀態(tài)，直流輸入阻抗可大于100MΩ，在工作頻率較高時，應考慮輸入電容的影響。4．扇出能力強：在低頻工作時，一個輸出端可驅動50個以上的CMOS器件的輸入端，這主要因為CMOS器件的輸入電阻高的緣故。5．抗干擾能力強：CMOS集成電路的電壓噪聲容限可達電源電壓的45%，而且高電平和低電平的噪聲容限值基本相等。6．邏輯擺幅大：空載時，輸出高電平VOH＞VDD-0.05V,輸出低電平VOL＜VSS+0.05V。CMOS集成電路還有較好的溫度穩(wěn)定性和較強的抗輻射能力。不足之處是，一般CMOS器件的工作速度比TTL集成電路低，功耗隨工作頻率的升高而顯著增大。CMOS器件的輸入端和VSS之間接有保護二極管，除了電平變換器等一些接口電路外，輸入端和正電源VDD之間也接有保護二極管，因此，在正常運轉和焊接CMOS器件時，一般不會因感應電荷而損壞器件。但是，在使用CMOS數(shù)字集成電路時，輸入信號的低電平不能低于（VSS-0.5V），除某些接口電路外，輸入信號的高電平不得高于（VDD+0.5V），否則可能引起保護二極管導通，甚至損壞進而可能使輸入級損壞。CMOS器件使用須知：1．電源連接和選擇：VDD端接電源正極，VSS端接電源負極（地）。絕對不許接錯，否則器件因電流過大而損壞。對于電源電壓范圍為3V～18V系列器件。如CC4000系列，實驗中VDD通常接+5V電源，VDD電壓選在電源變化范圍的中間值，例如電源電壓在8～12V之間變化，則選擇VDD=10V較恰當。CMOS器件在不同的VDD值下工作時，其輸出阻抗、工作速度和功耗等參數(shù)都有所變化，設計中須考慮。2．輸入端處理：多余輸入端不能懸空。應按