計算機組成原理常考知識剖析及復習建議

計算機碩士聯(lián)考—計算機組成原理

本課程討論單機系統(tǒng)范圍內(nèi)計算機各部件和系統(tǒng)的組成以及內(nèi)部工作機制，使學生既能從全局或宏觀的角度掌握計算機硬件系統(tǒng)的整體結(jié)構(gòu)和工作原理，又能從局部或微觀的角度理解計算機各個部件的工作過程和交互方式。

作為碩士研究生入學考試這樣一類選拔性考試，其目的在于科學、公正、有效地測試考生掌握大學本科階段專業(yè)基礎(chǔ)知識、基礎(chǔ)理論、基本方法的水平和分析問題、解決問題的能力。要想取得好的成績靠死記硬背是不行的，要將精力放在基本概念、基本原理與基本方法的融會貫通上，并力求熟練運用所學知識分析、判斷和解決有關(guān)理論問題與實際問題。一?？贾R點剖析第一章計算機系統(tǒng)概述考綱要求（一）計算機發(fā)展歷程（二）計算機系統(tǒng)層次結(jié)構(gòu)（三）計算機性能指標年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20090題0題0分

20101題×2分0題2分計算機性能指標的有關(guān)概念20111題×2分0題2分計算機性能指標的相關(guān)術(shù)語2012 1題×2分0題2分計算機性能指標的計算2013 1題×2分0題2分計算機性能指標的計算2014 1題×2分0題2分計算機性能指標的計算2015 1題×2分0題2分計算機系統(tǒng)層次結(jié)構(gòu)本章出題情況本章常考點：計算機性能指標的有關(guān)概念和相關(guān)術(shù)語，主要是以單項選擇題的形式出現(xiàn)。第二章數(shù)據(jù)的表示與運算考綱要求（一）數(shù)制與編碼（二）定點數(shù)的表示和運算（三）浮點數(shù)的表示和運算（四）算術(shù)邏輯單元ALU年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20092題×2分0題4分定點數(shù)和浮點數(shù)的運算20102題×2分0題4分定點數(shù)的運算，定點數(shù)和浮點數(shù)的表示20111題×2分1題×11分13分無符號整數(shù)和帶符號整數(shù)的運算，IEEE標準浮點數(shù)的表示20122題×2分0題4分無符號整數(shù)運算，IEEE標準浮點數(shù)的表示范圍20133題×2分0題6分IEEE標準浮點數(shù)的表示，定點數(shù)運算，海明碼20142題×2分0題4分定點整數(shù)運算，IEEE標準浮點數(shù)的表示范圍20152題×2分0題4分定點數(shù)和浮點數(shù)的運算本章出題情況本章?？键c：定點數(shù)和浮點數(shù)的表示和運算，圍繞著定點數(shù)和浮點數(shù)的表示和運算的題目很多，可能涉及到具體的運算，也可能僅涉及基本概念，但大多為通過具體運算考察對基本概能的理解和掌握的試題，其中IEEE754標準是浮點數(shù)中的一個常考點，并且將可以會是今后的?？键c。第三章存儲器層次結(jié)構(gòu)考綱要求（一）存儲器的分類（二）存儲器的層次化結(jié)構(gòu)（三）半導體隨機存取存儲器（四）主存儲器與CPU的連接（五）雙口RAM和多模塊存儲器（六）高速緩沖存儲器（Cache）（七）虛擬存儲器年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20092題×2分0題4分由芯片構(gòu)成存儲器，Cache的命中率20102題×2分1題×12分16分RAM和ROM的基本概念，存儲系統(tǒng)的命中問題，Cache和主存之間的地址映射20112題×2分1題×12分16分隨機存取方式，主存空間大小，虛擬存儲器20123題×2分1題×11分17分存儲器分類，存儲器層次結(jié)構(gòu)，數(shù)據(jù)存放方案，Cache替換算法20131題×2分1題×9分11分虛實地址轉(zhuǎn)換，多體交叉存儲方式20142題×2分1題×11分15分DRAM存儲器，Cache工作原理，三級存儲系統(tǒng)管理20154題×2分0題8分Cache和主存之間的地址映射，頁式虛擬存儲器，DRAM刷新，多體交叉存儲方式本章出題情況本章?？键c：本章的試題既可以以單項選擇題形式出現(xiàn)，也可以以綜合應(yīng)用題形式出現(xiàn)。本章是出題頻率最高的一章，考點較多，尤其是存儲系統(tǒng)方面的試題已多次出現(xiàn)在分值很高的綜合應(yīng)用題中，以考察學生靈活運用基本概念和基本理論解決實際問題的能力。第四章指令系統(tǒng)考綱要求（一）指令格式（二）指令的尋址方式（三）CISC和RISC的基本概念年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20092題×2分0題4分指令相對尋址，CISC和RISC的基本概念20100題1題×11分11分指令的尋址方式20112題×2分0題4分常見數(shù)據(jù)尋址方式，條件轉(zhuǎn)移指令20120題0題0分

20131題×2分1題×14分16分常見數(shù)據(jù)尋址方式，條件轉(zhuǎn)移指令20141題×2分1題×12分14分指令格式，條件轉(zhuǎn)移指令20150題1題×10分10分指令格式，指令的尋址方式本章出題情況本章?？键c：指令和數(shù)據(jù)的尋址方式是本章經(jīng)?？疾斓膬?nèi)容，可以以單項選擇題的形式出現(xiàn)，也可以綜合應(yīng)用題的形式出現(xiàn)。綜合應(yīng)用題一般為通過具體實例考察對基本概念的理解和掌握的試題，以考察學生解決實際問題的能力。第五章中央處理器考綱要求（一）CPU的功能和基本結(jié)構(gòu)（二）指令執(zhí)行過程（三）數(shù)據(jù)通路的功能和基本結(jié)構(gòu)（四）控制器的功能和工作原理（五）指令流水線年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20093題×2分1題×13分19分控制器的功能和工作原理，指令執(zhí)行過程，指令流水線，數(shù)據(jù)通路的功能和基本結(jié)構(gòu)20102題×2分0題4分CPU的功能與基本結(jié)構(gòu)，指令流水線20112題×2分0題4分指令執(zhí)行過程，指令流水線20121題×2分1題×12分14分微程序控制器，指令流水線20131題×2分0題2分指令流水線20141題×2分0題2分微程序控制器20150題1題×13分13分控制器的功能和工作原理，數(shù)據(jù)通路的功能和基本結(jié)構(gòu)本章出題情況本章?？键c：本章概念較多，指令執(zhí)行過程、計算機流水線是本章的?？键c，控制器、CPU以及數(shù)據(jù)通路的功能和基本結(jié)構(gòu)等知識點也比較常見。試題可能以單項選擇題的形式出現(xiàn)，也可能以綜合應(yīng)用題形式出現(xiàn)。靈活運用基本原理和基本方法，對實際問題進行分析是考查的熱點也是難點。第六章總線考綱要求（一）總線概述（二）總線仲裁（三）總線操作和定時（四）總線標準年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20091題×2分0題2分總線帶寬20101題×2分0題2分內(nèi)部總線標準20111題×2分0題2分系統(tǒng)總線的基本概念20122題×2分0題4分總線性能指標，總線標準20131題×2分0題2分總線標準20142題×2分0題4分總線性能指標20151題×2分0題2分總線操作和定時本章出題情況本章?？键c：總線的基本概念和總線的性能指標是本章的主要考點，考題多以單項選擇題的形式出現(xiàn)。本章的知識點也可能作為綜合應(yīng)用題的背景知識，出現(xiàn)在其他章節(jié)中。第七章輸入輸出系統(tǒng)考綱要求（一）I/O系統(tǒng)基本概念（二）外部設(shè)備（三）I/O接口（I/O控制器）（四）I/O方式本章出題情況年份單項選擇題/分值綜合應(yīng)用題/分值小計/分值考核知識點20091題×2分1題×8分10分中斷請求，中斷與DMA方式時CPU用于外設(shè)I/O時間占整個CPU時間的百分比20102題×2分0題4分帶寬和顯示器，單級中斷的中斷全過程20112題×2分0題4分中斷屏蔽字，程序查詢方式時CPU用于外設(shè)I/O時間占整個CPU時間的百分比20122題×2分0題4分I/O接口，中斷隱指令20133題×2分0題6分RAID，磁盤，中斷和DMA方式比較20142題×2分0題4分I/O接口，中斷時CPU用于外設(shè)I/O時間占整個CPU時間的百分比20152題×2分0題4分磁盤，中斷接口本章?？键c：有關(guān)中斷的基本概念、基本原理和基本方法，I/O方式中程序查詢方式、程序中斷方式和DMA方式的比較，以及這些I/O方式時CPU用于外設(shè)I/O時間占整個CPU時間的百分比等?？梢阅苓x擇題的形式出現(xiàn)，也可能以應(yīng)用題形式出現(xiàn)。二復習建議第一章應(yīng)試技巧與方法：

直接根據(jù)本章所涉及知識點命題的題目一般不會超過一道題，且并無太多難點，但因為本章涉及的知識是整門課程最基礎(chǔ)的知識，往往會作為其他試題的背景知識出現(xiàn)，如計算機的性能指標計算除在單項選擇題出現(xiàn)外，越來越多地出現(xiàn)在綜合應(yīng)用題中，而且是綜合應(yīng)用題計算的基礎(chǔ)，如果不掌握這些概念，可能使綜合應(yīng)用題無法下手或計算錯誤，所以不應(yīng)該忽略這部分內(nèi)容的復習。計算機性能指標

指令平均時鐘數(shù)等于程序所含時鐘周期數(shù)除以程序所含指令條數(shù)，即：CPI=

其中：IC表示程序所含總指令條數(shù)，Ii為第i種指令在程序中出現(xiàn)的次數(shù)。MIPS表示每秒執(zhí)行多少百萬條指令。MIPS定義為MIPS==MFLOPS表示每秒執(zhí)行多少百萬次浮點運算。MFLOPS定義為MFLOPS=GFLOPS、TFLOPS、PFLOPS單位通常意義K（Kilo）M（Mega）G（Giga）T（Tera）P（Peta）10310610910121015【例1.1】某計算機的時鐘頻率為400MHz，測試該計算機的程序使用4種類型的指令。每種指令的數(shù)量及所需指令時鐘數(shù)（CPI）見表。則該計算機的指令平均時鐘數(shù)為（1）；該計算機的運算速度均為（2）MIPS。（1）A.1.85 B.1.93 C.2.36 D.3.75（2）A.106.7 B.169.5 C.207.3 D.216.2指令類型指令數(shù)目（條）每條指令需時鐘數(shù)11600001230000232400044160008解答：（1）B、（2）C。分析：CPI=(160000×1×2×4×8)÷(160000)≈1.93運算速度=400MHz÷1.93≈207.3MIPS第二章應(yīng)試技巧與方法：

這部分試題極少出現(xiàn)純概念題，即使是單項選擇題也往往需要經(jīng)過計算才能得出結(jié)論。許多試題與程序設(shè)計密切相關(guān)，需要考生從程序員的視角出發(fā)，理解無符號數(shù)和有符號數(shù)、定點整數(shù)和浮點數(shù)等數(shù)據(jù)類型，特別是IEEE754標準這樣的實用浮點數(shù)?？忌鷱土晻r不僅要注意本章的知識點，還要注意與其余課程（如C語言設(shè)計設(shè)計、匯編語言程序設(shè)計等）和本課程其他章節(jié)相關(guān)的問題。原碼、補碼、反碼、移碼的特點與區(qū)別

通常，機器數(shù)有原碼、補碼和反碼等3種形式，它們的共同特點是：二進制數(shù)的最高位為符號位，“0”表示正號，“1”表示負號。有些教材中，將移碼也歸入機器數(shù)的范疇，這也是可以的。事實上，移碼確實是一種在計算機中使用的表示數(shù)的形式，不過它只能算作一種特殊的機器數(shù)，因為它只用于表示定點整數(shù)，不用于表示定點小數(shù)，而且它違背了符號位的表示原則，把它視為無符號數(shù)更為合適?！纠?.1】如果某單精度浮點數(shù)、某原碼、某補碼、某移碼的32位機器數(shù)均為0xF0000000。這些數(shù)從大到小的順序是（）。A.浮原補移 B.浮移補原 C.移原補浮 D.移補原浮解答：D。試題分析：這個機器數(shù)最高位為1，對于原碼、補碼、單精度浮點數(shù)而言為負數(shù)，對于移碼而言為正數(shù)，所以移碼數(shù)最大，而補碼為

-228，原碼為-(230+229+228)，單精度浮點數(shù)為-1.0*297。十進制數(shù)的BCD碼

BCD碼是指二進制編碼的十進制數(shù)，BCD碼用4位二進制數(shù)來表示，它既具有二進制數(shù)的形式，又保持了十進制數(shù)的特點。4位二進制數(shù)可以組合出16種代碼，能表示16種不同的狀態(tài)，只需要使用其中的10種狀態(tài)，就可以表示十進制數(shù)的0～9十個數(shù)碼，而其他的6種狀態(tài)為冗余狀態(tài)。由于可以取任意的10種代碼來表示10個數(shù)碼，所以就可能產(chǎn)生很多種BCD碼。

應(yīng)當注意的是，有些讀者可能會把8421碼與BCD碼混為一談。產(chǎn)生這種誤解的主要原因在于一些“微型計算機原理”的教材中常將BCD碼當作8421碼，由于“微型計算機原理”總是針對某種具體機型的，在80x86中使用的BCD碼恰恰是8421碼，所以在“微型計算機原理”中將BCD碼當作8421碼不能算作錯誤，但畢竟這是不準確的?！坝嬎銠C組成原理”是不拘泥于某一種具體機型的，嚴格地說，8421碼只是BCD碼中的一種形式而已，不能說BCD碼就是8421碼。十進制數(shù)8421碼2421碼余3碼Gray碼01234567890000000100100011010001010110011110001001000000010010001101001011110011011110111100110100010101100111100010011010101111000000000100110010011011101010101110011000【例2.2】下列四位二進制編碼中，（）無論在8421碼和余3碼中均為非法碼。A.0010 B.0101C.1011 D.1101解答：D。試題分析：1101在8421碼和余3碼中均為非法碼。

定點數(shù)的表示范圍與運算

為什么補碼的表示范圍比原碼的表示范圍要寬（多一個負數(shù)）呢？這個問題是與真值0的表示形式密切相關(guān)的。以字長為4位的二進制整數(shù)為例，一共有24種不同的代碼，對于原碼來說，因為有+0和-0兩個不同的編碼，所以總共可以表示7個正整數(shù)和7個負整數(shù)，正、負數(shù)范圍相對零來說是對稱的。而補碼的+0和-0表示形式相同，這樣就多出來一個代碼（1000）。這個代碼所對應(yīng)的真值是-8，所以補碼總共可以表示7個正整數(shù)和8個負整數(shù)，負數(shù)表示范圍較正數(shù)表示范圍寬，能多表示一個最負的數(shù)（絕對值最大的負數(shù)）。設(shè)機器字長4位（含1位符號位），以純整數(shù)為例：原碼或反碼可表示的數(shù)

補碼可表示的數(shù)（多表示一個負數(shù)）0+1+2+3+4+5+6+7-1-2-3-4-5-6-7+0-07個正數(shù)7個負數(shù)0+1+2+3+4+5+6+7-1-2-3-4-5-6-7-87個正數(shù)8個負數(shù)-8若機器字長有8位，則：原碼定點整數(shù)表示范圍為：-127～127補碼定點整數(shù)表示范圍為：-128～127【例2.3】-129的1字節(jié)、2字節(jié)補碼分別是（）。A.81H，0081H B.7FH，F(xiàn)F81H C.溢出，F(xiàn)F81H D.溢出，F(xiàn)F7FH解答：D。試題分析：1字節(jié)補碼的表示范圍為-128～127，所以-129在1字節(jié)補碼表示為溢出；2字節(jié)補碼的表示范圍為-32768～32767，-129二進制表示為-10000001，所以2字節(jié)補碼表示為1111111101111111。IEEE754標準

大多數(shù)計算機的浮點數(shù)采用IEEE754標準，其格式如下，IEEE754標準中有三種形式的浮點數(shù)。msEm以短浮點數(shù)為例討論浮點代碼與其真值之間的關(guān)系。最高位為數(shù)符位；其后是8位階碼，以2為底，階碼的偏置值為127；其余23位是尾數(shù)。為了使尾數(shù)部分能表示更多一位的有效值，IEEE754采用隱含尾數(shù)最高數(shù)位1（即這一位1不表示出來）的方法，因此尾數(shù)實際上是24位。應(yīng)注意的是，隱含的1是一位整數(shù)（即位權(quán)為20），在浮點格式中表示出來的23位尾數(shù)是純小數(shù)，并用原碼表示。

【例2.4】有機器碼C1BD0000H，是按IEEE754標準的單精度浮點數(shù)，該機器碼所表示的浮點數(shù)是（）。A．?23.625 B．+23.625C．?11.8125 D．?7.625解答：A。首先將十六進制數(shù)轉(zhuǎn)換為二進制數(shù)，并分離出符號位、階碼和尾數(shù)。C1BD0000H=110000011011110100000000符號位=1，階碼=10000011，尾數(shù)=011110100000000則階碼真值（移碼減去偏置值）=10000011–1111111=100所以浮點數(shù)=?1.0111101×24=?10111.101（二進制）=?23.625（十進制）浮點數(shù)的加減運算步驟（1）對階 對階的規(guī)則是：小階向大階看齊。（2）尾數(shù)加/減運算 對階之后，就可以進行尾數(shù)加/減。（3）尾數(shù)結(jié)果規(guī)格化 規(guī)格化的尾數(shù)M應(yīng)滿足：

1/2≤|M|＜1（4）舍入（5）溢出判斷尾數(shù)結(jié)果規(guī)格化可能出現(xiàn)以下6種情況，即：①00.1xx…x②11.0xx…x③00.0xx…x④11.1xx…x⑤01.xxx…x⑥10.xxx…x

第①和②種情況，已是規(guī)格化數(shù)。第③和④種情況需要左規(guī)。尾數(shù)每左移一位，階碼相應(yīng)減1（EC–1→EC），直至成為規(guī)格化數(shù)為止。第⑤和⑥種情況需要右規(guī)。尾數(shù)每右移一位，階碼相應(yīng)加1（EC+1→EC）?！纠?.5】浮點數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X=27×29/32，Y=25×5/8，則用浮點加法計算X+Y的最終結(jié)果是（）。

A．001111100010 B．001110100010 C．010000010001 D．發(fā)生溢出【答案】D?！痉治觥扛↑c數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。第一步，對階：第一個數(shù)X=27×29/32，浮點數(shù)格式為001110011101，第二個數(shù)Y=25×5/8，浮點數(shù)格式001010010100。對階原則是小階向大階看齊，MY右移兩位，EY+2，浮點數(shù)格式為001110000101。第二步，尾數(shù)相加：MZ=MX+MY=0100010，浮點數(shù)格式為001110100010。第三步，結(jié)果規(guī)格化：尾數(shù)需要進行一次右規(guī)，才能變成規(guī)格化數(shù)，MZ右移一位，EZ+1，浮點數(shù)格式為010000010001。第四步，判溢出：由于階碼符號位不同，所以發(fā)生溢出。 此題很容易誤選為B、C選項。這是因為B、C兩個選項本身并沒有計算錯誤，只是它們不是最終結(jié)果，B選項少了第三和第四步，C選項少了第四步。第三章應(yīng)試技巧與方法：本章內(nèi)容較多，既包括主存儲器，也包括Cache和虛擬存儲器，是近年來考分占比相對最高的一章。靈活運用基本原理和基本方法，對實際問題進行分析、設(shè)計是考查的熱點也是難點，試題一般比較靈活，需要考生仔細分析之后才能解答，切不要不認真審題，就著急下手。存儲器的層次化結(jié)構(gòu)

為了解決存儲容量、存取速度和價格之間的矛盾，通常把各種不同存儲容量、不同存取速度的存儲器，按一定的體系結(jié)構(gòu)組織起來，形成一個統(tǒng)一整體的存儲系統(tǒng)。 從CPU的角度來看，n種不同的存儲器（M1～Mn）在邏輯上是一個整體。其中：M1速度最快、容量最小、位價格最高；Mn速度最慢、容量最大、位價格最低。整個存儲系統(tǒng)具有接近于M1的速度，相等或接近Mn的容量，接近于Mn的位價格。在多級存儲層次中，最常用的數(shù)據(jù)在M1中，次常用的在M2中，最少使用的在Mn中。命中率H定義為CPU產(chǎn)生的邏輯地址能在M1中訪問到的概率。

H=

兩級存儲層次的等效訪問時間TA根據(jù)主存的啟動時間有： 假設(shè)Cache訪問和主存訪問是同時啟動的， TA=H×TA1+(1?H)×TA2

假設(shè)Cache不命中時才啟動主存， TA=H×TA1+(1?H)×(TA1+TA2)=TA1+(1?H)×TA2

【例3.1】假設(shè)某計算機的存儲系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（）。

A．5% B．9.5% C．50% D．95%【答案】D?！痉治觥緾ache的命中率H=，程序訪存次數(shù)（包括訪問Cache的次數(shù)和訪存主存的次數(shù)）N1+N2=1000次，其中訪問Cache的次數(shù)N1為訪存次數(shù)減去失效次數(shù)（1000?50=950）。所以H==0.95=95%。RAM和ROM的特點

存儲器是整個存儲系統(tǒng)的核心，通常分為隨機存儲器（RAM）和只讀存儲器（ROM）兩大部分。RAM和ROM在主存中是統(tǒng)一編址的，ROM是系統(tǒng)程序區(qū)，RAM是用戶程序區(qū)或系統(tǒng)程序工作區(qū)。RAM采用隨機存取方式，所謂隨機存取是指CPU可以對存儲器中的內(nèi)容隨機地存取，CPU對任何一個存儲單元的寫入和讀出時間是一樣的，即存取時間相同，與其所處的物理位置無關(guān)。ROM可以看作RAM的一種特殊形式，其區(qū)別在于ROM中的內(nèi)容只能讀出而不能寫入，所以ROM也采用隨機存取方式。大小端方案

一個多字節(jié)的數(shù)據(jù)在按字節(jié)編址的主存中通常由兩種排序方案——大端次序和小端次序。大端次序方案將最高有效字節(jié)存儲在最小地址位置，小端次序方案將最低有效字節(jié)存儲在最小地址位置。下圖是32位的十六進制數(shù)12345678在存儲器中的存儲方式示意圖。Intel80x86采用小端次序方案，IBM370、Motorola680x0和大多數(shù)RISC機器則采用大端次序方案。PowerPC既支持大端方案又支持小端方案。主存容量的擴展（1）位擴展 位擴展是指只在位數(shù)方向擴展（加大字長），而芯片的字數(shù)和存儲器的字數(shù)是一致的。位擴展的連接方式是將各存儲芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出。（2）字擴展 字擴展是指僅在字數(shù)方向擴展，而位數(shù)不變。字擴展將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由片選信號來區(qū)分各個芯片。（3）字和位同時擴展 當構(gòu)成一個容量較大的存儲器時，往往需要在字數(shù)方向和位數(shù)方向上同時擴展，這將是前兩種擴展的組合，實現(xiàn)起來也是很容易的。

存儲器與CPU的連接，特別要注意地址線、數(shù)據(jù)線和控制線的連接。

地址線的連接：通常CPU的地址線的低位與存儲芯片的地址線相連，CPU地址線的高位用做片選信號。數(shù)據(jù)線的連接：如果CPU的數(shù)據(jù)線數(shù)與存儲芯片的數(shù)據(jù)線數(shù)不相等，必須對存儲芯片進行位擴展，使其數(shù)據(jù)位數(shù)與CPU的數(shù)據(jù)線數(shù)相等。寫命令線的連接：CPU的讀寫命令線一般直接與存儲芯片的讀寫控制端相連。片選線的連接：那些未與存儲芯片連接的高位地址必須和訪存控制信號共同產(chǎn)生存儲芯片的片選信號。通常還需要用到一些邏輯電路，如譯碼器及各種門電路，來產(chǎn)生片選有效信號。【例3.2】內(nèi)存按字節(jié)編址，地址從0A4000H到0CBFFFH，共有（）字節(jié)，若用存儲容量為32K*8bit的存儲器芯片構(gòu)成該內(nèi)存，至少需要（）片。A.80K B.96K C.160K D.192KA.2 B.5 C.8 D.10解答：C、B。試題分析：CBFFFH+1-A4000H=28000H=160K160K*8/(32K*8)=5【例3.3】地址總線A0（高位）～A15（低位），用4K×4的存儲芯片組成16KB存儲器，則產(chǎn)生片選信號的譯碼器的輸入地址線應(yīng)該是（）。A．A2A3 B．A0A1 C．A12A13 D．A14A15解答：A。試題分析：由于A15為地址線的低位，接入各芯片地址端的是地址線的低12位，即A4～A15，共有8個芯片（分為4組）組成16KB的存儲器，由高2位地址線A2A3作為譯碼器的輸入。

由高速緩沖存儲器、主存儲器、輔助存儲器構(gòu)成的三級存儲系統(tǒng)可以分為兩個層次，其中高速緩存和主存間稱為Cache－主存存儲層次（Cache存儲系統(tǒng)）；主存和輔存間稱為主存－輔存存儲層次（虛擬存儲系統(tǒng)）。

Cache存儲系統(tǒng)全部用硬件來調(diào)度，它對系統(tǒng)程序員和應(yīng)用程序員都是透明的。虛擬存儲系統(tǒng)需要通過操作系統(tǒng)來調(diào)度，它對系統(tǒng)程序員是不透明的，但對應(yīng)用程序員是透明的。

高速緩沖技術(shù)就是利用程序的局部性原理，把程序中正在使用的部分存放在一個高速的容量較小的Cache中，使CPU的訪存操作大多數(shù)針對Cache進行，從而使程序的執(zhí)行速度大大提高。

Cache和主存之間的映射方式(1)全相聯(lián)映射 全相聯(lián)映射就是讓主存中任何一個塊均可以映射裝入到Cache中任何一個塊的位置上。全相聯(lián)映射方式比較靈活，Cache的塊沖突概率最低、空間利用率最高，但是地址變換速度慢，而且成本高，實現(xiàn)起來比較困難。(2)直接映射 直接映射是指主存中的每一個塊只能被放置到Cache中唯一的一個指定位置，若這個位置已有內(nèi)容，則產(chǎn)生塊沖突，原來的塊將無條件地被替換出去。直接映射是最簡單的映射方式，成本低，易實現(xiàn)，地址變換速度快，但不夠靈活，Cache的塊沖突概率最高、空間利用率最低。(3)組相聯(lián)映射 組相聯(lián)映射將Cache空間分成大小相同的組，讓主存中的一塊直接映射裝入Cache中對應(yīng)組的任何一塊位置上，即組間采取直接映射，而組內(nèi)采取全相聯(lián)映射。

組相聯(lián)映像實際上是全相聯(lián)映像和直接映像的折衷方案，當組數(shù)等于1（不再分組），組相聯(lián)映射就變成為全相聯(lián)映射；當組數(shù)等于Cache中塊的數(shù)目，組相聯(lián)映射就變成為直接映射。所以其優(yōu)點和缺點介于全相聯(lián)和直接映像方式的優(yōu)缺點之間?！纠?.4】容量為64塊的Cache采用組相聯(lián)映射方式，字塊大小為128個字，每4塊為一組。若主存4

096塊，且以字編址，那么主存地址和主存標記的位數(shù)分別為（）。A．16，6 B．17，6 C．18，8 D．19，8解答：D。試題分析：主存地址由主存標記、組號和塊內(nèi)地址3部分組成。因為主存容量4K

×128

=

512K字，故主存地址19位。又因為字塊大小為128個字，故塊內(nèi)地址7位，Cache被分成64÷4

=

16組，故組號4位，主存標記19?4?7

=

8位。

在采用全相聯(lián)映射和組相聯(lián)映射方式從主存向Cache傳送一個新塊，而Cache中的空間已被占滿時，就需要把原來存儲的一塊替換掉。常用的替換算法有下述3種：隨機算法、先進先出（FIFO）算法和近期最少使用（LRU）算法。

最簡單的替換算法是隨機方法。隨機法完全不管Cache塊過去、現(xiàn)在及將來的使用情況，簡單地根據(jù)一個隨機數(shù)，選擇一塊替換掉。

FIFO算法是按調(diào)入Cache的先后決定淘汰的順序，即在需要更新時，將最先進入Cache的塊作為被替換的塊。這種方法容易實現(xiàn)，而且系統(tǒng)開銷小。其缺點是可能會把一些需要經(jīng)常使用的程序塊（如循環(huán)程序）也作為最早進入Cache的塊替換掉。

LRU算法是把CPU近期最少使用的塊作為被替換的塊。這種替換方法需要隨時記錄Cache中各塊的使用情況，以便確定哪個塊是近期最少使用的塊。LRU算法相對合理，但實現(xiàn)起來比較復雜，系統(tǒng)開銷較大。

為了盡可能提高速度，可借鑒Cache的思路，將頁表中最活躍的部分放在高速存儲器中構(gòu)成快表（TLB，又稱為轉(zhuǎn)換旁路緩沖器），快表扮演的角色是作為頁表的Cache，對快表的查找和管理全用硬件來實現(xiàn)?？毂硪话愫苄。瑑H是主存中的頁表（相對于快表稱其為慢表）的一小部分。只有在快表中找不到（TLB缺失）時，才去訪問慢表?！纠?.5】虛擬存儲系統(tǒng)中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是（

）。A.快表與慢表都存儲在主存中，但快表比慢表容量小B.采用優(yōu)化的搜索算法的查找速度快C.快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果D.快表采用快速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快解答：D分析：將當前最常用的頁表信息存放在一個小容量的高速存儲器中，稱為快表，與快表相對應(yīng)，存放在主存中的頁表稱為慢表。快表只是慢表的一個副本，而且只存放了慢表中很少的一部分?？毂戆磧?nèi)容訪問，查找速度快。第四章應(yīng)試技巧與方法：

尋址方式是本章中最重要的一節(jié)，考生應(yīng)掌握各種不同尋址方式下的有效地址計算和操作數(shù)的獲取方法，特別是對相對尋址方式要格外關(guān)注。目前，綜合應(yīng)用題多已突破章節(jié)的限制，很難嚴格地把一道題歸入某一章，如2013年的第44題就涉及到第2章、第4章和第5章的相關(guān)知識點，2014年的第44題就涉及到第4章和第6章的相關(guān)知識點，要求考生全面的復習。

所謂尋址，指的是尋找操作數(shù)的地址或下一條將要執(zhí)行的指令地址。每臺計算機的指令系統(tǒng)都有自身的一套尋址方式，不同計算機的尋址方式的名稱和含義也不同。

操作數(shù)可以在主存中，也可以在寄存器中，甚至可以在堆棧中。各種不同的尋址方式獲取操作數(shù)的速度是不相同的，其中速度最快的是立即尋址，最慢的是多級間接尋址。各種數(shù)據(jù)尋址方式獲得數(shù)據(jù)的速度（由快到慢）立即尋址寄存器尋址直接尋址寄存器間接尋址頁面尋址變址尋址（基址尋址、相對尋址）一級間接尋址多級間接尋址【例4.1】假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存放的內(nèi)容分別是300和400，若訪問到的操作數(shù)是200，則尋址方式是（）。A．直接尋址200 B．寄存器間接尋址(R)C．存儲器間接尋址(200) D．寄存器尋址R解答：D。試題分析：直接尋址200和寄存器間接尋址(R)獲得的操作數(shù)是300，存儲器間接尋址(200)獲得的操作數(shù)是400，寄存器尋址R獲得的操作數(shù)是200?！纠?.2】某機器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標地址是（）。

A．2006H B．2007H C．2008H D．2009H【答案】C。【分析】主存按字節(jié)編址，取指令時，每取一個字節(jié)PC自動加1。由于轉(zhuǎn)移指令由兩個字節(jié)組成，取出這條轉(zhuǎn)移指令之后的PC值等于2002H，所以轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標地址PC=2000H+2+06H=2008H。 此題容易誤選A或B。原因是沒有考慮PC值的自動更新，或雖然考慮了PC要自動更新，但沒有注意到這條轉(zhuǎn)移指令是一條2字節(jié)的指令，PC值僅僅+1而不是+2。大部分RISC具有下列特點：

①指令總數(shù)較少（一般不超過100條）；

②基本尋址方式種類少（一般限制在2～3種）；

③指令格式少（一般限制在2～3種），而且長度一致；

④除取數(shù)和存數(shù)指令（Load/Store）外，大部分指令在單周期內(nèi)完成；

⑤只有取數(shù)和存數(shù)指令能夠訪問存儲器，其余指令的操作只限于在寄存器之間進行；

⑥CPU中通用寄存器的數(shù)目應(yīng)相當多（32個以上，有的可達上千個）；

⑦為提高指令執(zhí)行速度，絕大多數(shù)采用硬連線控制實現(xiàn)，不用或少用微程序控制實現(xiàn)；

⑧采用優(yōu)化的編譯技術(shù)，力求以簡單的方式支持高級語言?！纠?.3】下列關(guān)于RISC的敘述中，錯誤的是（）。

A．RISC普遍采用微程序控制器

B．RISC大多數(shù)指令在一個時鐘周期內(nèi)完成

C．RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

D．RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少【答案】A?！痉治觥緽、C、D3個選項都是RISC的特點之一，所以它們都是正確的，只有A選項是錯誤的，因為RISC的速度快，所以普遍采用硬布線控制器，而非微程序控制器。 采用排除法。第五章應(yīng)試技巧與方法：

本章基本概念不少，但靠死記硬背這些基本概念是很難取得好成績的。如數(shù)據(jù)通路的功能和基本結(jié)構(gòu)，微程序控制器的微指令編碼法，指令的流水線等都需要靈活運用基本原理和基本方法，對實際問題進行分析。這部分內(nèi)容雖也有部分是純概念題，但比例并不是很大。指令運行過程

一條指令運行過程可以分為3個階段：取指令階段、分析取數(shù)階段和執(zhí)行階段。

計算機的基本工作過程就是取指令、取數(shù)、執(zhí)行指令，然后再取下一條指令……如此周而復始，直至遇到停機指令或外來的干預為止。【例5.1】馮·諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（）。

A．指令操作碼的譯碼結(jié)果

B．指令和數(shù)據(jù)的尋址方式

C．指令周期的不同階段

D．指令和數(shù)據(jù)所在的存儲單元【答案】C。【分析】在馮·諾依曼結(jié)構(gòu)計算機中指令和數(shù)據(jù)均以二進制形式存放在同一個存儲器中，CPU可以根據(jù)指令周期的不同階段來區(qū)分是指令還是數(shù)據(jù)，通常在取指階段取出的是指令，其他階段取出的是數(shù)據(jù)。區(qū)分指令和數(shù)據(jù)還有一個方法，即取指令和取數(shù)據(jù)時地址的來源是不同的，指令地址來源于程序計數(shù)器，而數(shù)據(jù)地址來源于地址形成部件或指令的地址碼字段。 本題較容易誤選為A，需要搞清楚的是，CPU只有在確定取出的是指令之后，才會將其操作碼部分送去譯碼，因此是不可能依據(jù)譯碼的結(jié)果來區(qū)分指令和數(shù)據(jù)的。硬布線控制器與微程序控制器的區(qū)別

硬布線控制器采用組合邏輯技術(shù)實現(xiàn)，其微操作序列形成部件是由門電路組成的復雜樹形網(wǎng)絡(luò)。最大優(yōu)點是速度快，但是微操作信號發(fā)生器的結(jié)構(gòu)不規(guī)整，使得設(shè)計、調(diào)試、維修較困難，難以實現(xiàn)設(shè)計自動化。一旦微操作信號發(fā)生器構(gòu)成之后，要想增加新的控制功能是不可能的。硬布線控制器與微程序控制器的區(qū)別

微程序控制器采用存儲邏輯來實現(xiàn)，把微操作信號代碼化，使每條機器指令轉(zhuǎn)化成為一段微程序并存入一個專門的存儲器（控制存儲器）中，微操作控制信號由微指令產(chǎn)生。具有設(shè)計規(guī)整、調(diào)試、維修以及更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設(shè)計，已成為當前控制器的主流。但是，由于它增加了一級控制存儲器，所以指令執(zhí)行速度比組合邏輯控制器慢?！纠?.2】相對于微程序控制器，硬布線控制器的特點是（）。

A．指令執(zhí)行速度慢，指令功能的修改和擴展容易

B．指令執(zhí)行速度慢，指令功能的修改和擴展難

C．指令執(zhí)行速度快，指令功能的修改和擴展容易

D．指令執(zhí)行速度快，指令功能的修改和擴展難【答案】D?！痉治觥吭谕瑯拥陌雽w工藝條件下，硬布線（組合邏輯）控制器的速度比微程序控制器的速度快。這是因為硬布線控制器的速度主要取決于邏輯電路的延遲，而微程序控制器增加了一級控制存儲器，執(zhí)行的每條微指令都要從控存中讀取，影響了速度。由于硬布線控制器一旦設(shè)計完成就很難改變，所以指令功能的修改和擴展難。數(shù)據(jù)通路與控制信號

數(shù)據(jù)通路是CPU中算術(shù)邏輯單元（ALU）、控制單元（CU）及寄存器之間的連接線路。不同計算機的數(shù)據(jù)通路可以是完全不同的，只有明確了數(shù)據(jù)通路，才能確定相應(yīng)的微操作控制信號。事實上，要寫出指令的微操作控制信號，首先需要給出相應(yīng)的CPU結(jié)構(gòu)和數(shù)據(jù)通路圖，嚴格按要求建立起信息在計算機各部件之間流動的時間和空間關(guān)系，而不是憑空瞎編。

控制器在實現(xiàn)一條指令的功能時，總要把每條指令分解成一系列時間上先后有序的最基本、最簡單的微操作，即微操作序列。微操作序列是與CPU的內(nèi)部數(shù)據(jù)通路密切相關(guān)的，不同的數(shù)據(jù)通路就有不同的微操作序列。

一般是在給出CPU的結(jié)構(gòu)及數(shù)據(jù)通路框圖之后，再寫出對應(yīng)指令的微操作序列。如果CPU內(nèi)部采用單總線結(jié)構(gòu)，還要考慮總線沖突的問題，相應(yīng)的微操作控制信號必須與給出的數(shù)據(jù)通路結(jié)構(gòu)一致，且時序上要有先后順序。微程序控制的有關(guān)概念

微程序控制的計算機涉及兩個層次：一個是機器語言或匯編語言程序員所看到的傳統(tǒng)機器層，包括機器指令、工作程序、主存儲器；另一個是機器設(shè)計者看到的微程序?qū)?，包括微指令、微程序和控制存儲器?/p>

在微程序控制的計算機中，將控制部件向執(zhí)行部件發(fā)出的各種控制命令叫做微命令，微命令有兼容性和互斥性之分，兼容性微命令是指那些可以同時產(chǎn)生并共同完成某一些微操作的微命令；而互斥性微命令是指在機器中不允許同時出現(xiàn)的微命令。兼容和互斥都是相對的，一個微命令可以和一些微命令兼容，而和另一些微命令互斥。對于單獨一個微命令，談?wù)撈浼嫒莺突コ馐菦]有意義的。

微指令是指為實現(xiàn)機器指令中某一步操作的若干個微命令的集合。一條機器指令對應(yīng)一段由若干條微指令系列組成的微程序，機器指令由微指令進行解釋并執(zhí)行。

微指令的操作控制字段可分為直接控制法、最短編碼法和字段編碼法。

字段編碼法是前兩種方法的折中方法，這種方法將操作控制字段分為若干個小段，每段內(nèi)采用最短編碼法，段與段之間采用直接控制法。這種方法又可進一步分為字段直接編碼法和字段間接編碼法。

在字段編碼法中，操作控制字段的分段并非是任意的，必須要遵循如下的原則：

①應(yīng)把互斥性的微命令分在同一段內(nèi)，兼容性的微命令分在不同段內(nèi)。這樣不僅有助于提高信息的利用率，縮短微指令字長，而且有助于充分利用硬件所具有的并行性，加快執(zhí)行的速度。

②應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。

③每個小段中包含的信息位不能太多，否則將增加譯碼線路的復雜性和譯碼時間。

④一般每個小段還要留出一個狀態(tài)，表示本字段不發(fā)出任何微命令。因此當某字段的長度為3位時，最多只能表示7個互斥的微命令，通常用000表示不操作。流水工作原理

流水線是將一個較復雜的處理過程分成m個復雜程度相當、處理時間大致相等的子過程，每個子過程由一個獨立的功能部件來完成，處理對象在各子過程連成的線路上連續(xù)流動。在同一時間，m個部件同時進行不同的操作，完成對不同對象的處理。

例如，將一條指令的執(zhí)行過程分成取指令、指令譯碼、取操作數(shù)和執(zhí)行4個子過程，分別由4個功能部件來完成，每個子過程所需時間為Δt。指令流水線的相關(guān)性（1）結(jié)構(gòu)相關(guān)

由于多條指令在同一時刻爭奪同一資源而形成的沖突稱為結(jié)構(gòu)相關(guān)，也稱資源相關(guān)。（2）數(shù)據(jù)相關(guān)

后續(xù)指令要使用前面指令的操作結(jié)果，而這一結(jié)果尚未產(chǎn)生或者未送到指定的位置，從而造成后續(xù)指令無法運行的局面稱為數(shù)據(jù)相關(guān)。（3）控制相關(guān)

控制相關(guān)主要是由轉(zhuǎn)移指令引起的，在遇到條件轉(zhuǎn)移指令時，存在著是順序執(zhí)行還是轉(zhuǎn)移執(zhí)行兩種可能，需要依據(jù)條件的判斷結(jié)果來選擇其一。又稱為指令相關(guān)?！纠?.3】某計算機的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間的緩存時間）分別為90ns、80ns、70ns和60ns，則該計算機的CPU時鐘周期至少是（）。

A．90ns B．80ns C．70ns D．60ns【答案】A?！痉治觥窟@個指令流水線的各功能段執(zhí)行時間是不相同的。由于各功能段的時間不同，計算機的CPU時鐘周期應(yīng)當以最長的功能段執(zhí)行時間為準，也就是說，當流水線充滿之后，每隔90ns可以從流水線中流出一條指令（假設(shè)不存在斷流）。第六章應(yīng)試技巧與方法：這章內(nèi)容看似不多，且并無太多難點，但總線的性能指標等知識點除在單項選擇題出現(xiàn)外，越來越多地出現(xiàn)在綜合應(yīng)用題中，而且是綜合應(yīng)用題計算的基礎(chǔ)，如果不掌握這些概念，可能使綜合應(yīng)用題無法下手或計算錯誤，所以不應(yīng)該忽略這些內(nèi)容的復習。總線的性能指標①總線寬度，地址線的寬度表明了總線能直接訪問存儲器的地址空間范圍，數(shù)據(jù)線的寬度表明了訪問一次存儲器或外設(shè)時能夠交換的數(shù)據(jù)位數(shù)。②總線帶寬，指總線的最大數(shù)據(jù)傳輸率，即每秒傳輸?shù)淖止?jié)數(shù)?？偩€時鐘頻率的高低決定了總線帶寬的大小，有：總線帶寬=總線寬度×總線頻率③總線負載，指連接在總線上的最大設(shè)備數(shù)量。④總線分時復用，指在不同時段利用總線上同一個信號線傳送不同信號，例如地址總線和數(shù)據(jù)總線共用一組信號線。⑤總線猝發(fā)傳輸，這是一種總線傳輸方式，即在一個總線周期中可以傳輸多個存儲地址連續(xù)的數(shù)據(jù)?！纠?.1】假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是

A．10MB/s B．20MB/s C．40MB/s D．80MB/s【答案】B?！痉治觥恳驗橐粋€總線周期占用2個時鐘周期，完成一個32位數(shù)據(jù)的傳送?？偩€時鐘頻率為10MHz，時鐘周期為0.1μs，總線周期占用2個時鐘周期，為0.2μs。一個總線周期中并行傳輸4字節(jié)信息，則總線帶寬是4÷0.2=20MB/s。第七章應(yīng)試技巧與方法：本章的內(nèi)容比較多，其中既有輸入輸出（I/O）設(shè)備，又有輸入輸出控制方式，靈活運用基本原理和基本方法，對實際問題進行分析、計算是考查的熱點，雖也有部分是純概念題，但比例不大，因此應(yīng)該避免死記硬背基本概念，而學會融會貫通。磁盤平均存取時間

主要包括4部分：第一部分是指磁頭從原先位置移動到目的磁道所需要的時間，稱為定位時間或?qū)さ罆r間；第二部分是指在到達目的磁道以后，等待被訪問的記錄塊旋轉(zhuǎn)到磁頭下方的等待時間，稱為旋轉(zhuǎn)時間或等待時間；第三部分是信息的讀寫操作時間，也稱為傳輸時間；最后是磁盤控制器的開銷。由于尋找不同磁道和等待不同記錄塊所花的時間不同，所以通常取它們的平均值。傳輸時間和控制器的開銷相對平均尋道時間Ts和平均等待時間Tw來說要小得多?！纠?.1】某磁盤的轉(zhuǎn)速為7

200r/min，傳輸速度為4MB/s，控制器開銷為1ms。要保證讀或?qū)懸粋€512B的扇區(qū)的平均時間為11.3ms，那么，該磁盤的平均尋道時間不超過（）。A．3.9ms B．4.7ms C．5.5ms D．6.1ms解答：D。試題分析：磁盤的平均存取時間

=

平均尋道時間+平均等待時間+控制器開銷+讀寫時間。平均等待時間等于磁盤旋轉(zhuǎn)半圈的時間，60÷(2×7

200)≈4.17ms。讀寫時間

=

512B÷4MB/s≈0.122ms。平均尋道時間

=

磁盤的平均存取時間?平均等待時間?控制器開銷?讀寫時間

=

11.3?4.17

?

1

?

0.122

=

6.008ms。程序中斷

中斷全過程指的是從中斷源發(fā)出中斷請求開始，CPU響應(yīng)這個請求，現(xiàn)行程序被中斷，轉(zhuǎn)至中斷服務(wù)程序，直到中斷服務(wù)程序執(zhí)行完畢，CPU再返回原來的程序繼續(xù)執(zhí)行的整個過程。中斷全過程可分為5個階段：①中斷請求，②中斷判優(yōu)，③中斷響應(yīng)，④中斷處理，⑤中斷返回。CPU響應(yīng)中斷的條件

①CPU接收到中斷請求信號。首先中斷源要發(fā)出中斷請求，同時CPU還要接收到這個中斷請求信號。

②CPU允許中斷。也就是開中斷。通常，中斷允許觸發(fā)器由開中斷指令來置位，由關(guān)中斷指令或硬件自動使其復位。

③一條指令執(zhí)行完畢。這是CPU響應(yīng)中斷請求的時間限制條件。一般情況下，CPU在一條指令執(zhí)行完畢且沒有更緊迫的任務(wù)時才能響應(yīng)中斷請求。

單重中斷與多重中斷在中斷周期的隱指令操作和中斷服務(wù)程序的執(zhí)行中有所不同，下表列出了兩者的區(qū)別。

多重中斷單重中斷