計算機組成原理試題集

數(shù)字電子計算機的主要特點是存儲容量大、（運算速度快），（運算精度高）。計算機各組成部件相互連接方式，從早期的以（存儲器）為中心，發(fā)展到現(xiàn)在以（運算器）為中心。指令寄存器寄存的是（C）A、下一條要執(zhí)行的指令B、已執(zhí)行完了的指令C、正在執(zhí)行的指令D、要轉(zhuǎn)移的指令衡量計算機的性能指標主要有哪些（答主要的三項指標），并說明為什么？解：衡量計算機性能的指標主要有：計算速度、存儲容量和通訊帶寬等，計算機速度是反映CPU性能，也是反映計算機能力的主要指標之一。存儲容量反映出計算機可以處理的數(shù)據(jù)量空間的大小。帶寬反映出計算機處理信息的通訊能力。決定指令執(zhí)行順序的寄存器是（PC），而記錄指令執(zhí)行結果的狀態(tài)的寄存器是（狀態(tài)字寄存器）最早提出“存儲程序程序”概念的是（A）A、BabbageB、C、PascalD、Bell如何理解計算機組成和計算機體系結構？第一臺電子計算機（ENIAC）是于1946年交付使用。單地址指令中為了實現(xiàn)兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個采用（隱含）尋址方法。假定指令系統(tǒng)有m條指令，指令操作碼的位數(shù)為N位，則N至少應當?shù)扔冢ǎ?。用n+1位字長（含一位符號位）表示原碼定點整數(shù)時，所能表示的數(shù)值范圍是（0<=N）；用n+1位字長（含一位符號位）表示原碼定點小數(shù)時，所能表示的數(shù)值范圍是（）CPU包括（）兩部分。A、ALU和累加器B、ALU和控制器C、運算器和控制器D、ALU和主存儲器C計算機運算速度的單位是（）。A、MTBFTOC\o"1-5"\h\zB、MIPSC、MHZD、MBB若十六進數(shù).B，則其十進制數(shù)為（）。A、B、2763C、D、C若十進制數(shù)據(jù)為則其八進制數(shù)為（）。A、B、C、D、B若x補=,則x原=（）。A、B、C、D、DTOC\o"1-5"\h\z若用雙符號位，則發(fā)生正溢的特征是：雙符號位為（）。A、00B、01C、10D、11B補碼加法運算是指（）。A、操作數(shù)用補碼表示，連同符號位一起相加B、操作數(shù)用補碼表示，根據(jù)符號位決定實際操作C、將操作數(shù)轉(zhuǎn)化為原碼后再相加D、取操作數(shù)絕對直接相知，符號位單獨處理A原碼乘法是（）。A、先取操作數(shù)絕對值相乘，符號位單獨處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘A浮點加減中的對階的方法是（）。A、將較小的一個階碼調(diào)整到與較大的一個階碼相同B、將較大的一個階碼調(diào)整到與較小的一個階碼相同C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同A在下列幾種存儲器中，CPU可直接訪問的是（）。A、主存儲器B、磁盤C、磁帶D、光盤A靜態(tài)半導體存儲器SRAM指（）。A、在工作過程中，存儲內(nèi)容保持不變B、在斷電后信息仍能維持不變C、不需動態(tài)刷新D、芯片內(nèi)部有自動刷新邏輯半導體靜態(tài)存儲器SRAM的存儲原理是()。A、依靠雙穩(wěn)態(tài)電路B、依靠定時刷新C、依靠讀后再生D、信息不再變化A高速緩沖存儲器Cache一般采取()。A、隨機存取方式B、順序存取方式C、半順序存取方式D、只讀不寫方式A虛地址是()。A、不存在的地址B、用戶編程可使用的地址C、主存地址D、磁盤地址B堆棧指針SP是()。A、棧頂單元內(nèi)容B、棧頂單元地址C、棧底單元內(nèi)容D、棧底單元地址B為了縮短指令中某個地址段的位數(shù)，有效的方法是采取()。A、立即尋址B、變址尋址C、間接尋址D、寄存器尋址D如果按變址方式讀取操作數(shù)，則有效地址是指()。A、指令中直接給出的地址B、變址計算獲得的地址C、變址寄存器中存放的地址D、基址寄存器中存放的地址B在向上生長的堆棧中，如果出棧指令POPx的操作定義為：M(x)-M(SP)；SP-(SP)-1則入棧指令PUSHX應定義為()。A、M(SP)-M(x)；SP-(SP)+1B、M(SP)-M(x)；SP-(SP)—1C、SP-(SP)+1；M(SP)-M(x)D、SP-(SP)—1；M(SP)-M(x)在不同速度的設備之間傳送數(shù)據(jù)，（）。A、必須采用同步控制方式B、必須采用異步控制方式C、可以選用同步方式，也可選用異步方式D、必須采用應答方式C掛接在總線上的多個部件（）。A、只能分時向總線發(fā)送數(shù)據(jù)，并只能分時從總線接收數(shù)據(jù)B、只能分時向總線發(fā)送數(shù)據(jù)，但可同時從總線接收數(shù)據(jù)C、可同時向總線發(fā)送數(shù)據(jù)，并同時從總線接收數(shù)據(jù)D、可同時向總線發(fā)送數(shù)據(jù)，但只能分時從總線接收數(shù)據(jù)B總線的數(shù)據(jù)通路寬度是指（）。A、能一次并行傳送的數(shù)據(jù)位數(shù)B、可依次串行傳送的數(shù)據(jù)位數(shù)C、單位時間內(nèi)可傳送的數(shù)據(jù)位數(shù)D、可一次傳送的數(shù)據(jù)的最大值A串行接口是指（）。A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設備之間串行傳送B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設備之間并行傳送C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設備之間串行傳送D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設備之間并行傳送C填空題：系統(tǒng)軟件主要包括：—和—及診斷程序等。操作系統(tǒng)語言處理程序任何進位計數(shù)制都包含基數(shù)和位權兩個基本要素。十六進制的基數(shù)電，其中第i位的權為_。1616i8421BCD碼中，十進制數(shù)字“5”的BCD碼的前面加上奇校驗位后，為_。10101設字長8位（含1位符號位），真值X=-1011，則［X］原=_。按照存儲器的不同工作方式可以將存儲器分為隨機存取存儲器（RAM）、_、順序存取存儲器（SAM）和_。只讀存儲器（ROM）直接存取存儲器（DAM）有靜態(tài)RAM與動態(tài)RAM可供選擇，在構成大容量主存時，一般就選擇_。動態(tài)RAM與靜態(tài)MOS型存儲器相比，動態(tài)MOS型存儲器的最大特點是存儲信息需要不斷地_。刷新主存儲器進行兩次連續(xù)、獨立的操作（讀/寫）之間所需的時間稱作_。主存讀/寫周期（TM）程序訪問的_^Cache的引入提供了理論依據(jù)。局部性原理某機器指令系統(tǒng)中，指令的操作碼為8位，則該指令系統(tǒng)最多可以有_種指令。256如果零地址指令的操作數(shù)在內(nèi)存中，則操作數(shù)地址隱式地虹來指明。堆棧指針（SP）如指令中給出形式地址為D，則間接尋址方式獲得操作數(shù)的有效地址為_。以D為地址的存儲單元的內(nèi)容如果說變址尋址方式主要是面向用戶的，那么基址尋址一般是面虹的。系統(tǒng)在CPU的狀態(tài)寄存器中，常設置以下狀態(tài)位：零標志位（Z），負標志位（N），_和_。溢出標志位（V）進位或借位標志位（C）在組合邏輯控制器中，當一條指令取出后，組合邏輯網(wǎng)絡的輸出分兩部分，其主要部分是產(chǎn)生執(zhí)行該指令所需的_，另一部分送到_，以便在執(zhí)行步驟較短的情況下，控制下縮短指令的執(zhí)行時間。控制信號，時序計數(shù)器在微程序控制中，一個節(jié)拍中所需要的一組微命令，被編成一從。微指令系統(tǒng)總線是用來連』的總線。系統(tǒng)內(nèi)部各大部件輸入輸出的目的是實現(xiàn)—和_之間的信息傳送。CPU外設目前微機系統(tǒng)上使用的鼠標器有兩種類型，一種J,另一種是_。機械式的光電式的在現(xiàn)有的外存儲器中，啟示密度最高的H。光盤存儲器可以根據(jù)中斷源在系統(tǒng)中的位置，將中斷源分為內(nèi)部中斷和外部中斷兩類。一般運算器除法錯是_；鍵盤輸入請求中斷是_。內(nèi)中斷外中斷在不改變中斷響應次序的條件下，通過—可以改變中斷處理次序。改寫中斷屏蔽字在程序中斷控制方式中，雖有中斷請求，但為了保證禁止某些中斷以提供某一特定的服務，這可以由CPU中的—觸發(fā)器和為中斷源設置的_觸發(fā)器控制實現(xiàn)。中斷允許中斷屏蔽通道程序在內(nèi)存中的首地址由_給出。通道地址字單地址指令中為了實現(xiàn)兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另外一個采用（隱含）尋址方法。假定指令系統(tǒng)有m條指令，指令操作碼的位數(shù)為N位，則N至少應當?shù)扔趶Slog2mq用n+1位字長（含一位符號位）表示原碼定點整數(shù)時，所能表示的數(shù)值范圍是（0W|Njw2n-1）;用n+1位字長（含一位符號位）表示原碼定點小數(shù)時，所能表示的數(shù)值范圍是（0W|N|W1-2-n）；如果指令中的地址碼為A，變址寄存器為X，基址寄存器為B，則變址間址尋址方式的操作地址N=（（（X）+A））采用立即尋址時，操作數(shù)由（地址碼）給出，采用直接尋址時，指令中除了操作碼以外，還要給出（操作數(shù)在存儲器中的地址）堆棧存取方式是（后進先出），在自底向上生成方式工作的堆棧中，入棧時，堆棧指針作何調(diào)整？（減），出棧時做何調(diào)整？（加）。入棧時調(diào)整指針和存入數(shù)據(jù)的次序是：先（調(diào)）后（存）31.16位補碼整數(shù)所能表達的最大整數(shù)是（215—1）,最小整數(shù)是（一215）指令系統(tǒng)的完整性，通常是指（完備性）和（有效性）一般說來，按照CPU內(nèi)部操作數(shù)的存儲方式，可以將機器（指令集）分為:（堆棧型）、（累加器型）和（通用寄存器型）三種類型簡答題：8位無符號整數(shù)和8位定點原碼整數(shù)的表示范圍分別是多少？8位無符號整數(shù)的范圍：0—255。8位定點原碼整數(shù)的范圍：-127—127。在浮點數(shù)中，階碼的正負和尾數(shù)的正負各代表什么含意？對實際數(shù)值的正負與大小有何影響？階碼為正，表示將尾數(shù)擴大。階碼為負，表示將尾數(shù)縮小。尾數(shù)的正負代表浮點數(shù)的正負。SRAM依靠什么存儲信息？DRAM依靠什么存儲信息？何為存“0”？何為存“1”？SRAM依靠雙穩(wěn)態(tài)電路（內(nèi)部交叉反饋）存儲信息，其中一種穩(wěn)態(tài)為0,另一種穩(wěn)態(tài)則為1。DRAM依靠電容暫存電荷存儲信息，充電至高電平為1，放電至低電平為0。靜態(tài)存儲器依靠什么存儲信息？動態(tài)存儲器又依靠什么原理存儲信息？試比較它們的優(yōu)缺點。①靜態(tài)存儲器以雙穩(wěn)態(tài)觸發(fā)器為存儲信息的物理單元，依靠內(nèi)部交叉反饋保存信息。速度較快，不需動態(tài)刷新，但集成度稍低，功耗大。②動態(tài)存儲器依靠電容上暫存電荷來存儲信息，電容上有電荷為1，無電荷為0。集成度高，功耗小，速度悄慢，需定時刷新。存儲器芯片中采用地址復用技術有什么優(yōu)點？要增加一存儲器芯片的容量時，其所需的地址線也要隨之增加，如果采用地址復用技術，將把地址分批送入芯片。這樣可以保證不增加芯片的地址引腳，從而保證芯片的外部封裝不變。在“Cache—主存一輔存”三級存儲體系中，“Cache一主存”結構與“主存一輔存”結構的引入各為了解決什么問題？①“Cache一主存”結構的引入是為了解決主存與CPU速度不匹配的問題。②“主存一輔存”結構的引入是為了解決主存儲器容量不足的問題。在CPU中，哪些寄存器屬于控制用的指令部件？它們各起什么作用？①程序計數(shù)器PC，提供取指地址，從而控制程序執(zhí)行順序。②指令寄存器IR，存放現(xiàn)行指令，作為產(chǎn)生各種微操作命令的基本邏輯依據(jù)。狀態(tài)寄存器SR，記錄程序運行結果的某些特征標志，或用來設置程序運行方式與優(yōu)先級。參與形成某些微操作命令。微程序控制器如何產(chǎn)生微指令？微指令、微程序與機器指令之間的對應關系如何？①微程序控制器是從控制存儲器中讀取微指令，從而產(chǎn)生微指令。②一條微指令包含的微指令控制實現(xiàn)一步（一個時鐘周期）操作，若干條微指令組成的一段微程序解釋執(zhí)行一條機器指令，整個微程序?qū)崿F(xiàn)指令系統(tǒng)功能?？偩€接口的分類方法有哪幾類？請分別按這幾種方法說明接口的分類。①按數(shù)據(jù)傳送的格式分為：串行接口、并行接口。②按時序控制方式分為：中斷接口、DMA接口、程序查詢方式接口。何謂存儲總線？何謂I/O總線？各有何特點？①存儲總線是連接CPU和主存儲器之間的專用總線，速度高。②I/O總線是連接主機（CPU、M）與I/O設備之間的總線，可擴展性好。何謂同步傳送方式？何謂異步傳送方式？①同步方式：數(shù)據(jù)傳送由一個統(tǒng)一的時序信號同步定時（或：從同一個公共的時鐘信號中獲得定時信號）。有固定的時鐘周期、總線周期劃分。②異步方式：數(shù)據(jù)傳送用應答方式實現(xiàn)，沒有時鐘周期劃分；總線周期根據(jù)實際需要而定，需長則長、能短則短。計算機系統(tǒng)中異步控制方式的三個主要特點是什么？系統(tǒng)中沒有統(tǒng)一的時鐘，各部件有自己的時鐘信號，各個微操作的進行是采用應答方式工作。在字符顯示器中，何時訪問一次字符發(fā)生器？其地址碼如何形成？①每當點（列）計數(shù)器一個計數(shù)循環(huán)后，就訪問一次緩沖存儲器，緊跟著訪問一次字符發(fā)生器。②由緩沖存儲器讀出的字符代碼作為高位地址，線（行）計數(shù)器的計數(shù)值作為低位地址。請說明常見的中斷處理程序入口產(chǎn)生方法。現(xiàn)在普遍采用向量中斷方式：將各中斷處理程序入口地址組織在中斷向量表中，存在主存中的一段特定區(qū)域；獲得批準的中斷源向CPU送入一個編碼（如中斷類型碼），CPU將它變換為一個向量地址；據(jù)此訪問中斷向量表，從中讀取處理程序入口地址。以DMA方式實現(xiàn)傳送，大致可分為哪幾個階段？①DMA傳送前的預置階段（DMA初始化）數(shù)據(jù)傳送階段（DMA傳送）傳送后的結束處理請比較說明中斷方式與DMA方式的異同（產(chǎn)生方式、處理方式、應用場合等方面）。①相同點：二者都由隨機請求引起。②不同點：中斷方式通過執(zhí)行處理程序進行處理，DMA方式直接依靠硬件實現(xiàn)數(shù)據(jù)直傳。中斷方式可處理復雜事件、控制中低速I/O操作，DMA方式適于簡單的、高速的數(shù)據(jù)批量傳送?；鶖?shù)在浮點數(shù)據(jù)編碼中，對階碼所代表的指數(shù)值的數(shù)據(jù)，在計算機中是一個常數(shù)，不用代碼表示。Cache位于CPU與主存之間的高速緩存，用來存放當前頻繁訪問的內(nèi)容。段頁式管理一種虛擬存儲器的管理方式，將存儲空間按邏輯模塊分成段，每段又分成若干個頁。隨機存取方式可按隨機地址直接訪問任一存儲單元，存取時間與單元位置無關。DRAM動態(tài)隨機存取存儲器，即需要采取動態(tài)刷新的RAM。虛擬存儲器依靠操作系統(tǒng)和磁盤的支持，用戶編程時可以使用一個比真實內(nèi)存大得多的存儲器，該存儲器稱為虛擬存儲器。邏輯地址程序員編程時使用的，與內(nèi)存物理地址無固定對應關系的地址。堆棧按先進后出（也就是后進先出）順序存取的存儲的存儲組織（區(qū)）。立即尋址方式操作數(shù)直接在指令中給出（或：緊跟指令給出），在讀出指令時可立即獲得操作數(shù)。直接尋址由指令直接給出操作數(shù)的存儲地址。寄存器間址由指令給出寄存器號，指定寄存器中存放者操作數(shù)據(jù)的存儲地址。RISC精簡指令系統(tǒng)計算機，只采用使用頻度高、簡單、執(zhí)行速度快的指令類型。時鐘周期由主頻脈沖定義得一個定長的基本時間段，通常一個時鐘周期完成一步操作。微程序控制器將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列（微程序），存入一個控制存儲器，需要時從該存儲器中讀取。按這種方式工作的控制器稱為微程序控制器。主設備申請并獲得總線控制權的設備，在收發(fā)雙方中主動的一方。同步通信方式在采用這種方式的總線傳輸中，各設備從一個公共的（統(tǒng)一的）時序信號中獲得定時信息（或：由統(tǒng)一的時序信號進行同步定時。）或指出：其明顯特征是由一定頻率的時鐘信號定義了等間隔的時鐘周期?？偩€一組可由多個部件分時共享的信息傳輸線。程序查詢I/O方式啟動I/O設備后，CPU程序查詢，若未準備好則等待，若條件已具備則執(zhí)行I/O操作。DMA方式直接依靠硬件實現(xiàn)主存與外設之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預。有效地址：又稱物理地址，是將形式地址按一定的規(guī)則計算后，得出能直接訪問主存的地址。尋址方式就是指從形式地址產(chǎn)生有效地址的方法浮點數(shù)的階碼為什么通常采用移碼？其主要原因是為了解決機器0的表現(xiàn)形式問題。浮點數(shù)據(jù)的機器0表示階碼為可以表示的最小值一2-n。將該數(shù)據(jù)進行表示時，如果階碼使用移碼，則表示出來數(shù)據(jù)的階碼全為0；否則，如果使用補碼表示階碼，該數(shù)據(jù)為10-.00的形式。原碼和反碼由于其對數(shù)據(jù)0有正負之分，一般不用來表示浮點數(shù)階碼?；穼ぶ贩绞胶妥冎贩绞接惺裁刺攸c？基址尋址，實際上是相對于基址寄存器BR的偏移尋址，其有效地址是把基址寄存器的內(nèi)容加上指令字中的形式地址得到。即：EA=（BR）+A.。變址尋址是相對于變址寄存器的偏移尋址，其有效地址是變址寄存器的內(nèi)容加上指令字中的形式地址得到。即：EA=（X）+A在形式上以及計算操作數(shù)的有效地址的方法上，兩種尋址方式是相似的，實際上，兩者有不同的特點和用途。首先，在采用了基址尋址的計算機系統(tǒng)中，基址是不變的，程序中的所有地址都是相對于基地址來變化的。而對于變址尋址來說則相反，指令中的地址字段的形式地址給出的是一個存儲器地址基準，變址寄存器X中存放的是相對于該基準地址的偏移量。不同的變址寄存器值指出了不同的單元。第二，在基址尋址中，偏移量位數(shù)較短，在變址尋址中，偏移量位數(shù)足以表示整個存儲空間。第三，基址尋址主要是解決程序邏輯空間與存儲器物理空間的無關性，而變址尋址主要是為了可以編寫出高效地訪問一片存儲空間的程序。設32位長的浮點數(shù)，其中階符1位，階碼7位，數(shù)符1位，尾數(shù)23位。分別寫出機器數(shù)采用原碼和補碼表示時，所對應的最接近0的十進制負數(shù)。解：最接近0的十進制負數(shù)的浮點表示就是數(shù)據(jù)表示中最大的負數(shù)，即絕對值最小的負數(shù)。采用原碼數(shù)據(jù)表示時，階碼為一127,尾數(shù)為一2-23。該數(shù)為一2-23X2-127。采用補碼表示時，階碼為一128,尾數(shù)為一2-23某機器字長32位，浮點表示時，階碼占8位，尾數(shù)占24位，各包含一位符號位。問(1)帶符號定點小數(shù)的最大表示范圍是多少？帶符號定點整數(shù)的最大范圍是多少？浮點表示的最大正數(shù)是多少？最大負數(shù)是多少？浮點表示時，最小的規(guī)格化正數(shù)是多少？解：(1)階碼表示范圍是：一128?127；尾數(shù)的表示范圍是一1?1一2-23(2)帶符號的定點整數(shù)其符號位一位，其余均用來表示數(shù)據(jù)。此時的表示范圍一231?231一1(3)浮點表示的最大正數(shù)為1一2-2以2127，最大負數(shù)為：一2-2次2-128，最小的規(guī)格化正數(shù)為：0。5X2-128某機器字長32位，指令單字長，指令系統(tǒng)中具有二地址指令，一地址指令和零地址指令各若干條，已知每個地址長12位，采用擴展操作碼方式，問該指令系統(tǒng)中的二地址指令、一地址指令、零地址指令各最多能有多少條？解：注意使用可擴展操作碼時，二地址指令不能占滿全部的28條指令，必須留出至少一條作為一地址指令擴展。但本題所問最多條數(shù)，并保證指令集中存在一、二、零地址指令32—24=8，操作碼占8位，最多可有28—1=255條二地址指令一地址指令操作碼占32—12—8=12，最多可有212—1條，此時只有一條二地址指令零地址指令操作碼占32—8—12=12，最多可有212—1條存儲字長為16位，采用一地址格式的指令系統(tǒng)，允許直接、間接、變址、基址尋址，變址寄存器和基址寄存器均16位，試回答：(1)若采用單字指令，共能完成108種操作，畫出指令格式，并指出直接尋址和一次間接尋址的尋址范圍各為多少？若采用雙字指令，操作碼位數(shù)和尋址方式不變，指令可直接尋址的范圍又是多少？畫出其指令格式。存儲字長不變，可采用什么方法訪問容量為8MB的主存任一地址單元，說明理由解：(1)系統(tǒng)的指令集為108條，所以操作碼位數(shù)為7,地址碼為9,直接尋址的范圍為29個字。間接尋址的范圍為216個字采用雙字指令時，指令可直接尋址的范圍為225(32M)個字。指令格式為操作碼7位，地址碼25位?？墒褂米冎穼ぶ贰Ｔ摯鎯ζ靼凑兆肿冎?，8MB=4MW，此物理空間需要22位物理地址，通常變址寄存器的長度與存儲字的長度相同，因此變址寄存器也為16位。變址尋址的物理地址的形成滿足：EA=(X)+A，因此指令中只需要指出剩余的4位地址就可以了判斷題：運算器的功能就是執(zhí)行加、減、乘、除四則運算。錯。運算器的功能一般包含：算術運算、邏輯運算、移位等。已知x=，那么［-x］補為，［x/2］補為。錯。&/2］補為。1KB=1000字節(jié)錯。1KB=1024字節(jié)。兩個定點數(shù)相減，不會產(chǎn)生溢出。錯。兩定點數(shù)相減，若是異號相減，也有可能溢出。主存儲器和CPU之間增加高速緩沖存儲器的目的是擴大CPU中通用寄存器的數(shù)量。錯。主存儲器和CPU之間增加高速緩沖存儲器的目的是解決CPU和主存之間的速度匹配問題。在虛擬存儲器中，當程序正在執(zhí)行時，一般由裝入程序完成地址映射。錯。在虛擬存儲器中，當程序正在執(zhí)行時，一般由操作系統(tǒng)完成地址映射。在虛擬存儲器中，常將存儲空間按程序模塊大小劃分為若干頁。錯。在虛擬存儲器中，常將存儲空間按程序模塊大小劃分為若干段（或：常將存儲空間劃分為若干大小相同的頁）。二地址指令中，操作數(shù)的物理位置可安排在兩個主存單元。對。在寄存器尋址方式中，指定寄存器中存放的是操作數(shù)地址。錯。在寄存器尋址方式中，指定寄存器中存放著操作數(shù)。位操作類指令的功能是對CPU