數(shù)字邏輯課件

第三章集成門電路與觸發(fā)器第三章集成門電路與觸發(fā)器集成門電路和觸發(fā)器等邏輯器件是實(shí)現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)。隨著微電子技術(shù)的發(fā)展，人們把實(shí)現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導(dǎo)體材料小片上，并封裝在一個(gè)殼體中，通過(guò)引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱為集成電路芯片。

采用集成電路進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的優(yōu)點(diǎn)：可靠性高、可維性好、功耗低、成本低等優(yōu)點(diǎn)，可以大大簡(jiǎn)化設(shè)計(jì)和調(diào)試過(guò)程。集成門電路和觸發(fā)器等邏輯器件是實(shí)現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)本章知識(shí)要點(diǎn):

●半導(dǎo)體器件的開(kāi)關(guān)特性；

●邏輯門電路的功能、外部特性及使用方法；

●常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。本章知識(shí)要點(diǎn):3.1數(shù)字集成電路的分類數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進(jìn)行分類。一、根據(jù)所采用的半導(dǎo)體器件進(jìn)行分類

根據(jù)所采用的半導(dǎo)體器件，數(shù)字集成電路可以分為兩大類。

1.雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件。主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。

2.單極型集成電路(又稱為MOS集成電路):

采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MetelOxideSemiconductorFieldEffectTransister)作為元件。主要特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低，但速度較慢。3.1數(shù)字集成電路的分類數(shù)字集成電路通常按照雙極型集成電路又可進(jìn)一步可分為：

TTL(TransistorTransistorLogic)電路；

ECL(EmitterCoupledLogic)電路；

I2L(IntegratedInjectionLogic)電路。

┊

TTL電路的“性能價(jià)格比”最佳，應(yīng)用最廣泛。

MOS集成電路又可進(jìn)一步分為：

PMOS(P-channelMetelOxideSemiconductor)；

NMOS(N-channelMetelOxideSemiconductor)；

CMOS(ComplementMetalOxideSemiconductor)。┊

CMOS電路應(yīng)用較普遍，因?yàn)樗坏m用于通用邏電路的設(shè)計(jì)，而且綜合性能最好。雙極型集成電路又可進(jìn)一步可分為：MOS集成電路又可進(jìn)二、根據(jù)集成電路規(guī)模的大小進(jìn)行分類通常根據(jù)一片集成電路芯片上包含的邏輯門個(gè)數(shù)或元件個(gè)數(shù)，分為SSI、MSI、LSI、VLSI。

1.SSI(SmallScaleIntegration)小規(guī)模集成電路:

邏輯門數(shù)小于10門(或元件數(shù)小于100個(gè))；

2.MSI(MediumScaleIntegration)中規(guī)模集成電路:

邏輯門數(shù)為10門～99門(或元件數(shù)100個(gè)～999個(gè))；

3.LSI(LargeScaleIntegration)大規(guī)模集成電路:邏輯門數(shù)為100門～9999門(或元件數(shù)1000個(gè)～99999個(gè))；

4.VLSI(VeryLargeScaleIntegration)超大規(guī)模集成電路:邏輯門數(shù)大于10000門(或元件數(shù)大于100000個(gè))。

二、根據(jù)集成電路規(guī)模的大小進(jìn)行分類通常根據(jù)一片集成電路芯3.2半導(dǎo)體器件的開(kāi)關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開(kāi)關(guān)方式運(yùn)用的，其工作狀態(tài)相當(dāng)于相當(dāng)于開(kāi)關(guān)的“接通”與“斷開(kāi)”。數(shù)子系統(tǒng)中的半導(dǎo)體器件運(yùn)用在開(kāi)關(guān)頻率十分高的電路中(通常開(kāi)關(guān)狀態(tài)變化的速度可高達(dá)每秒百萬(wàn)次數(shù)量級(jí)甚至千萬(wàn)次數(shù)量級(jí))，研究這些器件的開(kāi)關(guān)特性時(shí)，不僅要研究它們的靜止特性，而且還要分析它們的動(dòng)態(tài)特性。

靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。3.2.1晶體二極管的開(kāi)關(guān)特性一、靜態(tài)特性

3.2半導(dǎo)體器件的開(kāi)關(guān)特性數(shù)字電路中的晶體二極

典型二極管的靜態(tài)特性曲線(又稱伏安特性曲線)：1.正向特性

門檻電壓(VTH)：使二極管開(kāi)始導(dǎo)通的正向電壓，又稱為閾值電壓(一般鍺管約0.1V，硅管約0.5V)。

★正向電壓VD≤VTH

：管子截止，電阻很大、正向電流IF

接近于0，二極管類似于開(kāi)關(guān)的斷開(kāi)狀態(tài)；

★正向電壓VD=VTH

：管子開(kāi)始導(dǎo)通，正向電流IF開(kāi)始上升；

★正向電壓VD

＞VTH(一般鍺管為0.3V，硅管為0.7V)：管子充分導(dǎo)通，電阻很小，正向電流IF

急劇增加，二極管類似于開(kāi)關(guān)的接通狀態(tài)。使二極管充分導(dǎo)通的電壓為導(dǎo)通電壓，用VF表示。典型二極管的靜態(tài)特性曲線1.正向特性★正向電壓

2．反向特性

二極管在反向電壓VR

作用下，處于截止?fàn)顟B(tài)，反向電阻很大，反向電流IR

很?。▽⑵浞Q為反向飽和電流，用

IS

表示，通?？珊雎圆挥?jì)），二極管的狀態(tài)類似于開(kāi)關(guān)斷開(kāi)。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。

注意事項(xiàng)：●

正向?qū)〞r(shí)可能因電流過(guò)大而導(dǎo)致二極管燒壞。組成實(shí)際電路時(shí)通常要串接一只電阻R，以限制二極管的正向電流；

●

反向電壓超過(guò)某個(gè)極限值時(shí)，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊穿電壓VBR），一般不允許反向電壓超過(guò)此值。2．反向特性注意事項(xiàng)：二極管組成的開(kāi)關(guān)電路圖如圖（a）所示。二極管導(dǎo)通狀態(tài)下的等效電路如圖(b)所示，截止?fàn)顟B(tài)下的等效電路如圖(c)所示，圖中忽略了二極管的正向壓降。

二極管開(kāi)關(guān)電路及其等效電路DU0RR斷開(kāi)R關(guān)閉(a)(b)(c)

由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它當(dāng)作開(kāi)關(guān)使用。二極管組成的開(kāi)關(guān)電路圖如圖（a）所示。二極管導(dǎo)通二極管二、動(dòng)態(tài)特性

二極管的動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時(shí)間。為此，引入了反向恢復(fù)時(shí)間和開(kāi)通時(shí)間的概念。1.反向恢復(fù)時(shí)間

反向恢復(fù)時(shí)間：二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r(shí)間稱為反向恢復(fù)時(shí)間。反向恢復(fù)時(shí)間tre=存儲(chǔ)時(shí)間ts+渡越時(shí)間tt二、動(dòng)態(tài)特性二極管的動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩2.開(kāi)通時(shí)間

開(kāi)通時(shí)間：二極管從反向截止到正向?qū)ǖ臅r(shí)間稱為開(kāi)通時(shí)間。

二極管的開(kāi)通時(shí)間很短，對(duì)開(kāi)關(guān)速度影響很小，相對(duì)反向恢復(fù)時(shí)間而言幾乎可以忽略不計(jì)。2.開(kāi)通時(shí)間開(kāi)通時(shí)間：二極管從反向截止到正向?qū)?/p>

3.2.2晶體三極管的開(kāi)關(guān)特性晶體三極管由集電結(jié)和發(fā)射結(jié)兩個(gè)PN結(jié)構(gòu)成。根據(jù)兩個(gè)PN結(jié)的偏置極性，三極管有截止、放大、飽和3種工作狀態(tài)。一、靜態(tài)特性3.2.2晶體三極管的開(kāi)關(guān)特性晶體三極管由集電結(jié)和

晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開(kāi)關(guān)特性。

在數(shù)字邏輯電路中，三極管相當(dāng)于一個(gè)由基極信號(hào)控制的無(wú)觸點(diǎn)開(kāi)關(guān)，其作用對(duì)應(yīng)于觸點(diǎn)開(kāi)關(guān)的“閉合”與“斷開(kāi)”。

電路在三極管截止與飽和狀態(tài)下的等效電路如下:晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)

晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中具有的特性稱為三極管的動(dòng)態(tài)特性。

三極管的開(kāi)關(guān)過(guò)程和二極管一樣，管子內(nèi)部也存在著電荷的建立與消失過(guò)程。因此，兩種狀態(tài)的轉(zhuǎn)換也需要一定的時(shí)間才能完成。二、動(dòng)態(tài)特性晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中具有的特性稱為三

1．開(kāi)通時(shí)間（ton

）

開(kāi)通時(shí)間：三極管從截止?fàn)顟B(tài)到飽和狀態(tài)所需要的時(shí)間。

時(shí)間ton=延遲時(shí)間td+上升時(shí)間tr

2.關(guān)閉時(shí)間

（

toff

）

關(guān)閉時(shí)間：三極管從飽和狀態(tài)到截止?fàn)顟B(tài)所需要的時(shí)間。

關(guān)閉時(shí)間toff=存儲(chǔ)時(shí)間ts+下降時(shí)間tf

開(kāi)通時(shí)間ton和關(guān)閉時(shí)間toff是影響電路工作速度的主要因素。1．開(kāi)通時(shí)間（ton）2.關(guān)閉時(shí)間（3.2.3MOS管的開(kāi)關(guān)特性一、靜態(tài)特性

MOS管作為開(kāi)關(guān)元件，同樣是工作在截止或?qū)▋煞N狀態(tài)。MOS管是電壓控制元件，主要由柵源電壓vGS決定其工作狀態(tài)。

工作特性如下：

當(dāng)VGS＜開(kāi)啟電壓VTN時(shí)：MOS管工作在截止區(qū)，輸出電壓vDS≈VDD，MOS管處于“斷開(kāi)”狀態(tài);

當(dāng)VDS≥VGS－VTN時(shí)：MOS管工作在導(dǎo)通區(qū)，輸出電壓vDS≈0V，MOS管處于“接通”狀態(tài)。3.2.3MOS管的開(kāi)關(guān)特性一、靜態(tài)特性工作特性二、動(dòng)態(tài)特性

MOS管本身導(dǎo)通和截止時(shí)電荷積累和消散的時(shí)間很小。動(dòng)態(tài)特性主要取決于電路中雜散電容充、放電所需的時(shí)間。

二、動(dòng)態(tài)特性MOS管本身導(dǎo)通和截止時(shí)電荷積累和消散的時(shí)間

為了提高M(jìn)OS器件的工作速度，引入了CMOS電路。

在CMOS電路中，由于充電電路和放電電路都是低阻電路，因此，其充、放電過(guò)程都比較快，從而使CMOS電路有較高的開(kāi)關(guān)速度。為了提高M(jìn)OS器件的工作速度，引入了CMOS電路。3.3邏輯門電路

實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。

學(xué)習(xí)時(shí)應(yīng)重點(diǎn)掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對(duì)其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。3.3邏輯門電路實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏3.3.1TTL集成邏輯門電路

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡(jiǎn)稱。

TTL電路的功耗大、線路較復(fù)雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。下面，對(duì)幾種常見(jiàn)TTL門電路進(jìn)行介紹，重點(diǎn)討論TTL與非門。3.3.1TTL集成邏輯門電路TTL(Trans一、典型TTL與非門

該電路可按圖中虛線劃分為三部分：輸入級(jí)——由多發(fā)射極晶體管T1和電阻R1組成；

中間級(jí)——由晶體管T2和電阻R2、R3組成；

輸出級(jí)——由晶體管T3、T4、D4和電阻R4、R5組成。1.電路結(jié)構(gòu)及工作原理

(1)電路結(jié)構(gòu)

典型TTL與非門電路圖及相應(yīng)邏輯符號(hào)如右圖所示。一、典型TTL與非門該電路可按圖中虛線劃分為三部分：1.(2)工作原理邏輯功能分析如下：

※輸入端全部接高電平(3.6V)：電源Vcc通過(guò)R1和T1的集電結(jié)向T2提供足夠的基極電流，使T2飽和導(dǎo)通。T2的發(fā)射極電流在R3上產(chǎn)生的壓降又使T4飽和導(dǎo)通，輸出為低電平(≈0.3V)。

實(shí)現(xiàn)了“輸入全高，輸出為低”的邏輯關(guān)系。

※當(dāng)有輸入端接低電平(0.3V)時(shí)：輸入端接低電平的發(fā)射結(jié)導(dǎo)通，使T1的基極電位Vb1=0.3V+0.7V=1V。該電壓作用于T1的集電結(jié)和T2、T4的發(fā)射結(jié)上，不可能使T2和T4導(dǎo)通。由于T2截止，電源VCC通過(guò)R2驅(qū)動(dòng)T3和D4管，使之工作在導(dǎo)通狀態(tài)，電路輸出為高電平(≈3.6V)。

實(shí)現(xiàn)了“輸入有低，輸出為高”的邏輯功能。(2)工作原理邏輯功能分析如下：實(shí)現(xiàn)了“輸入全高，歸納：當(dāng)輸入A、B、C均為高電平時(shí)，輸出為低電平(≈0V)；當(dāng)A、B、C中至少有一個(gè)為低電平時(shí)，輸出為高電平(≈3.6V)。輸出與輸入之間為“與非”邏輯，即

歸納：當(dāng)輸入A、B、C均為高電平時(shí)，輸出為低電平(≈0V2.主要外部特性參數(shù)

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延和空載功耗等。

(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時(shí)的輸出電平。VOL的典型值是0.3V。輸出高電平VOH：指至少有一個(gè)輸入端接低電平時(shí)的輸出電平。VOH的典型值是3.6V。(3)開(kāi)門電平VON：指在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平

VSL的輸入電平，它表示使與非門開(kāi)通的最小輸入電平。VON的產(chǎn)品規(guī)范值為VON≤1.8V。2.主要外部特性參數(shù)TTL與非門的主要外部特性參數(shù)有(4)關(guān)門電平VOFF：指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平VSH的輸入電平，它表示使與非門關(guān)斷所允許的最大輸入電平。VOFF

的產(chǎn)品規(guī)范值VOFF≥0.8V。(5)扇入系數(shù)Ni：指與非門允許的輸入端數(shù)目。(6)扇出系數(shù)No：指與非門輸出端連接同類門的最多個(gè)數(shù)。

(7)輸入短路電流IiS：指當(dāng)與非門的某一個(gè)輸入端接地而其余輸入端懸空時(shí)，流過(guò)接地輸入端的電流。(8)高電平輸入電流IiH：指某一輸入端接高電平，而其他輸入端接地時(shí)，流入高電平輸入端的電流，又稱為輸入漏電流。(4)關(guān)門電平VOFF：指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)(9)平均傳輸延遲時(shí)間tpd:

指一個(gè)矩形波信號(hào)從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時(shí)間。通常將從輸入波上沿中點(diǎn)到輸出波下沿中點(diǎn)的時(shí)間延遲稱為導(dǎo)通延遲時(shí)間tpdL；從輸入波下沿中點(diǎn)到輸出波上沿中點(diǎn)的時(shí)間延遲稱為截止延遲時(shí)間tpdH。平均延遲時(shí)間為：tpd=(tpdL+tpdH)/2

(10)空載功耗P：指與非門空載時(shí)電源總電流ICC和電源電壓VCC的乘積。輸出為低電平時(shí)的功耗稱為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗稱為空載截止功耗POFF

。平均功耗為：

P=(PON+POFF)/2

(9)平均傳輸延遲時(shí)間tpd:指一個(gè)矩形波信號(hào)從與3.TTL與非門集成電路芯片

TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400和7420等。

7400的引腳分配圖如圖(a)所示；7420的引腳分配圖如圖(b)所示。3.TTL與非門集成電路芯片TTL與非門集成電二、其他功能的TTL門電路

集成TTL門電路還有與門、或門、非門、或非門、與或非門、異或門等不同功能的產(chǎn)品。此外，還有兩種特殊門電路——集電極開(kāi)路門(OC門)和三態(tài)門(TS門)。(1)非門

1.幾種常用的TTL門電路二、其他功能的TTL門電路集成TTL門電路還(2)或非門

常用的TTL或非門集成電路芯片有2輸入4或非門7402等。7402的引腳分配圖如下圖所示。(2)或非門常用的TTL或非門集成電路芯(3)與或非門

常用的TTL與或非門集成電路芯片7451的引腳排列圖如下圖所示。(3)與或非門常用的TTL與或非門集成電路2.兩種特殊的門電路

(1)集電極開(kāi)路門(OC門)

集電極開(kāi)路門(OpenCollectorGate）是一種輸出端可以直接相互連接的特殊邏輯門，簡(jiǎn)稱OC門。

圖給出了一個(gè)集電極開(kāi)路與非門的電路結(jié)構(gòu)圖和邏輯符號(hào)。2.兩種特殊的門電路(1)集電極開(kāi)路門(OC門)

注意！集電極開(kāi)路與非門只有在外接負(fù)載電阻RL和電源U’CC后才能正常工作。集電極開(kāi)路與非門在計(jì)算機(jī)中應(yīng)用很廣泛，可以用它實(shí)現(xiàn)"線與"邏輯、電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管、干簧繼電器等。

(2)三態(tài)輸出門(TS門)

三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài)。簡(jiǎn)稱三態(tài)門(ThreestateGate)、TS門等。

注意!三態(tài)門不是指具有三種邏輯值。如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？

通過(guò)外加控制信號(hào)！(2)三態(tài)輸出門(TS門)

如何使電路處在工作狀例如：該電路邏輯功能如下：

EN=0：二極管D反偏，此時(shí)電路功能與一般與非門無(wú)區(qū)別，輸出；

EN=1：一方面因?yàn)門1有一個(gè)輸入端為低，使T2、T5截止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致使T3、T4也截止。輸出F便被懸空，即處于高阻狀態(tài)。例如：該電路邏輯功能如下：

三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。圖中：

EN=1時(shí):G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線；

EN=0時(shí):G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。

實(shí)現(xiàn)了數(shù)據(jù)的分時(shí)雙向傳送。三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入3.3.2CMOS集成邏輯門電路

MOS型集成門電路的主要優(yōu)點(diǎn)：制造工藝簡(jiǎn)單、集成度高、功耗小、抗干擾能力強(qiáng)等；主要缺點(diǎn)：速度相對(duì)TTL電路較低。

MOS門電路有三種類型：使用P溝道管的PMOS電路；使用N溝道管的NMOS電路；同時(shí)使用PMOS管和NMOS管的CMOS電路。

相比之下，CMOS電路性能更優(yōu)，是當(dāng)前應(yīng)用較普遍的邏輯電路之一。下面，僅討論CMOS集成邏輯門。3.3.2CMOS集成邏輯門電路MOS型集成門電路的主一、CMOS反相器

由一個(gè)N溝道增強(qiáng)型MOS管TN和一個(gè)P溝道增強(qiáng)型MOS管TP組成的CMOS反相器如下圖所示。

電路正常工作條件：VDD大于TN管開(kāi)啟電壓VTN和TP管開(kāi)啟電壓VTP的絕對(duì)值之和，即VDD＞VTN+|VTP|。

工作原理：vi=0V，TN截止，TP導(dǎo)通，vO≈VDD為高電平；vi=VDD，TN導(dǎo)通，TP截止，vO≈0V。實(shí)現(xiàn)了"非"的邏輯功能。一、CMOS反相器由一個(gè)N溝道增強(qiáng)型MOS管TN和一二、CMOS與非門由兩個(gè)串聯(lián)的NMOS管和兩個(gè)并聯(lián)的PMOS管構(gòu)成的兩輸入端的CMOS與非門電路如下圖所示。

工作原理：

當(dāng)輸入A、B均為高電平時(shí)，TN1和TN2導(dǎo)通，TP1和TP2截止，輸出端F為低電平；當(dāng)輸入A、B中至少有一個(gè)為低電平時(shí)，對(duì)應(yīng)的TN1

和TN2中至少有一個(gè)截止，TP1和TP2中至少有一個(gè)導(dǎo)通，輸出F為高電平。

該電路實(shí)現(xiàn)了“與非”邏輯功能。二、CMOS與非門由兩個(gè)串聯(lián)的NMOS管和兩個(gè)并聯(lián)的PM三、CMOS或非門由兩個(gè)并聯(lián)的NMOS管和兩個(gè)串聯(lián)的PMOS管構(gòu)成一個(gè)兩個(gè)輸入端的CMOS或非門電路如下圖所示。每個(gè)輸入端連接到一個(gè)NMOS管和一個(gè)PMOS管的柵極。

工作原理：

當(dāng)輸入A、B均為低電平時(shí)，TN1和TN2截止，TP1和TP2導(dǎo)通，輸出F為高電平；當(dāng)輸入端A、B中至少有一個(gè)為高電平時(shí)，則對(duì)應(yīng)的TN1、TN2中便至少有一個(gè)導(dǎo)通，TP1、TP2中便至少有一個(gè)截止，使輸出F為低電平。

該電路實(shí)現(xiàn)了“或非”邏輯功能。三、CMOS或非門由兩個(gè)并聯(lián)的NMOS管和兩個(gè)串聯(lián)的P四、CMOS三態(tài)門EN=1：T’N和T’P同時(shí)截止，輸出F呈高阻狀態(tài)；EN=0：T’N和T’P同時(shí)導(dǎo)通，非門正常工作，實(shí)現(xiàn)的功能。四、CMOS三態(tài)門EN=1：T’N和T’P同時(shí)截止，輸出

3.3.3正邏輯和負(fù)邏輯前面討論各種邏輯門電路的邏輯功能時(shí)，約定用高電平表示邏輯1、低電平表示邏輯0。事實(shí)上，既可以規(guī)定用高電平表示邏輯1、低電平表示邏輯0，也可以規(guī)定用高電平表示邏輯0，低電平表示邏輯1。這就引出了正邏輯和負(fù)邏輯的概念。

正邏輯：用高電平表示邏輯1，低電平表示邏輯0。

負(fù)邏輯：用高電平表示邏輯0，低電平表示邏輯1。3.3.3正邏輯和負(fù)邏輯前面討論各種邏輯門電路前面討論各種邏輯門電路時(shí)，都是按照正邏輯規(guī)定來(lái)定義其邏輯功能的。

在本課程中，若無(wú)特殊說(shuō)明，約定按正邏輯討論問(wèn)題，所有門電路的符號(hào)均按正邏輯表示。前面討論各種邏輯門電路時(shí)，都是按照正邏輯規(guī)定來(lái)定義其邏輯3.4觸發(fā)器

在數(shù)字系統(tǒng)中，為了構(gòu)造實(shí)現(xiàn)各種功能的邏輯電路，除了需要實(shí)現(xiàn)邏輯運(yùn)算的邏輯門之外，還需要有能夠保存信息的邏輯器件。觸發(fā)器是一種具有記憶功能的電子器件。觸發(fā)器能用來(lái)存儲(chǔ)一位二進(jìn)制信息。集成觸發(fā)器的種類很多，分類方法也各不相同，但就其結(jié)構(gòu)而言，都是由邏輯門加上適當(dāng)?shù)姆答伨€耦合而成。

3.4觸發(fā)器在數(shù)字系統(tǒng)中，為了構(gòu)造實(shí)現(xiàn)各種功能的邏觸發(fā)器的特點(diǎn)：☆

有兩個(gè)互補(bǔ)的輸出端Q和

。

☆

在一定輸入信號(hào)作用下，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)。

☆

有兩個(gè)穩(wěn)定狀態(tài)。通常將Q=1和

=0稱為“1”狀態(tài)，而把Q=0和

=1稱為“0”狀態(tài)。當(dāng)輸入信號(hào)不發(fā)生變化時(shí)，觸發(fā)器狀態(tài)穩(wěn)定不變。觸發(fā)器的特點(diǎn)：☆有兩個(gè)互補(bǔ)的輸出端Q和?，F(xiàn)態(tài):輸入信號(hào)作用前的狀態(tài)，記作Qn和,一般簡(jiǎn)記

為Q和；次態(tài):輸入信號(hào)作用后的狀態(tài)，記作Qn+1和。顯然，次態(tài)是現(xiàn)態(tài)和輸入的函數(shù)。

現(xiàn)態(tài)與次態(tài)的概念：現(xiàn)態(tài):輸入信號(hào)作用前的狀態(tài)，記作Qn和,一般簡(jiǎn)記3.4.1基本R-S觸發(fā)器

基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡(jiǎn)稱，由于它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本R-S觸發(fā)器。一、用與非門構(gòu)成的基本R-S觸發(fā)器

1.組成：由兩個(gè)與非門交叉耦合構(gòu)成，其邏輯圖和邏輯符號(hào)分別如下圖(a)和(b)所示。

圖中，R稱為置0端或者復(fù)位端，S稱為置1端或置位端；邏輯符號(hào)輸入端加的小圓圈表示低電平或負(fù)脈沖有效。3.4.1基本R-S觸發(fā)器基本R-S觸發(fā)器是直接復(fù)位置

2.工作原理(1)若R=1,S=1，則觸發(fā)器保持原來(lái)狀態(tài)不變；(2)若R=1,S=0,則觸發(fā)器置為1狀態(tài)；(3)若R=0,S=1,則觸發(fā)器置為0狀態(tài)；

(4)不允許出現(xiàn)R=0,S=0。2.工作原理(1)若R=1,S=1，則觸表中"d"表示觸發(fā)器次態(tài)不確定。該表又稱為次態(tài)真值表。RSQn+1功能說(shuō)明00011011d01Q不定置0置1不變基本R-S觸發(fā)器功能表

3.邏輯功能及其描述

由與非門構(gòu)成的R-S觸發(fā)器的邏輯功能如下表所示。表中"d"表示觸發(fā)器次態(tài)不確定。該表又稱為次態(tài)真值表。R因?yàn)镽、S不允許同時(shí)為0，所以輸入必須滿足約束條件：R+S=1(約束方程)

若把觸發(fā)器次態(tài)Qn+1表示成現(xiàn)態(tài)Q和輸入R、S的函數(shù)，則卡諾圖如下：用卡諾圖化簡(jiǎn)后，可得到該觸發(fā)器的次態(tài)方程：

因?yàn)镽、S不允許同時(shí)為0，所以輸入必須滿足約束條件：二、用或非門構(gòu)成的基本R-S觸發(fā)器

1.組成：由兩個(gè)或非門交叉耦合組成，其邏輯圖和邏輯符號(hào)分別如圖(a)和圖(b)所示。該電路的輸入是正脈沖或高電平有效，故邏輯符號(hào)的輸入端未加小圓圈。二、用或非門構(gòu)成的基本R-S觸發(fā)器1.組成：由兩個(gè)或非邏輯功能下表給出了由或非門構(gòu)成的R-S觸發(fā)器的邏輯功能。RSQn+1功能說(shuō)明00011011Q10d不變置1置0不定基本R-S觸發(fā)器功能表基本R-S觸發(fā)器的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單。它不僅可作為記憶元件獨(dú)立使用，而且由于它具有直接復(fù)位、置位功能，因而被作為各種性能完善的觸發(fā)器的基本組成部分。但由于R、S之間的約束關(guān)系，以及不能進(jìn)行定時(shí)控制，使它的使用受到一定限制。次態(tài)方程和約束方程如下：

(次態(tài)方程)

R·S=0

(約束方程)邏輯功能RSQn+1功能說(shuō)明00011011Q10d3.4.2幾種常用的時(shí)鐘控制觸發(fā)器具有時(shí)鐘脈沖控制的觸發(fā)器稱為“時(shí)鐘控制觸發(fā)器”或者“定時(shí)觸發(fā)器”。時(shí)鐘脈沖控制觸發(fā)器的工作特點(diǎn)：

由時(shí)鐘脈沖確定狀態(tài)轉(zhuǎn)換的時(shí)刻(即何時(shí)轉(zhuǎn)換？)；

由輸入信號(hào)確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向(即如何轉(zhuǎn)換？)。

下面介紹四種最常用的時(shí)鐘控制觸發(fā)器。3.4.2幾種常用的時(shí)鐘控制觸發(fā)器具有時(shí)鐘脈沖控制一、時(shí)鐘控制R-S觸發(fā)器時(shí)鐘控制R-S觸發(fā)器的邏輯圖和邏輯符號(hào)如圖(a)、（b）所示。

1.組成：

由四個(gè)與非門構(gòu)成。其中，與非門G1、G2構(gòu)成基本R-S觸發(fā)器；與非門G3、G4組成控制電路，通常稱為控制門。一、時(shí)鐘控制R-S觸發(fā)器時(shí)鐘控制R-S觸發(fā)器的邏輯圖和邏2．工作原理

具體如下：

R=0,S=0：控制門G3、G4的輸出均為1，觸發(fā)器狀態(tài)保持不變；

R=0,S=1：控制門G3、G4的輸出分別為1和0，觸發(fā)器狀態(tài)置成1狀態(tài)；

R=1,S=0：控制門G3、G4的輸出分別為0和1，觸發(fā)器狀態(tài)置成0狀態(tài)；

R=1，S=1：控制門G3、G4的輸出均為0，觸發(fā)器狀態(tài)不確定，這是不允許的。

●當(dāng)時(shí)鐘脈沖沒(méi)有到來(lái)（即C=0）時(shí)，不管R、S端為何值，兩個(gè)控制門的輸出均為1，觸發(fā)器狀態(tài)保持不變。

●當(dāng)時(shí)鐘脈沖到來(lái)（即C=1）時(shí)，輸入端R、S的值可以通過(guò)控制門作用于上面的基本R-S觸發(fā)器。2．工作原理具體如下：●當(dāng)時(shí)鐘脈沖沒(méi)有到

注意！時(shí)鐘控制R-S觸發(fā)器雖然解決了對(duì)觸發(fā)器工作進(jìn)行定時(shí)控制的問(wèn)題，而且具有結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，但依然存在如下兩點(diǎn)不足：

●輸入信號(hào)依然存在約束條件，即R、S不能同時(shí)為1；由分析可知：時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程是由時(shí)鐘信號(hào)C和輸入信號(hào)R、S共同作用的；時(shí)鐘C控制轉(zhuǎn)換時(shí)間，輸入R和S確定轉(zhuǎn)換后的狀態(tài)。3．邏輯功能

時(shí)鐘控制R-S觸發(fā)器的功能表、次態(tài)方程和約束條件與由或非門構(gòu)成的R-S觸發(fā)器相同。

在時(shí)鐘控制觸發(fā)器中，時(shí)鐘信號(hào)C是一種固定的時(shí)間基準(zhǔn)，通常不作為輸入信號(hào)列入表中。對(duì)觸發(fā)器功能進(jìn)行描述時(shí)，均只考慮時(shí)鐘作用(C=1)時(shí)的情況。注意！時(shí)鐘控制R-S觸發(fā)器雖然解決了對(duì)觸發(fā)器工作進(jìn)行定時(shí)二、D觸發(fā)器對(duì)時(shí)鐘控制R-S觸發(fā)器的控制電路稍加修改，使之變成如下圖(a)所示的形式，這樣便形成了只有一個(gè)輸入端的D觸發(fā)器。其邏輯符號(hào)如圖(b)所示。

修改后，控制電路在時(shí)鐘脈沖作用期間(C=1時(shí))，將輸入信號(hào)D轉(zhuǎn)換成一對(duì)互補(bǔ)信號(hào)送至基本R-S觸發(fā)器的兩個(gè)輸入端，使基本R-S觸發(fā)器的兩個(gè)輸入信號(hào)只可能是01或者10兩種組合，從而消除了狀態(tài)不確定現(xiàn)象，解決了對(duì)輸入的約束問(wèn)題。RS二、D觸發(fā)器對(duì)時(shí)鐘控制R-S觸發(fā)器的控制電路稍加修改，工作原理如下：

當(dāng)無(wú)時(shí)鐘脈沖作用（即C=0）時(shí)，控制電路被封鎖，無(wú)論D為何值，與非門G3、G4輸出均為1，觸發(fā)器狀態(tài)保持不變。當(dāng)時(shí)鐘脈沖作用（即C=1）時(shí)，若D=0，則門G4輸出為1，門G3輸出為0，觸發(fā)器狀態(tài)被置0；若D=1，則門G4輸出為0，門G3輸出為1，觸發(fā)器狀態(tài)被置1。

在時(shí)鐘作用時(shí)，D觸發(fā)器狀態(tài)的變化僅取決于輸入信號(hào)D，而與現(xiàn)態(tài)無(wú)關(guān)。其次態(tài)方程為Q(n+1)=D

D觸發(fā)器的邏輯功能如右表所示。DQn+10101

D觸發(fā)器功能表工作原理如下：在時(shí)鐘作用時(shí)，D觸發(fā)器狀態(tài)的變化僅取決于三、J-K觸發(fā)器在時(shí)鐘控制R-S觸發(fā)器中增加兩條反饋線，將觸發(fā)器的輸出和交叉反饋到兩個(gè)控制門的輸入端，并把原來(lái)的輸入端S改成J，R改成K，即可改進(jìn)成J-K觸發(fā)器。

J-K觸發(fā)器的邏輯圖和邏輯符號(hào)如下圖所示。

該觸發(fā)器利用觸發(fā)器兩個(gè)輸出端信號(hào)始終互補(bǔ)的特點(diǎn)，有效地解決了時(shí)鐘控制R-S觸發(fā)器在時(shí)鐘脈沖作用期間兩個(gè)輸入同時(shí)為1將導(dǎo)致觸發(fā)器狀態(tài)不確定的問(wèn)題。三、J-K觸發(fā)器在時(shí)鐘控制R-S觸發(fā)器中增加兩條反①J=0,K=0：觸發(fā)器狀態(tài)不變。

②J=0,K=1：若原來(lái)處于0狀態(tài)，觸發(fā)器保持0狀態(tài)不變；若原來(lái)處于1狀態(tài)，觸發(fā)器狀態(tài)置成0。即JK=01時(shí)，觸發(fā)器次態(tài)一定為0狀態(tài)。

③J=1,K=0：若原來(lái)處于0狀態(tài)，觸發(fā)器狀態(tài)置成1；若原來(lái)處于1狀態(tài)，觸發(fā)器保持1態(tài)不變。即JK=10時(shí)，觸發(fā)器次態(tài)一定為1狀態(tài)。

(1)無(wú)時(shí)鐘脈沖(C=0)時(shí)，觸發(fā)器保持原來(lái)狀態(tài)不變。

(2)時(shí)鐘脈沖作用(C=1)時(shí)，與J、K相關(guān)。J-K觸發(fā)器的工作原理如下：④J=1,K=1：若原來(lái)處于0狀態(tài)，觸發(fā)器置成1狀態(tài)；若原來(lái)處于1狀態(tài)，觸發(fā)器置成0狀態(tài)。即JK=11時(shí)，觸發(fā)器的次態(tài)與現(xiàn)態(tài)相反。①J=0,K=0：觸發(fā)器狀態(tài)不變。(1)無(wú)時(shí)鐘脈歸納起來(lái)，J-K觸發(fā)器的功能表如下表所示。

J-K觸發(fā)器功能表JKQn+1功能說(shuō)明00011011Q01Q不變置0置1翻轉(zhuǎn)

次態(tài)方程為

上述J-K觸發(fā)器結(jié)構(gòu)簡(jiǎn)單，且具有較強(qiáng)的邏輯功能，但依然存在“空翻”現(xiàn)象。為了進(jìn)一步解決“空翻”問(wèn)題，實(shí)際中廣泛采用主從J-K觸發(fā)器。歸納起來(lái)，J-K觸發(fā)器的功能表如下表所示。J-K觸發(fā)器四、T觸發(fā)器

T觸發(fā)器又稱為計(jì)數(shù)觸發(fā)器。如果把J-K觸發(fā)器的兩個(gè)輸入端J和K連接起來(lái)，并把連接在一起的輸入端用符號(hào)T表示，就構(gòu)成了T觸發(fā)器。相應(yīng)的邏輯圖和邏輯符號(hào)分別如圖(a)和圖(b)所示。四、T觸發(fā)器T觸發(fā)器又稱為計(jì)數(shù)觸發(fā)器。如果把J-K觸T10Qn+1QQ功能說(shuō)明不變翻轉(zhuǎn)

T觸發(fā)器功能表

T觸發(fā)器的邏輯功能可直接由J-K觸發(fā)器的次態(tài)方程導(dǎo)出。J-K觸發(fā)器的次態(tài)方程為將該方程中的J和K均用T代替后，即可得到T觸發(fā)器的次態(tài)方程：根據(jù)次態(tài)方程，可列出T觸發(fā)器的功能表如下表所示。功能：

當(dāng)T=0時(shí)，觸發(fā)器狀態(tài)保持不變；

當(dāng)T=1時(shí)，在時(shí)鐘脈沖作用下?tīng)顟B(tài)翻轉(zhuǎn)，相當(dāng)于一位二進(jìn)制計(jì)數(shù)器。

T10Qn+1QQ功能說(shuō)明不變翻轉(zhuǎn)T觸發(fā)器功能表因?yàn)樵跁r(shí)鐘脈沖作用期間，輸入信號(hào)直接控制著觸發(fā)器狀態(tài)的變化。即當(dāng)時(shí)鐘C為1時(shí)，輸入信號(hào)R、S發(fā)生變化，觸發(fā)器狀態(tài)會(huì)跟著變化，從而使得一個(gè)時(shí)鐘脈沖作用期間引起多次翻轉(zhuǎn)。

上述由四個(gè)邏輯門構(gòu)成的觸發(fā)器存在空翻問(wèn)題，所謂“空翻”是指在同一個(gè)時(shí)鐘脈沖作用期間觸發(fā)器狀態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。引起空翻的原因是什么？因?yàn)樵跁r(shí)鐘脈沖作用期間，輸入信號(hào)直接控制著觸發(fā)器狀態(tài)的變

為了克服“空翻”現(xiàn)象，實(shí)際數(shù)字電路中使用的集成T觸發(fā)器通常采用主從式結(jié)構(gòu)或者維持阻塞結(jié)構(gòu)。它們除了在性能方面的改進(jìn)外，邏輯功能與上述觸發(fā)器完全相同。

為了克服“空翻”現(xiàn)象，實(shí)際數(shù)字電路中使用的集成T觸發(fā)器通

上面介紹了四種不同類型的時(shí)鐘控制觸發(fā)器，這些觸發(fā)器之間可以進(jìn)行邏輯功能的轉(zhuǎn)換。一般來(lái)說(shuō)，在原觸發(fā)器的輸入端加上一定的轉(zhuǎn)換邏輯電路，就可以構(gòu)成具有新的邏輯功能的觸發(fā)器。有關(guān)轉(zhuǎn)換方法可參見(jiàn)教材中有關(guān)部分。上面介紹了四種不同類型的時(shí)鐘控制觸發(fā)器，這些觸發(fā)器之間可第三章集成門電路與觸發(fā)器第三章集成門電路與觸發(fā)器集成門電路和觸發(fā)器等邏輯器件是實(shí)現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)。隨著微電子技術(shù)的發(fā)展，人們把實(shí)現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導(dǎo)體材料小片上，并封裝在一個(gè)殼體中，通過(guò)引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱為集成電路芯片。

采用集成電路進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的優(yōu)點(diǎn)：可靠性高、可維性好、功耗低、成本低等優(yōu)點(diǎn)，可以大大簡(jiǎn)化設(shè)計(jì)和調(diào)試過(guò)程。集成門電路和觸發(fā)器等邏輯器件是實(shí)現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)本章知識(shí)要點(diǎn):

●半導(dǎo)體器件的開(kāi)關(guān)特性；

●邏輯門電路的功能、外部特性及使用方法；

●常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。本章知識(shí)要點(diǎn):3.1數(shù)字集成電路的分類數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進(jìn)行分類。一、根據(jù)所采用的半導(dǎo)體器件進(jìn)行分類

根據(jù)所采用的半導(dǎo)體器件，數(shù)字集成電路可以分為兩大類。

1.雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件。主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。

2.單極型集成電路(又稱為MOS集成電路):

采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MetelOxideSemiconductorFieldEffectTransister)作為元件。主要特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低，但速度較慢。3.1數(shù)字集成電路的分類數(shù)字集成電路通常按照雙極型集成電路又可進(jìn)一步可分為：

TTL(TransistorTransistorLogic)電路；

ECL(EmitterCoupledLogic)電路；

I2L(IntegratedInjectionLogic)電路。

┊

TTL電路的“性能價(jià)格比”最佳，應(yīng)用最廣泛。

MOS集成電路又可進(jìn)一步分為：

PMOS(P-channelMetelOxideSemiconductor)；

NMOS(N-channelMetelOxideSemiconductor)；

CMOS(ComplementMetalOxideSemiconductor)。┊

CMOS電路應(yīng)用較普遍，因?yàn)樗坏m用于通用邏電路的設(shè)計(jì)，而且綜合性能最好。雙極型集成電路又可進(jìn)一步可分為：MOS集成電路又可進(jìn)二、根據(jù)集成電路規(guī)模的大小進(jìn)行分類通常根據(jù)一片集成電路芯片上包含的邏輯門個(gè)數(shù)或元件個(gè)數(shù)，分為SSI、MSI、LSI、VLSI。

1.SSI(SmallScaleIntegration)小規(guī)模集成電路:

邏輯門數(shù)小于10門(或元件數(shù)小于100個(gè))；

2.MSI(MediumScaleIntegration)中規(guī)模集成電路:

邏輯門數(shù)為10門～99門(或元件數(shù)100個(gè)～999個(gè))；

3.LSI(LargeScaleIntegration)大規(guī)模集成電路:邏輯門數(shù)為100門～9999門(或元件數(shù)1000個(gè)～99999個(gè))；

4.VLSI(VeryLargeScaleIntegration)超大規(guī)模集成電路:邏輯門數(shù)大于10000門(或元件數(shù)大于100000個(gè))。

二、根據(jù)集成電路規(guī)模的大小進(jìn)行分類通常根據(jù)一片集成電路芯3.2半導(dǎo)體器件的開(kāi)關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開(kāi)關(guān)方式運(yùn)用的，其工作狀態(tài)相當(dāng)于相當(dāng)于開(kāi)關(guān)的“接通”與“斷開(kāi)”。數(shù)子系統(tǒng)中的半導(dǎo)體器件運(yùn)用在開(kāi)關(guān)頻率十分高的電路中(通常開(kāi)關(guān)狀態(tài)變化的速度可高達(dá)每秒百萬(wàn)次數(shù)量級(jí)甚至千萬(wàn)次數(shù)量級(jí))，研究這些器件的開(kāi)關(guān)特性時(shí)，不僅要研究它們的靜止特性，而且還要分析它們的動(dòng)態(tài)特性。

靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。3.2.1晶體二極管的開(kāi)關(guān)特性一、靜態(tài)特性

3.2半導(dǎo)體器件的開(kāi)關(guān)特性數(shù)字電路中的晶體二極

典型二極管的靜態(tài)特性曲線(又稱伏安特性曲線)：1.正向特性

門檻電壓(VTH)：使二極管開(kāi)始導(dǎo)通的正向電壓，又稱為閾值電壓(一般鍺管約0.1V，硅管約0.5V)。

★正向電壓VD≤VTH

：管子截止，電阻很大、正向電流IF

接近于0，二極管類似于開(kāi)關(guān)的斷開(kāi)狀態(tài)；

★正向電壓VD=VTH

：管子開(kāi)始導(dǎo)通，正向電流IF開(kāi)始上升；

★正向電壓VD

＞VTH(一般鍺管為0.3V，硅管為0.7V)：管子充分導(dǎo)通，電阻很小，正向電流IF

急劇增加，二極管類似于開(kāi)關(guān)的接通狀態(tài)。使二極管充分導(dǎo)通的電壓為導(dǎo)通電壓，用VF表示。典型二極管的靜態(tài)特性曲線1.正向特性★正向電壓

2．反向特性

二極管在反向電壓VR

作用下，處于截止?fàn)顟B(tài)，反向電阻很大，反向電流IR

很?。▽⑵浞Q為反向飽和電流，用

IS

表示，通?？珊雎圆挥?jì)），二極管的狀態(tài)類似于開(kāi)關(guān)斷開(kāi)。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。

注意事項(xiàng)：●

正向?qū)〞r(shí)可能因電流過(guò)大而導(dǎo)致二極管燒壞。組成實(shí)際電路時(shí)通常要串接一只電阻R，以限制二極管的正向電流；

●

反向電壓超過(guò)某個(gè)極限值時(shí)，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊穿電壓VBR），一般不允許反向電壓超過(guò)此值。2．反向特性注意事項(xiàng)：二極管組成的開(kāi)關(guān)電路圖如圖（a）所示。二極管導(dǎo)通狀態(tài)下的等效電路如圖(b)所示，截止?fàn)顟B(tài)下的等效電路如圖(c)所示，圖中忽略了二極管的正向壓降。

二極管開(kāi)關(guān)電路及其等效電路DU0RR斷開(kāi)R關(guān)閉(a)(b)(c)

由于二極管的單向?qū)щ娦?，所以在?shù)字電路中經(jīng)常把它當(dāng)作開(kāi)關(guān)使用。二極管組成的開(kāi)關(guān)電路圖如圖（a）所示。二極管導(dǎo)通二極管二、動(dòng)態(tài)特性

二極管的動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時(shí)間。為此，引入了反向恢復(fù)時(shí)間和開(kāi)通時(shí)間的概念。1.反向恢復(fù)時(shí)間

反向恢復(fù)時(shí)間：二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r(shí)間稱為反向恢復(fù)時(shí)間。反向恢復(fù)時(shí)間tre=存儲(chǔ)時(shí)間ts+渡越時(shí)間tt二、動(dòng)態(tài)特性二極管的動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩2.開(kāi)通時(shí)間

開(kāi)通時(shí)間：二極管從反向截止到正向?qū)ǖ臅r(shí)間稱為開(kāi)通時(shí)間。

二極管的開(kāi)通時(shí)間很短，對(duì)開(kāi)關(guān)速度影響很小，相對(duì)反向恢復(fù)時(shí)間而言幾乎可以忽略不計(jì)。2.開(kāi)通時(shí)間開(kāi)通時(shí)間：二極管從反向截止到正向?qū)?/p>

3.2.2晶體三極管的開(kāi)關(guān)特性晶體三極管由集電結(jié)和發(fā)射結(jié)兩個(gè)PN結(jié)構(gòu)成。根據(jù)兩個(gè)PN結(jié)的偏置極性，三極管有截止、放大、飽和3種工作狀態(tài)。一、靜態(tài)特性3.2.2晶體三極管的開(kāi)關(guān)特性晶體三極管由集電結(jié)和

晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開(kāi)關(guān)特性。

在數(shù)字邏輯電路中，三極管相當(dāng)于一個(gè)由基極信號(hào)控制的無(wú)觸點(diǎn)開(kāi)關(guān)，其作用對(duì)應(yīng)于觸點(diǎn)開(kāi)關(guān)的“閉合”與“斷開(kāi)”。

電路在三極管截止與飽和狀態(tài)下的等效電路如下:晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)

晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中具有的特性稱為三極管的動(dòng)態(tài)特性。

三極管的開(kāi)關(guān)過(guò)程和二極管一樣，管子內(nèi)部也存在著電荷的建立與消失過(guò)程。因此，兩種狀態(tài)的轉(zhuǎn)換也需要一定的時(shí)間才能完成。二、動(dòng)態(tài)特性晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中具有的特性稱為三

1．開(kāi)通時(shí)間（ton

）

開(kāi)通時(shí)間：三極管從截止?fàn)顟B(tài)到飽和狀態(tài)所需要的時(shí)間。

時(shí)間ton=延遲時(shí)間td+上升時(shí)間tr

2.關(guān)閉時(shí)間

（

toff

）

關(guān)閉時(shí)間：三極管從飽和狀態(tài)到截止?fàn)顟B(tài)所需要的時(shí)間。

關(guān)閉時(shí)間toff=存儲(chǔ)時(shí)間ts+下降時(shí)間tf

開(kāi)通時(shí)間ton和關(guān)閉時(shí)間toff是影響電路工作速度的主要因素。1．開(kāi)通時(shí)間（ton）2.關(guān)閉時(shí)間（3.2.3MOS管的開(kāi)關(guān)特性一、靜態(tài)特性

MOS管作為開(kāi)關(guān)元件，同樣是工作在截止或?qū)▋煞N狀態(tài)。MOS管是電壓控制元件，主要由柵源電壓vGS決定其工作狀態(tài)。

工作特性如下：

當(dāng)VGS＜開(kāi)啟電壓VTN時(shí)：MOS管工作在截止區(qū)，輸出電壓vDS≈VDD，MOS管處于“斷開(kāi)”狀態(tài);

當(dāng)VDS≥VGS－VTN時(shí)：MOS管工作在導(dǎo)通區(qū)，輸出電壓vDS≈0V，MOS管處于“接通”狀態(tài)。3.2.3MOS管的開(kāi)關(guān)特性一、靜態(tài)特性工作特性二、動(dòng)態(tài)特性

MOS管本身導(dǎo)通和截止時(shí)電荷積累和消散的時(shí)間很小。動(dòng)態(tài)特性主要取決于電路中雜散電容充、放電所需的時(shí)間。

二、動(dòng)態(tài)特性MOS管本身導(dǎo)通和截止時(shí)電荷積累和消散的時(shí)間

為了提高M(jìn)OS器件的工作速度，引入了CMOS電路。

在CMOS電路中，由于充電電路和放電電路都是低阻電路，因此，其充、放電過(guò)程都比較快，從而使CMOS電路有較高的開(kāi)關(guān)速度。為了提高M(jìn)OS器件的工作速度，引入了CMOS電路。3.3邏輯門電路

實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。

學(xué)習(xí)時(shí)應(yīng)重點(diǎn)掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對(duì)其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。3.3邏輯門電路實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏3.3.1TTL集成邏輯門電路

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡(jiǎn)稱。

TTL電路的功耗大、線路較復(fù)雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。下面，對(duì)幾種常見(jiàn)TTL門電路進(jìn)行介紹，重點(diǎn)討論TTL與非門。3.3.1TTL集成邏輯門電路TTL(Trans一、典型TTL與非門

該電路可按圖中虛線劃分為三部分：輸入級(jí)——由多發(fā)射極晶體管T1和電阻R1組成；

中間級(jí)——由晶體管T2和電阻R2、R3組成；

輸出級(jí)——由晶體管T3、T4、D4和電阻R4、R5組成。1.電路結(jié)構(gòu)及工作原理

(1)電路結(jié)構(gòu)

典型TTL與非門電路圖及相應(yīng)邏輯符號(hào)如右圖所示。一、典型TTL與非門該電路可按圖中虛線劃分為三部分：1.(2)工作原理邏輯功能分析如下：

※輸入端全部接高電平(3.6V)：電源Vcc通過(guò)R1和T1的集電結(jié)向T2提供足夠的基極電流，使T2飽和導(dǎo)通。T2的發(fā)射極電流在R3上產(chǎn)生的壓降又使T4飽和導(dǎo)通，輸出為低電平(≈0.3V)。

實(shí)現(xiàn)了“輸入全高，輸出為低”的邏輯關(guān)系。

※當(dāng)有輸入端接低電平(0.3V)時(shí)：輸入端接低電平的發(fā)射結(jié)導(dǎo)通，使T1的基極電位Vb1=0.3V+0.7V=1V。該電壓作用于T1的集電結(jié)和T2、T4的發(fā)射結(jié)上，不可能使T2和T4導(dǎo)通。由于T2截止，電源VCC通過(guò)R2驅(qū)動(dòng)T3和D4管，使之工作在導(dǎo)通狀態(tài)，電路輸出為高電平(≈3.6V)。

實(shí)現(xiàn)了“輸入有低，輸出為高”的邏輯功能。(2)工作原理邏輯功能分析如下：實(shí)現(xiàn)了“輸入全高，歸納：當(dāng)輸入A、B、C均為高電平時(shí)，輸出為低電平(≈0V)；當(dāng)A、B、C中至少有一個(gè)為低電平時(shí)，輸出為高電平(≈3.6V)。輸出與輸入之間為“與非”邏輯，即

歸納：當(dāng)輸入A、B、C均為高電平時(shí)，輸出為低電平(≈0V2.主要外部特性參數(shù)

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延和空載功耗等。

(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時(shí)的輸出電平。VOL的典型值是0.3V。輸出高電平VOH：指至少有一個(gè)輸入端接低電平時(shí)的輸出電平。VOH的典型值是3.6V。(3)開(kāi)門電平VON：指在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平

VSL的輸入電平，它表示使與非門開(kāi)通的最小輸入電平。VON的產(chǎn)品規(guī)范值為VON≤1.8V。2.主要外部特性參數(shù)TTL與非門的主要外部特性參數(shù)有(4)關(guān)門電平VOFF：指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平VSH的輸入電平，它表示使與非門關(guān)斷所允許的最大輸入電平。VOFF

的產(chǎn)品規(guī)范值VOFF≥0.8V。(5)扇入系數(shù)Ni：指與非門允許的輸入端數(shù)目。(6)扇出系數(shù)No：指與非門輸出端連接同類門的最多個(gè)數(shù)。

(7)輸入短路電流IiS：指當(dāng)與非門的某一個(gè)輸入端接地而其余輸入端懸空時(shí)，流過(guò)接地輸入端的電流。(8)高電平輸入電流IiH：指某一輸入端接高電平，而其他輸入端接地時(shí)，流入高電平輸入端的電流，又稱為輸入漏電流。(4)關(guān)門電平VOFF：指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)(9)平均傳輸延遲時(shí)間tpd:

指一個(gè)矩形波信號(hào)從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時(shí)間。通常將從輸入波上沿中點(diǎn)到輸出波下沿中點(diǎn)的時(shí)間延遲稱為導(dǎo)通延遲時(shí)間tpdL；從輸入波下沿中點(diǎn)到輸出波上沿中點(diǎn)的時(shí)間延遲稱為截止延遲時(shí)間tpdH。平均延遲時(shí)間為：tpd=(tpdL+tpdH)/2

(10)空載功耗P：指與非門空載時(shí)電源總電流ICC和電源電壓VCC的乘積。輸出為低電平時(shí)的功耗稱為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗稱為空載截止功耗POFF

。平均功耗為：

P=(PON+POFF)/2

(9)平均傳輸延遲時(shí)間tpd:指一個(gè)矩形波信號(hào)從與3.TTL與非門集成電路芯片

TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400和7420等。

7400的引腳分配圖如圖(a)所示；7420的引腳分配圖如圖(b)所示。3.TTL與非門集成電路芯片TTL與非門集成電二、其他功能的TTL門電路

集成TTL門電路還有與門、或門、非門、或非門、與或非門、異或門等不同功能的產(chǎn)品。此外，還有兩種特殊門電路——集電極開(kāi)路門(OC門)和三態(tài)門(TS門)。(1)非門

1.幾種常用的TTL門電路二、其他功能的TTL門電路集成TTL門電路還(2)或非門

常用的TTL或非門集成電路芯片有2輸入4或非門7402等。7402的引腳分配圖如下圖所示。(2)或非門常用的TTL或非門集成電路芯(3)與或非門

常用的TTL與或非門集成電路芯片7451的引腳排列圖如下圖所示。(3)與或非門常用的TTL與或非門集成電路2.兩種特殊的門電路

(1)集電極開(kāi)路門(OC門)

集電極開(kāi)路門(OpenCollectorGate）是一種輸出端可以直接相互連接的特殊邏輯門，簡(jiǎn)稱OC門。

圖給出了一個(gè)集電極開(kāi)路與非門的電路結(jié)構(gòu)圖和邏輯符號(hào)。2.兩種特殊的門電路(1)集電極開(kāi)路門(OC門)

注意！集電極開(kāi)路與非門只有在外接負(fù)載電阻RL和電源U’CC后才能正常工作。集電極開(kāi)路與非門在計(jì)算機(jī)中應(yīng)用很廣泛，可以用它實(shí)現(xiàn)"線與"邏輯、電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管、干簧繼電器等。

(2)三態(tài)輸出門(TS門)

三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài)。簡(jiǎn)稱三態(tài)門(ThreestateGate)、TS門等。

注意!三態(tài)門不是指具有三種邏輯值。如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？

通過(guò)外加控制信號(hào)！(2)三態(tài)輸出門(TS門)

如何使電路處在工作狀例如：該電路邏輯功能如下：

EN=0：二極管D反偏，此時(shí)電路功能與一般與非門無(wú)區(qū)別，輸出；

EN=1：一方面因?yàn)門1有一個(gè)輸入端為低，使T2、T5截止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致使T3、T4也截止。輸出F便被懸空，即處于高阻狀態(tài)。例如：該電路邏輯功能如下：

三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。圖中：

EN=1時(shí):G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線；

EN=0時(shí):G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。

實(shí)現(xiàn)了數(shù)據(jù)的分時(shí)雙向傳送。三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入3.3.2CMOS集成邏輯門電路

MOS型集成門電路的主要優(yōu)點(diǎn)：制造工藝簡(jiǎn)單、集成度高、功耗小、抗干擾能力強(qiáng)等；主要缺點(diǎn)：速度相對(duì)TTL電路較低。

MOS門電路有三種類型：使用P溝道管的PMOS電路；使用N溝道管的NMOS電路；同時(shí)使用PMOS管和NMOS管的CMOS電路。

相比之下，CMOS電路性能更優(yōu)，是當(dāng)前應(yīng)用較普遍的邏輯電路之一。下面，僅討論CMOS集成邏輯門。3.3.2CMOS集成邏輯門電路MOS型集成門電路的主一、CMOS反相器

由一個(gè)N溝道增強(qiáng)型MOS管TN和一個(gè)P溝道增強(qiáng)型MOS管TP組成的CMOS反相器如下圖所示。

電路正常工作條件：VDD大于TN管開(kāi)啟電壓VTN和TP管開(kāi)啟電壓VTP的絕對(duì)值之和，即VDD＞VTN+|VTP|。

工作原理：vi=0V，TN截止，TP導(dǎo)通，vO≈VDD為高電平；vi=VDD，TN導(dǎo)通，TP截止，vO≈0V。實(shí)現(xiàn)了"非"的邏輯功能。一、CMOS反相器由一個(gè)N溝道增強(qiáng)型MOS管TN和一二、CMOS與非門由兩個(gè)串聯(lián)的NMOS管和兩個(gè)并聯(lián)的PMOS管構(gòu)成的兩輸入端的CMOS與非門電路如下圖所示。

工作原理：

當(dāng)輸入A、B均為高電平時(shí)，TN1和TN2導(dǎo)通，TP1和TP2截止，輸出端F為低電平；當(dāng)輸入A、B中至少有一個(gè)為低電平時(shí)，對(duì)應(yīng)的TN1

和TN2中至少有一個(gè)截止，TP1和TP2中至少有一個(gè)導(dǎo)通，輸出F為高電平。

該電路實(shí)現(xiàn)了“與非”邏輯功能。二、CMOS與非門由兩個(gè)串聯(lián)的NMOS管和兩個(gè)并聯(lián)的PM三、CMOS或非門由兩個(gè)并聯(lián)的NMOS管和兩個(gè)串聯(lián)的PMOS管構(gòu)成一個(gè)兩個(gè)輸入端的CMOS或非門電路如下圖所示。每個(gè)輸入端連接到一個(gè)NMOS管和一個(gè)PMOS管的柵極。

工作原理：

當(dāng)輸入A、B均為低電平時(shí)，TN1和TN2截止，TP1和TP2導(dǎo)通，輸出F為高電平；當(dāng)輸入端A、B中至少有一個(gè)為高電平時(shí)，則對(duì)應(yīng)的TN1、TN2中便至少有一個(gè)導(dǎo)通，TP1、TP2中便至少有一個(gè)截止，使輸出F為低電平。

該電路實(shí)現(xiàn)了“或非”邏輯功能。三、CMOS或非門由兩個(gè)并聯(lián)的NMOS管和兩個(gè)串聯(lián)的P四、CMOS三態(tài)門EN=1：T’N和T’P同時(shí)截止，輸出F呈高阻狀態(tài)；EN=0：T’N和T’P同時(shí)導(dǎo)通，非門正常工作，實(shí)現(xiàn)的功能。四、CMOS三態(tài)門EN=1：T’N和T’P同時(shí)截止，輸出

3.3.3正邏輯和負(fù)邏輯前面討論各種邏輯門電路的邏輯功能時(shí)，約定用高電平表示邏輯1、低電平表示邏輯0。事實(shí)上，既可以規(guī)定用高電平表示邏輯1、低電平表示邏輯0，也可以規(guī)定用高電平表示邏輯0，低電平表示邏輯1。這就引出了正邏輯和負(fù)邏輯的概念。

正邏輯：用高電平表示邏輯1，低電平表示邏輯0。

負(fù)邏輯：用高電平表示邏輯0，低電平表示邏輯1。3.3.3正邏輯和負(fù)邏輯前面討論各種邏輯門電路前面討論各種邏輯門電路時(shí)，都是按照正邏輯規(guī)定來(lái)定義其邏輯功能的。

在本課程中，若無(wú)特殊說(shuō)明，約定按正邏輯討論問(wèn)題，所有門電路的符號(hào)均按正邏輯表示。前面討論各種邏輯門電路時(shí)，都是按照正邏輯規(guī)定來(lái)定義其邏輯3.4觸發(fā)器

在數(shù)字系統(tǒng)中，為了構(gòu)造實(shí)現(xiàn)各種功能的邏輯電路，除了需要實(shí)現(xiàn)邏輯運(yùn)算的邏輯門之外，還需要有能夠保存信息的邏輯器件。觸發(fā)器是一種具有記憶功能的電子器件。觸發(fā)器能用來(lái)存儲(chǔ)一位二進(jìn)制信息。集成觸發(fā)器的種類很多，分類方法也各不相同，但就其結(jié)構(gòu)而言，都是由邏輯門加上適當(dāng)?shù)姆答伨€耦合而成。

3.4觸發(fā)器在數(shù)字系統(tǒng)中，為了構(gòu)造實(shí)現(xiàn)各種功能的邏觸發(fā)器的特點(diǎn)：☆

有兩個(gè)互補(bǔ)的輸出端Q和

。

☆

在一定輸入信號(hào)作用下，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)。

☆

有兩個(gè)穩(wěn)定狀態(tài)。通常將Q=1和

=0稱為“1”狀態(tài)，而把Q=0和

=1稱為“0”狀態(tài)。當(dāng)輸入信號(hào)不發(fā)生變化時(shí)，觸發(fā)器狀態(tài)穩(wěn)定不變。觸發(fā)器的特點(diǎn)：☆有兩個(gè)互補(bǔ)的輸出端Q和?，F(xiàn)態(tài):輸入信號(hào)作用前的狀態(tài)，記作Qn和,一般簡(jiǎn)記

為Q和；次態(tài):輸入信號(hào)作用后的狀態(tài)，記作Qn+1和。顯然，次態(tài)是現(xiàn)態(tài)和輸入的函數(shù)。

現(xiàn)態(tài)與次態(tài)的概念：現(xiàn)態(tài):輸入信號(hào)作用前的狀態(tài)，記作Qn和,一般簡(jiǎn)記3.4.1基本R-S觸發(fā)器

基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡(jiǎn)稱，由于它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本R-S觸發(fā)器。一、用與非門構(gòu)成的基本R-S觸發(fā)器

1.組成：由兩個(gè)與非門交叉耦合構(gòu)成，其邏輯圖和邏輯符號(hào)分別如下圖(a)和(b)所示。

圖中，R稱為置0端或者復(fù)位端，S稱為置1端或置位端；邏輯符號(hào)輸入端加的小圓圈表示低電平或負(fù)脈沖有效。3.4.1基本R-S觸發(fā)器基本R-S觸發(fā)器是直接復(fù)位置

2.工作原理(1)若R=1,S=1，則觸發(fā)器保持原來(lái)狀態(tài)不變；(2)若R=1,S=0,則觸發(fā)器置為1狀態(tài)；(3