1.1雙極集成電路的基本制造工藝

半導(dǎo)體集成電路2023/1/82

集成電路的基本概念半導(dǎo)體集成電路的分類半導(dǎo)體集成電路的幾個(gè)重要概念上節(jié)課內(nèi)容要點(diǎn)2023/1/83內(nèi)容概述集成電路雙極型集成電路MOS集成電路按器件類型分按集成度分SSI（100以下個(gè)等效門）MSI（<103個(gè)等效門）LSI（<104個(gè)等效門）VLSI（>104個(gè)以上等效門）TTL、ECLI2L等PMOSNMOSCMOS集成度、工作頻率、電源電壓、特征尺寸、硅片直徑按信號(hào)類型分模擬集成電路數(shù)字集成電路BiCMOS集成電路數(shù)?；旌霞呻娐?023/1/842023/1/85第一章集成電路制造工藝2023/1/86雙極集成電路的基本制造工藝雙極集成電路中的元件結(jié)構(gòu)雙極集成電路的基本工藝MOS集成電路的基本制造工藝MOS集成電路中的元件結(jié)構(gòu)MOS集成電路的基本工藝BiCMOS工藝內(nèi)容提要2023/1/87本節(jié)課內(nèi)容

雙極集成電路的基本工藝

雙極集成電路中元件結(jié)構(gòu)2023/1/88硅加工工藝2023/1/891.集成電路版圖

集成電路是按照工藝步驟加工完成的，隨著工藝加工過(guò)程逐步進(jìn)行，各種材料層被逐步疊加到集成電路上，芯片越來(lái)越厚。每一步工藝都對(duì)應(yīng)著一個(gè)幾何圖形。集成電路版圖是加工層的二維表示，一般是用計(jì)算機(jī)輔助制圖（CAD）來(lái)繪制的。問(wèn)題一集成電路版圖與真正在集成電路制造工藝中形成的結(jié)構(gòu)是什么關(guān)系？？問(wèn)題二

二維圖形怎樣才能成為三維的產(chǎn)品？？2023/1/810

實(shí)際結(jié)構(gòu)并不是我們所畫的圖形這么簡(jiǎn)單的，柵和氧化層實(shí)際上并不是一個(gè)平面，它們是彼此疊放的材料層，二氧化硅是凹下去的，柵在它的上面并且爬越臺(tái)階到達(dá)上表面。

CAD工具設(shè)計(jì)的是版圖是二維的，而芯片是三維的，在畫二維圖形的時(shí)候，要想象它們最終的形狀、層與層的上下關(guān)系、厚度以及連接等等。氧化層說(shuō)明柵材料延伸出晶體管邊界的頂視圖

爬越厚的二氧化硅臺(tái)階使得柵材料起伏不平，在下落的邊界處形成覆蓋，但是在CAD工具所畫的圖中并不能看到這些起伏的，只能看到柵材料伸出了下面的圖形。

2023/1/8112.硅晶圓制造生長(zhǎng)硅單晶的過(guò)程集成電路芯片都是在這些晶圓上制作的，所以這些晶圓被稱為襯底材料

除了硅之外，晶圓也可以使其他材料的，比如說(shuō)砷化鎵（GaAs),但是砷化鎵非常容易碎。

2023/1/812利用晶圓進(jìn)行加工芯片，一個(gè)晶圓上可以有數(shù)百個(gè)芯片，這些芯片彼此相鄰的，必須通過(guò)切割將芯片分開。加工一個(gè)1英寸的晶圓與加工一個(gè)8英寸的晶圓所費(fèi)的工作量是相同的晶圓越大，同時(shí)得到的芯片越多，成本越低。晶圓不是純硅，在加工的過(guò)程中根據(jù)需要已經(jīng)摻入了雜質(zhì)材料

加入P型雜質(zhì)——P型晶圓

加入N型雜質(zhì)——N型晶圓2023/1/8133.摻雜在IC芯片的加工過(guò)程中主要的三種工藝：

（1）改變已有的表面材料；

（2）增加額外的材料層

（3）去除材料層——某些工藝步驟可能是這三種工藝的混合。摻雜——改變硅襯底（晶圓）的摻雜類型3.1離子注入——像打靶將子彈強(qiáng)行打入目標(biāo)一樣，注入將雜質(zhì)強(qiáng)行打入晶圓中。

過(guò)程：（1）首先把雜質(zhì)轉(zhuǎn)變成離子離子：失去電子或者得到電子的原子（2）把晶圓放入一個(gè)真空的大靶室中（3）將一個(gè)高達(dá)數(shù)千伏的負(fù)電壓放在正離子與晶圓之間（4）在這個(gè)負(fù)電壓的作用下，離子加速飛向晶圓，速度越快，射入越深。2023/1/8143.2擴(kuò)散PN結(jié)的正常工作需要晶圓具有好的晶格，但是離子注入會(huì)破壞晶圓的晶格——必須設(shè)法恢復(fù)晶格。退火:對(duì)晶圓加熱

退火的第一個(gè)作用：恢復(fù)晶格，使得原子回到原先的格點(diǎn)，恢復(fù)有序的結(jié)果——比如搖一個(gè)雜亂地裝著網(wǎng)球的盒子可以使得這些球均勻地排放整齊一樣。

退火的第二個(gè)作用：擴(kuò)散

開始時(shí)，注入的離子可能注入的深度很小，當(dāng)對(duì)晶圓退火是，這些雜質(zhì)就會(huì)向下、向四周散開——擴(kuò)散2023/1/8154.生長(zhǎng)材料層

離子注入可以改變晶圓的表面屬性，但是在實(shí)際的生產(chǎn)中還需要在晶圓的上面增加一個(gè)新的其他材料層。

某些半導(dǎo)體器件為了得到正確的功能而需要在其他硅層的上面制作出一層質(zhì)量好又比較薄的硅層。新的硅層必須與襯底的晶格匹配——比較困難按照原先的晶向在一層硅上生長(zhǎng)出另一層硅的工藝稱為外延

常用的外延方法：

（1）化學(xué)氣相沉積

（2）氧化層生長(zhǎng)

（3）濺射

（4）蒸發(fā)2023/1/8165.去除材料層

將一些液態(tài)的化學(xué)制劑倒在晶圓上的時(shí)候，將發(fā)生某些化學(xué)反應(yīng)，將晶圓的表面腐蝕。將被腐蝕后的晶圓清洗干凈，下次材料被暴露出來(lái),這種腐蝕方法稱為刻蝕。

通過(guò)刻蝕工藝可以去除金屬、氧化層等。6.光刻

通過(guò)在晶圓上覆蓋一層光敏的保護(hù)材料，我們能夠選擇特殊的三角形、矩形或者其他形狀構(gòu)成的區(qū)域進(jìn)行上面提到的加工工藝。這層光敏材料稱為抗蝕劑或者光刻膠。

利用光刻膠的保護(hù)，能夠?qū)^(qū)域選擇加工，僅僅未被保護(hù)的區(qū)域能夠進(jìn)行注入、刻蝕、濺射和蒸發(fā)等等。

2023/1/817光刻過(guò)程：

（1）在晶圓上涂敷光刻膠

（2）熱烘使得光刻膠變硬（3）曝光利用帶圖形的玻璃板，通過(guò)該玻璃板投射一束光到晶圓的表面，在晶圓的表面形成圖形的陰影，玻璃板上這些圖形對(duì)應(yīng)了要在工藝加工中保護(hù)的區(qū)域——這塊玻璃板被稱為掩膜板（mask)

版圖中每一層圖形都對(duì)應(yīng)著一塊掩膜板，用于阻擋光線的通過(guò)。

（4）顯影

顯影：通過(guò)特殊的溶劑對(duì)被曝光的光刻膠（已發(fā)生化學(xué)反應(yīng)，具有可溶性）進(jìn)行溶化，并且清洗掉。未被曝光的光刻膠被保留下來(lái)，用以保護(hù)芯片上特殊的區(qū)域，這些是避免被加工的區(qū)域。

在這過(guò)程中光刻膠阻擋了進(jìn)一步的加工，所以光刻膠又被稱為抗蝕劑。2023/1/818

在集成電路制造中，無(wú)論是注入、刻蝕或是做其他任何的表面加工，光刻都是加工的基礎(chǔ)，它為我們確定了加工的確切位置。

每一步都需要涂敷一層光刻膠，都需要一塊掩膜板，都需要曝光，都需要顯影，都需要為下一步做準(zhǔn)備而去除的光刻膠，而這些僅僅是整個(gè)工藝過(guò)程的的一個(gè)工藝步驟，一個(gè)材料層。一個(gè)芯片制造可能需要20或30個(gè)材料層。

2023/1/8197.作為掩膜的二氧化硅

用光刻膠來(lái)屏蔽離子注入的效果并不太理想，因?yàn)楦咚俚碾x子束可以穿透光刻膠。

硅氧化物則比較理想，只要它比較厚，它可以起到非常好的保護(hù)作用。

優(yōu)點(diǎn)：

容易獲?。ㄔ谘鯕庵屑訜峁杈涂梢缘玫剑拖耔F生銹一樣簡(jiǎn)單）

N二氧化硅氧化層腐蝕氧化層腐蝕氧化層2023/1/8201.二極管（PN結(jié)）正方向反方向VI電路符號(hào)：+-有電流流過(guò)沒(méi)有電流流過(guò)對(duì)于硅二極管，正方向的電位差與流過(guò)的電流大小無(wú)關(guān)，始終保持0.6V-0.7V雙極集成電路的基本元素P-SiN-Si+-2023/1/821npN型晶圓氧化層腐蝕氧化層腐蝕氧化層二極管制作過(guò)程光刻膠曝光掩膜層顯影P型雜質(zhì)注入去膠2023/1/8232.雙極型晶體管雙極集成電路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC2023/1/824CBENPNBEC?BECnpN+BEC2023/1/825BECnpnBECnpnCBECBEEBEBC在一個(gè)晶圓上同時(shí)制作多個(gè)晶體管怎樣實(shí)現(xiàn)隔離必須隔離2023/1/826BECpnBECpnnnPN結(jié)隔離的集成晶體管結(jié)構(gòu)介質(zhì)隔離PN隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S2023/1/827BECpn+n-epin+P-SiP+P+S發(fā)射區(qū)(N+型)基區(qū)(P型)集電區(qū)(N型外延層)襯底(P型)n+-BLPN結(jié)隔離的集成晶體管結(jié)構(gòu)雙極集成電路元件的形成過(guò)程、結(jié)構(gòu)和寄生效應(yīng)2023/1/828雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npn寄生pnpS(p)等效電路為了減小寄生PNP管的作用襯底接最低電位PN結(jié)隔離的集成晶體管結(jié)構(gòu)NPN管正常工作時(shí)（放大）發(fā)射結(jié)導(dǎo)通，所以PNP管的發(fā)射結(jié)是截止的2023/1/829典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程1:襯底選擇

確定襯底材料類型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)

確定襯底材料電阻率ρ≈10Ω.cm

確定襯底材料晶向2023/1/830掩膜圖形2:第一次光刻----N+隱埋層擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層2023/1/831具體步驟如下：1．生長(zhǎng)二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO22023/1/8322．隱埋層光刻：涂膠腌膜對(duì)準(zhǔn)曝光光源顯影2023/1/833As摻雜（離子注入）刻蝕（等離子體刻蝕）去膠N+去除氧化膜N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi2023/1/834P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi3:外延層主要設(shè)計(jì)參數(shù)

外延層的電阻率ρ;

外延層的厚度Tepi;Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴(kuò)散結(jié)深TBL-uptepi-oxxmcxjc集電結(jié)耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm隱埋層上下推移2023/1/8354:第二次光刻----P隔離擴(kuò)散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi掩膜圖形2023/1/836典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程4:第二次光刻----P隔離擴(kuò)散孔光刻腌膜對(duì)準(zhǔn)生長(zhǎng)二氧化硅涂膠生成外延層后的襯底2023/1/8374:第二次光刻----P隔離擴(kuò)散孔光刻顯影曝光刻蝕去膠P離子注入去除氧化膜2023/1/8385:第三次光刻----P型基區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL掩膜圖形2023/1/8顯影曝光腌膜對(duì)準(zhǔn)生長(zhǎng)二氧化硅涂膠4040CBEpn+n-epin+P-SiP+P+Sn+-BL刻蝕去膠P離子注入去除氧化膜2023/1/8416:第四次光刻----N+發(fā)射區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL掩膜圖形2023/1/842