第二章 PLD硬件特性

第二章PLD硬件特性與編程技術(shù)1主要內(nèi)容PLD概述與分類PLD工作原理FPGA工作原理硬件測試技術(shù)CPLD/FPGA的編程與配置2PLD概述與分類（什么是PLD？）ProgrammableLogicDevices（可編程邏輯器件）設(shè)計(jì)一個數(shù)字電路系統(tǒng)，最終都可用“與-或”表達(dá)式表示該系統(tǒng)的電路結(jié)構(gòu)基本PLD器件的原理結(jié)構(gòu)圖3PLD分類按集成度分按內(nèi)部結(jié)構(gòu)分按工藝分簡單PLD：PROM、PLA、PAL、GAL復(fù)雜PLD:CPLD、FPGA乘積項(xiàng)結(jié)構(gòu)器件：大部分PLD和CPLD查找表結(jié)構(gòu)器件：大部分FPGA熔絲：一次編程反熔絲：一次編程EPROM：紫外線擦除，多次編程EEPROM：電擦寫多次編程SRAM：查找表結(jié)構(gòu)，多次編程，掉電丟失FLASH：多次編程，掉電不丟失4PLD編程原理及其結(jié)構(gòu)發(fā)展電路符號56PROM7PLD的編程陣列及缺點(diǎn)缺點(diǎn)：與陣列固定，全譯碼器在輸入變量增多時，工作效率低下。不存在寄存器單元，只能完成組合邏輯電路8PLA的結(jié)構(gòu)及其對PLD的改進(jìn)對PLD的改進(jìn)：與或陣列均可編程，利用率提高新的不足：與或陣列均可編程，造成編程算法的復(fù)雜依然沒有解決的不足：不能實(shí)現(xiàn)時序邏輯9PAL的結(jié)構(gòu)及其對PLA的改進(jìn)對PLA的改進(jìn)：1、與陣列可編程，或陣列不可編程，效率提高，算法簡單。2、在邏輯陣列后加入了存儲單元電路，能夠?qū)崿F(xiàn)時序邏輯電路。1011GAL（主要是在PLD工藝上的改進(jìn)）在工藝上的改進(jìn)：PROMPLA采用熔絲型工藝，一次可編程PALGAL采用EEPROM工藝，可多次編程在結(jié)構(gòu)上的改進(jìn)：對I/O接口做了改進(jìn)，實(shí)現(xiàn)多種輸入輸出邏輯12CPLD的結(jié)構(gòu)和工作原理CPLD內(nèi)部結(jié)構(gòu)：LAB（邏輯陣列塊）實(shí)現(xiàn)基本的邏輯功能PIA（可編程連線）編程連線和信號傳遞I/O控制模塊輸入輸出控制13LAB內(nèi)部結(jié)構(gòu)一個LAB由16個宏單元組成每個宏單元相當(dāng)于一個簡單的PLD器件，包括3個功能模塊：

邏輯陣列：相當(dāng)于與陣列，產(chǎn)生乘積項(xiàng)

乘積項(xiàng)選擇矩陣：相當(dāng)于或陣列，選擇相應(yīng)的乘積項(xiàng)到或門或異或門

可編程寄存器：用以實(shí)現(xiàn)時序邏輯電路14FPGA的結(jié)構(gòu)和工作原理（查找表結(jié)構(gòu)）LAB、I/O塊、RAM塊可編程行/列連線一個LAB包括8個邏輯單元（LE）LE是實(shí)現(xiàn)邏輯的最基本結(jié)構(gòu)

15LE的內(nèi)部結(jié)構(gòu)16LE的內(nèi)部結(jié)構(gòu)每個LE包括一個LUT（LookUpTable），一個觸發(fā)器和相關(guān)的相關(guān)邏輯。LUT結(jié)構(gòu)和原理：RAM中事先寫好了所有可能的邏輯對應(yīng)的輸出結(jié)果四個輸入作為地址連線到LUT，通過地址查找相應(yīng)的結(jié)果數(shù)據(jù)輸出17查找表結(jié)構(gòu)查找表結(jié)構(gòu)中，在FPGA器件中下載電路結(jié)構(gòu)時，存放的不是電路的結(jié)構(gòu)圖，而是通過電路的結(jié)構(gòu)圖，生成的一個輸入輸出邏輯對應(yīng)表。18A0000000011111111B0000111100001111C0011001100110011D0101010101010101Y0000001000100010Y19多輸出的處理辦法將一個4輸入1輸出的查找表分為兩個3輸入1輸出的表格來存放。20CPLD與FPGA的不同

基于SRAM結(jié)構(gòu)，集成度高內(nèi)嵌Memory，DSP，更適合時序電路FPGA延時不可測編程更靈活功耗小

基于EEPROM工藝，集成度低

更適合各種算法和組合邏輯電路CPLD延時可測速度更快保密性好21硬件測試技術(shù)JTAG邊界掃描測試：主要用于測試外部引腳連線，也可以捕獲內(nèi)部信號內(nèi)部邏輯測試：可測性設(shè)計(jì)（DesignForTest，DFT）主要用于芯片內(nèi)部邏輯測試（內(nèi)部寄存器）硬件測試22CPLD/FPGA編程與配置什么是編程配置？將已經(jīng)設(shè)計(jì)好的硬件電路的網(wǎng)表文件通過編程器或編程電纜下載到CPLD/FGPA器件中，形成真正的硬件電路的過程編程配置的方法：JTAG方式的在系統(tǒng)編程（CPLD）使用PC并行口配置FPGA（FPGA）23FPGA/CPLD產(chǎn)品概述生產(chǎn)FPGA/CPLD的公司主要有：LatticeXilinxAlteraActel24Lattice最早推出PLD的公司，發(fā)明了ISP技術(shù)以中小規(guī)模PLD為特色開發(fā)工具略遜一籌主要產(chǎn)品：ispMACH4000系列CPLDEC,EP系列FPGA25XilinxFPGA發(fā)明者，最大的提供商之一與Altera公司匹敵，共同占據(jù)了可編程邏輯器件60%以上的市場以歐美用戶居多主要產(chǎn)品：

Virtex-4系列FPGASpartanII&Spartan-3&Spartan3E系列FPGAXC9500&C9500XL系列CPLD26Altera著名PLD生產(chǎn)商，占據(jù)行業(yè)領(lǐng)先地位高性價比，高集成度，強(qiáng)大的開發(fā)工具，豐富的IP，在九十年代后迅速崛起的商家以日本和亞太用戶居多主要產(chǎn)品：

StratixII系列FPGAACEX系列FPGA